CN101572108A - 信息处理设备和信息处理方法 - Google Patents

信息处理设备和信息处理方法 Download PDF

Info

Publication number
CN101572108A
CN101572108A CNA2008101707917A CN200810170791A CN101572108A CN 101572108 A CN101572108 A CN 101572108A CN A2008101707917 A CNA2008101707917 A CN A2008101707917A CN 200810170791 A CN200810170791 A CN 200810170791A CN 101572108 A CN101572108 A CN 101572108A
Authority
CN
China
Prior art keywords
data
write data
input
register
decoding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101707917A
Other languages
English (en)
Inventor
生田正明
吉屋史生
吉田贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101572108A publication Critical patent/CN101572108A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
    • G11B20/0021—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving encryption or decryption of contents recorded on or reproduced from a record carrier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00007—Time or data compression or expansion
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1843—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a cyclic redundancy check [CRC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

一种信息处理设备，包括：第一编码器，被配置为以第一编码格式对具有检错码的数据编码，以生成第一数据；第二编码器，被配置为以对应于解码所述第一编码格式的第二编码格式对所述第一数据编码，以生成第二数据；和错误检测器，被配置为基于对所述数据添加的所述检错码对所述第二数据执行错误检测。

Description

信息处理设备和信息处理方法
相关申请的交叉引用
本申请基于和主张于2008年4月28日提交的先前日本专利申请No.2008-117650的优先权的利益，其全部内容通过引用合并于此。
技术领域
本发明涉及信息处理设备和信息处理方法，更具体地，涉及对数据编码或解码的信息处理设备和信息处理方法。
背景技术
传统信息处理设备包括这样一种处理，即当记录数据时对数据加密并将其记录在磁记录盘上，以及当从磁记录盘读取数据时对所加密的数据解密(解码)并输出该数据(例如，见JP-A 2001-236718(KOKAI))。
发明内容
传统信息处理设备在向磁盘中写数据时没有验证是否成功加密。此外，所述设备在从磁盘读数据时没有验证是否成功解密。因此，由于加密电路的故障或宇宙辐射引起的误操作，无法防止记录或输出错误数据。考虑了上述问题，本发明的目的在于获得可防止输出错误数据的一种信息处理设备和信息处理方法。
根据本发明第一方面的一种信息处理设备，包括：第一编码器，被配置为以第一编码格式对具有检错码的数据编码，以生成第一数据；第二编码器，被配置为以对应于解码所述第一编码格式的第二编码格式对所述第一数据编码，以生成第二数据；和错误检测器，被配置为基于对所述数据添加的所述检错码对所述第二数据执行错误检测。
根据本发明第一方面的一种信息处理方法，包括：以第一编码格式对具有检错码的数据编码，以生成第一数据；以对应于解码所述第一编码格式的第二编码格式对所述第一数据编码，以生成第二数据；和基于对所述数据添加的所述检错码对所述第二数据执行错误检测。
附图说明
图1是示出根据第一实施例的磁盘设备的配置示图。
图2是示出根据第一实施例的硬盘控制器的配置示图。
图3是示出根据第一实施例的磁盘设备的写操作的流程图。
图4是示出根据第一实施例的磁盘设备的读操作的流程图。
图5是示出根据第一实施例的编码部的配置和数据流的示图。
图6是示出根据第一实施例在通过编码部写入时的操作流程图。
图7是示出根据第一实施例在通过编码部读取时的操作流程图。
图8是示出对于每个处理的第一实施例的编码部的操作过程图。
图9是示出根据第二实施例的编码部的配置示图。
图10是示出根据第二实施例在通过编码部写入时的操作流程图。
图11是示出根据第二实施例在通过编码部读取时的操作流程图。
图12是示出根据第三实施例的编码部的配置和数据流的示图。
图13是示出根据第三实施例在通过编码部写入时的操作流程图。
图14是示出根据第三实施例在通过编码部读取时的操作流程图。
图15是示出根据第四实施例的编码部的配置和数据流的示图。
图16是示出根据第四实施例在通过编码部写入时的操作流程图。
图17是示出根据第四实施例在通过编码部读取时的操作流程图。
图18是示出根据第五实施例的编码部的配置和数据流的示图。
图19是示出根据第五实施例在通过编码部写入时的操作流程图。
图20是示出根据第五实施例在通过编码部读取时的操作流程图。
图21是示出根据第六实施例的编码部的配置和数据流的示图。
图22是示出根据第六实施例在通过编码部写入时的操作流程图。
图23是示出根据第六实施例在通过编码部读取时的操作流程图。
图24是示出根据第七实施例的存储设备的配置示图。
图25是示出根据第七实施例的NAND闪存访问控制的配置示图。
图26是示出根据第七实施例的以太网控制器的配置示图。
具体实施方式
以下，将参照附图详细描述本发明实施例。
(第一实施例)
图1是示出根据本实施例的磁盘设备1的配置示图。图2是示出根据本实施例的硬盘控制器4的配置示图。磁盘设备1和硬盘控制器4分别构成信息处理设备。RAM(随机存取存储器)2用作CPU(中央处理单元)10的工作区。ROM(只读存储器)3存储CPU 10的操作码。头部5包括磁头，并且向/从磁记录盘(记录介质)6写/读数据。
磁记录盘6记录数据。通过编码部12对磁记录盘6上记录的数据编码。盘旋转马达7旋转磁记录盘6。硬盘控制器4控制整个磁盘设备1的操作。主机访问控制部11包括主机接口，并且根据例如PATA(并行高级技术附件)/SATA(串行高级技术附件)等协议向/从未示出的主机发送/接收数据。
编码部12对于通过主机访问控制部11从主机接收的数据编码，以及对于要发送到主机的数据解密(解码)。编码部12执行加密，或用于数据压缩的编码。对于数据加密，可使用例如AES(高级加密标准)，DES(数据加密标准)，三重DES、C2、RSA的格式。此外，对于压缩数据的编码，可使用例如霍夫曼(Huffman)、LZ77、行程长度的可逆压缩格式。此外，用于压缩等的预处理的块分类也是根据本实施例通过编码部12编码的目的。
外部存储器访问控制部13包括外部存储器接口，并且向/从RAM 2和ROM 3发送/接收数据。盘访问控制部14包括盘访问接口，并且控制头部5和盘旋转马达7，以向/从磁记录盘6写/读数据。盘访问控制部14构成记录部。
接下来，将描述本实施例的磁盘设备1和硬盘控制器4的操作。图3是示出根据本实施例的磁盘设备1的写操作的流程图。图4是示出根据本实施例的磁盘设备1的读操作的流程图。
(在写数据时的操作)
硬盘控制器4的主机访问控制部11通过主机接口从主机接收数据写请求信号。然后，主机访问控制部11从主机接收要写入磁记录盘6的数据(以下，称为写数据)，并将其输入到编码部12。编码部12对输入的写数据编码(步骤S1)，并验证编码是否成功(步骤S2)。应注意，随后将关于图5和6详细描述验证方法。
当写数据的编码失败时，编码部12丢弃编码失败的写数据。此外，当下一个写数据的编码已经开始时，编码部12也丢弃所述写数据。CPU 10计算编码部12对写数据编码失败的次数，并且验证对写数据编码失败的次数是否超过先前设置的预定数目(步骤S3)。当对写数据编码失败的次数没有超过先前设置的预定数目时，编码部12返回步骤S1的处理，并且从编码失败的写数据再次执行编码。
当对写数据编码失败的次数超过先前设置的预定数目时，主机访问控制部11响应于来自主机的写请求发送中止信号。此外，当写数据能够在步骤S2中编码时，外部存储器访问控制部13将编码部12中编码的写数据写入RAM 2。外部存储器访问控制部13在每次访问磁记录盘6时从RAM 2读出所编码的写数据。盘访问控制部14将从RAM 2读出的写数据写入由主机指定的在磁记录盘6中的地址。
(在读数据时的操作)
硬盘控制器4的主机访问控制部11通过主机接口从主机接收数据读请求信号。盘访问控制部14从磁记录盘6读取在来自主机的读请求信号所指定的地址的数据(以下，称为读数据)。外部存储器访问控制部13将通过盘访问控制部14读出的数据写入RAM 2。
外部存储器访问控制部13将写入RAM 2的读数据输入编码部12。编码部12对接收的读数据解码(步骤S4)，并验证解码是否成功(步骤S5)。应注意，随后将关于图5和6详细描述验证方法。当读数据的解码失败时，编码部12丢弃读数据。此外，当下一个读数据的解码已经开始时，编码部12也丢弃所述读数据。
编码部12验证解码失败的次数是否超过先前设置的预定数目(步骤S6)。当解码失败的次数没有超过先前设置的预定数目时，编码部12返回步骤S4的处理，并且从解码失败的读数据再次执行解码。当解码失败的次数超过先前设置的预定数目时，编码部12响应于来自主机的读请求信号发送中止信号。此外，当读数据能够在步骤S5的处理中被正确解码时，主机访问控制部11通过主机接口向主机发送读数据。
应注意，对于在从主机接收到数据读请求时从磁记录盘6读取并写入RAM 2中的读数据，可使用在从主机接收到数据读请求之前已经写入RAM 2中的读数据，如果它们在磁记录盘6上的地址彼此一致。例如，当从主机发出数据读请求的地址读取读数据时，可读取在主机没有请求的随后地址的数据，并将其写入RAM 2。读数据可以是从主机发出写请求并因此写入RAM 2的写数据。
图5是示出根据本实施例的编码部12的配置和数据流的示图。实线示出写数据流。虚线示出读数据流。点划线示出控制信号流。
编码器104对数据编码，并输出所编码的数据。解码器105对数据解码，并输出所解码的数据。多路复用器102、103、106和107均包括2个输入端口0和1，以及1个输出端口。当输入写数据时，选择端口0。当输入读数据时，选择端口1。
寄存器108、109和110记录数据。比较器111比较从多路复用器107和寄存器110输入的2条数据，并判断所输入的2条数据是否一致。控制部101经由总线114连接至编码器104、解码器105、多路复用器102、103、106和107、寄存器108、109和110、以及比较器111。
控制部101经由总线114向/从编码器104、解码器105、多路复用器102、103、106和107、寄存器108、109和110、以及比较器111发送/接收控制信号。控制部101执行整个编码部12的控制，例如在多路复用器102、103、106和107的输入端口之间切换、比较器111中的判断结果的输出、写数据和读数据的输入/输出、将数据提取到寄存器108、109和110中、以及在编码器10中对数据的编码和在解码器105中对数据的解码的开始和结束。因此，编码器104、解码器105、多路复用器102、103、106和107、寄存器108、109和110、以及比较器111根据来自控制部101的指令运行。控制部101还从主机访问控制部11获得对数据编码和解码所必需的信息。
图6是示出根据本实施例在通过编码部12写入时的操作流程图。图7是示出根据本实施例在通过编码部12读取时的操作流程图。图8是示出对于每个处理的本实施例的编码部的操作过程图。应注意，在以下说明中，要输入的写数据或读数据可以是写数据Nx或读数据Nx(x＝0，1，2，3，...n：n是正整数)。此外，假设通过对数据Nx编码所获得的数据是数据E(Nx)，并且通过对编码数据E(Nx)进一步解码所获得的数据是数据D(E(Nx))。此外，假设通过对数据Nx解码所获得的数据是D(Nx)，通过对解码数据D(Nx)进一步编码所获得的数据是数据E(D(Nx))。
(在写数据时的操作)
从主机访问控制部11向编码部12中输入写数据N0(步骤S101)。寄存器109在其上记录所输入的写数据N0。多路复用器102将输入端口0的写数据N0输入编码器104。编码器104对输入的写数据N0编码(步骤S102)。
编码器104将编码的写数据E(N0)输入多路复用器106的端口0。多路复用器106将输入的写数据E(N0)输入寄存器108。寄存器108在其上记录所输入的写数据E(N0)(步骤S103)。如果此时可输入下一个写数据N1，则从主机访问控制部11向编码部12中输入写数据N1。
寄存器108将记录的写数据E(N0)输入多路复用器103的端口0。多路复用器103将输入的写数据E(N0)输入解码器105。解码器105对输入的写数据E(N0)解码(步骤S104)。寄存器109将记录的写数据N0输入寄存器110。如果此时已经输入下一个写数据N1，则寄存器109在其上记录写数据N1。
此外，多路复用器102将输入端口0的写数据输入编码器104。编码器104对输入的写数据N1编码。在完成对写数据E(N0)的解码之后，解码器105将解码的写数据D(E(N0))输入多路复用器107的端口0。多路复用器107将输入的写数据D(E(N0))输入比较器111。寄存器110将记录的写数据N0输入比较器111。
比较器111比较所输入的2条写数据D(E(N0))和N0(步骤S105)。如果在编码之前的写数据没有错误，并且所有写数据的编码和解码成功，则获得与编码之前相同的写数据，从而2条数据D(E(N0))和N0一致，因此比较器111输出成功编码的判断结果。另一方面，当在编码之前的写数据中存在错误时，或者如果所有写数据的编码和解码即使有1个比特失败，则2条写数据D(E(N0))和N0不一致，因此比较器111输出编码失败的判断结果。此外，寄存器108输出所记录的写数据E(N0)，但是当从比较器111输出编码失败的判断结果时，丢弃写数据E(N0)。
此外，如果写数据N1的编码完成，则编码器14将编码的写数据E(N1)输入多路复用器106的端口0。多路复用器106将输入的写数据E(N1)输入寄存器108。寄存器108记录所输入的写数据E(N1)。之后，以相同的方式执行写数据N2的处理。
(在读数据时的操作)
从盘访问控制部14向编码部12中输入从磁记录盘6读取的读数据N0(步骤S201)。寄存器109在其上记录所输入的读数据N0。多路复用器103将输入端口1的读数据N0输入解码器105。解码器105对输入的读数据N0解码(步骤S202)。
解码器105将解码的读数据D(N0)输入多路复用器106的端口1。多路复用器106将输入的读数据D(N0)输入寄存器108。寄存器108在其上记录所输入的读数据D(N0)(步骤S203)。如果此时可输入下一个读数据N1，则从主机访问控制部11向编码部12输入读数据N1。
寄存器108将记录的读数据D(N0)输入多路复用器102的端口1。多路复用器102将所输入的读数据输入编码器104。编码器104对输入的读数据D(N0)编码(步骤S204)。寄存器109将记录的读数据N0输入寄存器110。如果此时已经输入下一个读数据，则寄存器109在其上记录读数据N1。
多路复用器103还将输入端口1的读数据N1输入解码器105。解码器105对输入的读数据N1解码。在完成读数据D(N0)的编码之后，编码器104将编码的读数据E(D(N0))输入多路复用器107的端口1。多路复用器107将输入的读数据E(D(N0))输入比较器111。寄存器110将记录的读数据N0输入比较器111。
比较器111比较所输入的2条读数据E(D(N0))和N0(步骤S205)。如果在解码之前的读数据没有错误，并且所有读数据的解码和编码成功，则获得与解码之前相同的读数据，从而2条数据E(D(N0))和N0一致，因此比较器111输出成功解码的判断结果。另一方面，当在解码之前的读数据中存在错误时，或者如果所有读数据的解码和编码即使有1个比特失败，则2条写数据E(D(N0))和N0不一致，因此比较器111输出解码失败的判断结果。此外，寄存器108输出所记录的读数据D(N0)，但是当从比较器111输出解码失败的判断结果时，丢弃读数据D(N0)。
此外，如果读数据N1的解码完成，则解码器105将解码的读数据D(N1)输入多路复用器106的端口1。多路复用器106将输入的读数据D(N1)输入寄存器108。寄存器108在其上记录所输入的读数据D(N1)。之后，以相同的方式执行读数据N2的处理。
接下来，将使用图8详细描述对于每个处理的根据本实施例的编码部12的操作。
(处理1)
主机访问控制部11将写数据N0输入编码部12。
(处理2)
寄存器109在其上记录所输入的写数据N0。此外，编码器104对经由多路复用器102输入的写数据N0开始编码处理。
(处理3)
编码器104完成对写数据N0的编码处理，并将编码的写数据E(N0)写入多路复用器106。
(处理4)
寄存器108记录经由多路复用器106输入的写数据E(N0)。
(处理5)
主机访问控制部11将写数据N1输入编码部12。
(处理6)
寄存器110记录在寄存器109上记录的写数据N0。解码器105对于经由多路复用器103从寄存器108输入的写数据E(N0)开始解码处理。寄存器109记录所输入的写数据N1。编码器104对于经由多路复用器102输入的写数据N1开始编码处理。
(处理7)
解码器105完成写数据E(N0)的解码处理，并经由多路复用器107将解码的写数据D(E(N0))输入比较器111。编码器104完成写数据N1的编码处理，并将编码的写数据E(N1)输入多路复用器106。寄存器110将记录的写数据N0输入比较器111。比较器111判断从寄存器110输入的写数据N0与从解码器105输入的写数据D(E(N0))是否一致。当从寄存器110输入的写数据N0与从解码器105输入的写数据D(E(N0))一致时，比较器111输出编码成功的判断结果。寄存器108输出所记录的写数据E(N0)。
(处理8)
寄存器108记录经由多路复用器106从编码器104输入的写数据E(N1)。
(处理9)
主机访问控制部11将写数据N2输入编码部12。
(处理10)
寄存器110记录在寄存器109上记录的写数据N1。编码器105对于经由多路复用器103从寄存器108输入的写数据E(N1)开始解码处理。寄存器109在其上记录所输入的写数据N2。编码器104对于经由多路复用器102输入的写数据N2开始编码处理。
(处理11)
解码器105完成写数据E(N1)的解码处理，并经由多路复用器107将解码的写数据D(E(N1))输入比较器111。解码器104完成写数据N2的编码处理，并将编码的写数据E(N2)输入多路复用器106。寄存器110将记录的写数据N1输入比较器111。比较器111判断从寄存器110输入的写数据N1与从解码器105输入的写数据D(E(N1))是否一致。当从寄存器110输入的写数据N1与从解码器105输入的写数据D(E(N1))一致时，比较器111输出编码成功的判断结果。寄存器108输出所记录的写数据E(N1)。
(处理12)
寄存器108记录经由多路复用器106从编码器104输入的写数据E(N2)。
(处理13)
主机访问控制部11将写数据N3输入编码部12。之后，以相同方式执行写数据N3的数据处理。应注意，也可以对读数据的以后操作应用该处理。
因为在如上所述将数据写入磁记录盘6时验证数据的编码是否成功，所以可防止输出错误数据，以及将其记录在磁记录盘6上。因为在从磁记录盘6读取数据时验证数据的解码是否成功，所以可防止输出和发送错误数据。
(第二实施例)
当对编码部12以外(在硬盘控制器中或在写数据时的主机端上)的数据添加检错码时，可使用这种添加的检错码判断编码或解码是否成功。在本实施例中，使用检错码判断编码或解码是否成功。
为了检错，可将奇偶校验、校验和以及CRC(循环冗余校验)系统用作检错码。此外，甚至可通过纠错码检测错误。纠错码包括可用于实现纠错的里德-索罗蒙(Read-Solomon)码、海明(Hamming)码等。然而，对于每个系统可检测的位数存在限制，并且当错误位数没有超过它们的检测能力时，所述系统可检测到电路故障和软件错误。
图9是示出根据本实施例的磁盘设备1和硬盘控制器4的编码部12的配置以及数据流的示图。错误检测器112使用所输入的检错码判断编码或解码是否成功。在图5中已经描述了剩余的配置，因此对于共同组件给定相同的号码和符号，并省略重复的描述。
图10是示出根据本实施例在通过编码部12写入时的操作流程图。图11是示出根据本实施例在通过编码部12读取时的操作流程图。之后，将使用图10和图11描述根据本实施例的编码部12的操作。
(在写数据时的操作)
从主机访问控制部11向编码部12中输入写数据N0(步骤S301)。多路复用器102将输入端口0的写数据N0输入编码器104。编码器104对输入的写数据N0编码(步骤S302)。
编码器104将编码的写数据E(N0)输入多路复用器106的端口0。多路复用器106将输入的写数据E(N0)输入寄存器108。寄存器108在其上记录所输入的写数据E(N0)(步骤S303)。如果此时可输入下一个写数据N1，则从主机访问控制部11向编码部12中输入写数据N1。
寄存器108将记录的写数据E(N0)输入多路复用器103的端口0。多路复用器103将输入的写数据输入解码器105。解码器105对输入的写数据E(N0)解码(步骤S304)。
此外，多路复用器102将输入端口0的写数据N1输入编码器104。编码器104对输入的写数据N1编码。在完成对写数据E(N0)的解码之后，解码器105将解码的写数据D(E(N0))输入多路复用器107的端口0。多路复用器107将输入的写数据D(E(N0))输入错误检测器112。
错误检测器112还使用对写数据N0添加的检错码对于从多路复用器107输入的写数据D(E(N0))执行检错处理，所述检错码与写数据N0分离地输入(步骤S305)。如果在编码之前的写数据没有错误，并且所有写数据的编码和解码成功，则获得与编码之前相同的写数据，从而错误检测器112判断没有错误，即，编码成功。另一方面，当在编码之前的写数据中存在错误时，或者如果所有写数据的编码和解码即使有1个比特失败，则错误检测器112判断存在错误，即，编码失败。
当没有检测到任何错误时，错误检测器112输出编码成功的判断结果。另一方面，当检测到错误时，错误检测器112输出编码失败的判断结果。寄存器108输出所记录的写数据E(N0)，但是当输出编码失败的判断结果时，丢弃写数据E(N0)。
此外，如果写数据N1的编码完成，则编码器104将编码的写数据E(N1)输入多路复用器106的端口0。多路复用器106将所输入的写数据E(N1)输入寄存器108。寄存器108记录所输入的写数据E(N1)。之后，以相同方式执行在写数据N1之后的数据处理。
应注意，当以通过编码器104编码处理和通过解码器105解码处理的数据单位不同的数据单位添加检错码时，例如，可以以256位为单位添加检错码。当编码器104和解码器105可仅以128位为单位执行处理时，错误检测器112对于编码或解码单位的每128位执行检错，并且在对于添加检错码单位的256位的写数据处理完成之后通过检错码执行检错处理。
在这种情况下，可在RAM 2中记录一次所编码的写数据。当从错误检测器112输出编码成功的判断结果时，将RAM 2上记录一次的写数据写入磁记录盘6，但是当从错误检测器112输出编码失败的判断结果时，丢弃在RAM 2上记录一次的写数据。
(在读数据时的操作)
从盘访问控制部14向编码部12输入读数据N0(步骤S401)。多路复用器103将输入端口1的读数据N0输入解码器105。解码器105对输入的读数据N0解码(步骤S402)。
解码器105将解码的读数据D(N0)输入多路复用器106的端口1。多路复用器106将输入的读数据D(N0)输入寄存器108。寄存器108在其上记录所输入的读数据D(N0)(步骤S403)。如果此时可输入下一个读数据N1，则从主机访问控制部11向编码部12中输入读数据N1。
寄存器108将记录的读数据D(N0)输入多路复用器102的端口1。多路复用器102将输入的读数据D(N0)输入编码器104。编码器104对输入的读数据D(N0)编码(步骤S404)。
多路复用器103还将输入端口1的读数据N1输入解码器105。解码器105对输入的读数据N1解码。在完成读数据D(N0)的编码之后，编码器104将编码的读数据E(D(N0))输入多路复用器107的端口1。多路复用器107将输入的读数据E(D(N0))输入错误检测器112。
错误检测器112使用对读数据N0添加的检错码对于从多路复用器107输入的读数据E(D(N0))执行检错处理，所述检错码与读数据N0分离地输入(步骤S405)。如果在解码之前的读数据没有错误，并且所有写数据的解码和编码成功，则获得与解码之前相同的读数据，从而错误检测器112判断没有错误，即，解码成功。另一方面，当在解码之前的读数据中存在错误时，或者如果所有读数据的解码和编码即使有1个比特失败，则错误检测器112判断存在错误，即，解码失败。
当没有检测到任何错误时，错误检测器112输出解码成功的判断结果。另一方面，当检测到错误时，错误检测器112输出没有正确执行解码的判断结果。寄存器108输出所记录的读数据D(N0)，但是当输出解码失败的判断结果时，丢弃读数据D(N0)。
此外，如果读数据N1的解码完成，则解码器105将解码的读数据D(N1)输入多路复用器106的端口1。多路复用器106将输入的读数据D(N1)输入寄存器108。寄存器108记录所输入的读数据D(N1)。之后，以相同方式执行在读数据N1之后的数据处理。应注意，当以编码数据单位不同的数据单位添加检错码时，执行与数据写处理所述的相同处理。
因为当如上所述向磁记录盘6中写入数据时验证数据的编码是否成功，所以可防止输出错误数据，以及将其记录在磁记录盘6上。因为当如上所述从磁记录盘6中读取数据时验证数据的解码是否成功，所以可防止输出和发送错误数据。
(第三实施例)
图12是示出根据本实施例的磁盘设备1和硬盘控制器4的编码部12的配置以及数据流的示图。在本实施例中，使用可通过一个电路处理数据编码和解码的编码器/解码器113。通过控制部101控制对数据编码还是解码。在图5中已经描述了剩余的配置，因此对于共同组件给定相同的号码和符号，并省略重复的描述。应注意，在本实施例中，写数据和读数据的流程相同。因此，写数据和读数据的流程均通过实线指示。
图13是示出根据本实施例的通过编码部12在写入时的操作流程图。图14是示出根据本实施例的通过编码部12在读取时的操作流程图。之后，将使用图13和图14描述本实施例的编码部12的操作。
(在写数据时的操作)
从主机访问控制部11向编码部12中输入写数据N0(步骤S501)。寄存器109在其上记录所输入的写数据N0。编码器/解码器113A对输入的写数据N0编码(步骤S502)。
编码器/解码器113A将编码的写数据E(N0)输入寄存器108。寄存器108在其上记录所输入的写数据E(N0)(步骤S503)。如果此时可输入下一个写数据N1，则从主机访问控制部11向编码部12中输入写数据N1。寄存器108将记录的写数据E(N0)输入编码器/解码器113B。
编码器/解码器113B对输入的写数据E(N0)解码(步骤S504)。寄存器109将记录的写数据N0输入寄存器110。如果此时已经输入下一个写数据N1，则寄存器109在其上记录写数据N1。此外，编码器/解码器113A对输入的写数据N1编码。在完成写数据E(N0)的解码之后，编码器/解码器113B将解码的写数据D(E(N0))输入比较器111。寄存器110将记录的写数据N0输入比较器111。
比较器111比较所输入的2条写数据D(E(N0))和N0(步骤S505)。如果2条写数据D(E(N0))和N0一致，则比较器111输出编码成功的判断结果。另一方面，当2条写数据D(E(N0))和N0不一致时，比较器111输出编码失败的判断结果。此外，寄存器108输出所记录的写数据E(N0)，并且当从比较器111输出编码失败的判断结果时，丢弃写数据E(N0)。
此外，如果完成写数据N1的编码，则编码器/解码器113A将编码的写数据E(N1)输入寄存器108。寄存器108记录所输入的写数据E(N1)。之后，以相同方式执行在写数据N1之后的数据处理。
(在读数据时的操作)
从盘访问控制部14向编码部12输入读数据N0(步骤S601)。寄存器109在其上记录所输入的读数据N0。编码器/解码器113A对输入的读数据N0解码(步骤S602)。
编码器/解码器113A将解码的读数据D(N0)输入寄存器108。寄存器108在其中记录所输入的读数据D(N0)(步骤S603)。如果此时可输入下一个读数据N1，则从主机访问控制部11向编码部12中输入读数据N1。寄存器108将记录的读数据D(N0)输入编码器/解码器113B。
编码器/解码器113B对输入的读数据D(N0)编码(步骤S604)。寄存器109将记录的读数据N0输入寄存器110。如果此时已经输入下一个读数据N1，则寄存器109在其上记录读数据N1。此外，编码器/解码器113A对输入的写数据N1解码。在完成读数据D(N0)的编码之后，编码器/解码器113B将编码的写数据E(D(N0))输入比较器111。寄存器110将记录的读数据N0输入比较器111。
比较器111比较所输入的2条读数据E(D(N0))和N0(步骤S605)。如果2条读数据E(D(N0))和N0一致，则比较器111输出解码成功的判断结果。另一方面，当2条读数据E(D(N0))和N0不一致时，比较器111输出解码失败的判断结果。此外，寄存器108输出所记录的读数据D(N0)，但是当从比较器111输出解码失败的判断结果时，丢弃读数据D(N0)。
此外，如果读数据N1的解码完成，则编码器/解码器113A将解码的读数据D(N1)输入寄存器108。寄存器108记录所输入的读数据D(N1)。之后，以相同方式执行在读数据N1之后的数据处理。
(第四实施例)
图15是示出根据本实施例的磁盘设备1和硬盘控制器4的编码部12的配置以及数据流的示图。在本实施例中，使用编码器/解码器113。通过控制部101控制对数据编码还是解码。在图5、图9和图12中已经描述了编码部12的配置。因此对于共同组件给定相同的号码和符号，并省略重复的描述。此外，写数据和读数据的流程均通过实线指示。
图16是示出根据本实施例的通过编码部12在写入时的操作流程图。图17是示出根据本实施例的通过编码部12在读取时的操作流程图。之后，将使用图16和图17描述本实施例的编码部12的操作。
(在写数据时的操作)
从主机访问控制部11向编码部12中输入写数据N0(步骤S701)。编码器/解码器113A对输入的写数据N0编码(步骤S702)。
编码器/解码器113A将编码的写数据E(N0)输入寄存器108。寄存器108在其上记录所输入的写数据E(N0)(步骤S703)。如果此时可输入下一个写数据N1，则从主机访问控制部11向编码部12中输入写数据N1。寄存器108将记录的写数据E(N0)输入编码器/解码器113B。
编码器/解码器113B对输入的写数据E(N0)解码(步骤S704)。编码器/解码器113A对输入的写数据N1编码。在完成写数据E(N0)的解码之后，编码器/解码器113B将解码的写数据D(E(N0))输入错误检测器112。
错误检测器112使用检错码对于从编码器/解码器113B输入的写数据D(E(N0))执行检错处理，所述检错码与写数据N0分离地输入(步骤S705)。当没有检测到任何错误时，错误检测器112输出编码成功的判断结果。另一方面，当检测到错误时，错误检测器112输出编码失败的判断结果。寄存器108输出所记录的写数据E(N0)，但是当从错误检测器112输出编码失败的判断结果时，丢弃写数据E(N0)。
此外，如果完成写数据N1的编码，则编码器/解码器113A将编码的写数据E(N1)输入寄存器108。寄存器108记录所输入的写数据E(N1)。之后，以相同方式执行在写数据N1之后的数据处理。
(在读数据时的操作)
从盘访问控制部14向编码部12输入读数据N0(步骤S801)。编码器/解码器113A对输入的读数据N0解码(步骤S802)。
编码器/解码器113A将解码的读数据D(N0)输入寄存器108。寄存器108在其中记录所输入的读数据D(N0)(步骤S803)。如果此时可输入下一个读数据N1，则从主机访问控制部11向编码部12中输入读数据N1。寄存器108将记录的读数据D(N0)输入编码器/解码器113B。
编码器/解码器113B对输入的读数据D(N0)编码(步骤S804)。编码器/解码器A对输入的读数据N1解码。在完成读数据D(N0)的编码之后，编码器/解码器113B将编码的读数据E(D(N0))输入错误检测器112。
错误检测器112使用检错码对于从编码器/解码器113B输入的读数据E(D(N0))执行检错处理(步骤S805)。当没有检测到任何错误时，错误检测器112输出解码成功的判断结果。另一方面，当检测到错误时，错误检测器112输出没有正确执行解码的判断结果。寄存器108还输出所记录的读数据D(N0)，但是当从错误检测器112输出解码失败的判断结果时，丢弃写数据D(N0)。
此外，如果完成读数据N1的解码，则编码器/解码器113A将解码的读数据D(N1)输入寄存器108。寄存器108记录所输入的读数据D(N1)。之后，以相同方式执行在写数据N1之后的数据处理。
(第五实施例)
图15是示出根据本实施例的磁盘设备1和硬盘控制器4的编码部12的配置以及数据流的示图。在本实施例中，使用编码器/解码器113，从而可简化配置。使用编码器/解码器113。通过控制部101控制对数据编码还是解码。在图5和图12中已经描述了根据本实施例的编码部12的配置。因此对于共同组件给定相同的号码和符号，并省略重复的描述。此外，写数据和读数据的流程均通过实线指示。
图19是示出根据本实施例的通过编码部12在写入时的操作流程图。图20是示出根据本实施例的通过编码部12在读取时的操作流程图。之后，将使用图19和图20描述本实施例的编码部12的操作。
(在写数据时的操作)
从主机访问控制部11向编码部12中输入写数据N0(步骤S901)。寄存器109在其上记录所输入的写数据N0。多路复用器102将输入到端口0的写数据N0输入编码器/解码器113。编码器/解码器113对输入的写数据N0编码(步骤S902)。
编码器/解码器113将编码的写数据E(N0)输入寄存器108。寄存器108在其上记录所输入的写数据E(N0)(步骤S903)。寄存器108将记录的写数据E(N0)输入多路复用器102的端口1。多路复用器102将输入到端口1的写数据E(N0)输入编码器/解码器113。
编码器/解码器113对输入的写数据E(N0)解码(步骤S904)。在完成对写数据E(N0)的解码之后，编码器/解码器113将解码的写数据D(E(N0))输入比较器111。寄存器109将记录的写数据N0输入比较器111。
比较器111比较所输入的2条写数据D(E(N0))和N0(步骤S905)。如果2条写数据D(E(N0))和N0一致，则比较器111输出编码成功的判断结果。另一方面，当2条写数据D(E(N0))和N0不一致时，比较器111输出编码失败的判断结果。此外，寄存器108输出所记录的写数据E(N0)，并且当从比较器111输出编码失败的判断结果时，丢弃写数据E(N0)。之后，以相同方式执行在写数据N0之后的数据处理。
(在读数据时的操作)
从盘访问控制部14向编码部12输入读数据N0(步骤S1001)。寄存器109在其上记录所输入的读数据N0。多路复用器102将输入端口0的读数据N0输入编码器/解码器113。编码器/解码器113对输入的读数据N0解码(步骤S1002)。
编码器/解码器113将解码的读数据D(N0)输入寄存器108。寄存器108在其中记录所输入的读数据D(N0)(步骤S1003)。寄存器108将记录的读数据D(N0)输入多路复用器102的端口1。多路复用器102将输入端口1的读数据D(N0)输入编码器/解码器113。
编码器/解码器113对输入的读数据D(N0)编码(步骤S1004)。在完成读数据D(N0)的编码之后，编码器/解码器113将编码的读数据E(D(N0))输入比较器111。寄存器109将记录的读数据N0输入比较器111。
比较器111比较所输入的2条读数据E(D(N0))和N0(步骤S1005)。当2条读数据E(D(N0))和N0一致时，比较器111输出解码成功的判断结果。另一方面，当2条读数据E(D(N0))和N0不一致时，比较器111输出解码失败的判断结果。此外，寄存器108输出所记录的读数据D(N0)，但是当从比较器111输出解码失败的判断结果时，丢弃读数据D(N0)。之后，以相同方式执行在读数据N0之后的数据处理。
(第六实施例)
图21是示出根据本实施例的磁盘设备1和硬盘控制器4的编码部12的配置以及数据流的示图。在本实施例中，使用编码器/解码器113，从而简化配置。使用编码器/解码器113。通过控制部101控制对数据编码还是解码。在图5、图9和图12中已经描述了编码部12的组件。因此对于共同组件给定相同的号码和符号，并省略重复的描述。此外，写数据和读数据的流程均通过实线指示。
图22是示出根据本实施例的通过编码部12在写入时的操作流程图。图23是示出根据本实施例的通过编码部12在读取时的操作流程图。之后，将使用图22和图23描述本实施例的编码部12的操作。
(在写数据时的操作)
从主机访问控制部11向编码部12中输入写数据N0(步骤S1011)。多路复用器102将输入端口0的写数据N0输入编码器/解码器113。编码器/解码器113对输入的写数据N0编码(步骤S1012)。
编码器/解码器113将编码的写数据E(N0)输入寄存器108。寄存器108在其上记录所输入的写数据E(N0)(步骤S1013)。寄存器108将记录的写数据E(N0)输入多路复用器102的端口1。多路复用器103将输入端口1的写数据E(N0)输入编码器/解码器113。
编码器/解码器113对输入的写数据E(N0)解码(步骤S1014)。在完成对写数据E(N0)的解码之后，编码器/解码器113将解码的写数据D(E(N0))输入错误检测器112。
错误检测器112还使用检错码对于从编码器/解码器113输入的写数据D(E(N0))执行检错处理，所述检错码与写数据N0分离地输入(步骤S1015)。当没有检测到任何错误时，错误检测器112输出编码成功的判断结果。另一方面，当检测到错误时，错误检测器112输出编码失败的判断结果。寄存器108输出所记录的写数据E(N0)，但是当输出编码失败的判断结果时，丢弃写数据E(N0)。之后，以相同方式执行在写数据N1之后的数据处理。
(在读数据时的操作)
从盘访问控制部14向编码部12输入读数据N0(步骤S1021)。多路复用器102将输入端口0的读数据N0输入编码器/解码器113。编码器/解码器113对输入的读数据N0解码(步骤S1022)。
编码器/解码器113将解码的读数据D(N0)输入寄存器108。寄存器108在其上记录所输入的读数据D(N0)(步骤S1023)。寄存器108将记录的读数据D(N0)输入多路复用器102的端口1。多路复用器102将输入端口1的读数据D(N0)输入编码器/解码器113。
编码器/解码器113对输入的读数据D(N0)编码(步骤S1024)。在完成读数据D(N0)的编码之后，编码器/解码器113将编码的读数据E(D(N0))输入错误检测器112。
错误检测器112使用检错码对于从编码器/解码器113输入的读数据E(D(N0))执行检错处理，所述检测码与读数据N0分离地输入(步骤S1025)。当没有检测到任何错误时，错误检测器112输出解码成功的判断结果。另一方面，当检测到错误时，错误检测器112输出解码失败的判断结果。寄存器108输出所记录的读数据D(N0)，但是当从错误检测器112输出解码失败的判断结果时，丢弃读数据D(N0)。之后，以相同方式执行在读数据N0之后的数据处理。
(第七实施例)
图24是示出根据本实施例的存储器设备16的配置示图。图25是示出根据应用实例1的NAND闪存访问控制器8的配置示图。存储器设备16和NAND闪存访问控制器8分别构成信息处理设备。尽管在本实施例中描述使用NAND闪存作为存储器的存储设备，但是也可以使用其他可重写存储器。
NAND闪存(存储介质)9在其上记录数据。NAND闪存访问控制器8控制整个NAND闪存的操作。NAND闪存访问控制部15包括NAND闪存访问接口，并向/从NAND闪存9写/读数据。编码部12是在第一至第六实施例中描述的编码部12。在图1和图2中已经描述了剩余配置。因此，因此对于共同组件给定相同的号码和符号，并省略重复的描述。
(第八实施例)
图26是示出根据本实施例的以太网控制器17的配置示图。这种以太网控制器17构成信息处理设备。接收控制部202从以太网接收接口接收帧，并根据以太网通信协议将其输入接收缓冲器204。接收缓冲器204缓冲由接收控制部202接收的帧。头分析部206分析向接收缓冲器204输入的帧头。编码部12是在第一至第六实施例中描述的编码部12，并对于在接收缓冲器204中的帧所编码的部分进行解码。
外部访问控制部207经由例如PCI(外部组件互连)、PIO(并联输入/输出)、SIO(串联输入/输出)等的外部访问控制接口将解码的数据发送至外部设备。外部访问控制部207还经由外部访问接口从外部设备接收传输目的地信息和传输数据。传输缓冲器203传输通过外部访问控制部207接收的传输目的地信息和传输数据。
头生成部205根据传输缓冲器203的传输目的地信息生成数据的头，并将其应用于所述数据。编码部12对于输入传输缓冲器203的数据的必要部分进行编码。传输控制部201根据以太网通信协议从以太网传输接口发送根据所生成的头和传输数据创建的以太网帧。
应注意，采用以太网控制器17的设备包括：网络路由器、网络集线器、PC(个人计算机)、数字设备等。通信标准不限于以太网，可以是USB(通用串行总线)等。
如上所述，因为验证数据的编码或解码是否成功，所以可防止发送错误数据。
应注意，如果必要，根据第一至第八实施例的编码器104、解码器105、编码器/解码器113和编码部12的错误检测器112配置有用于缓冲的电路。执行缓冲的目的是为了在编码器104、解码器105或编码器/解码器113的数据单位与检错码的数据单位不匹配时进行调节，以及为了在先前或随后电路中的控制。在使用独立于向/从磁记录盘6写或读数据的编码器104、解码器105或编码器/解码器113执行数据的编码和解码时也使用缓冲电路。
此外，向编码部12输入的数据单位可以基于或可以不基于每个编码或解码的数据单位。当不基于每个编码或解码的数据单位时，在缓冲之后对于每个编码或解码数据单位处理所输入的数据。来自编码部12的数据输出单位可以基于或不基于每个编码或解码的数据单位。当不基于每个编码数据单位时，缓冲所编码或解码的信息并基于每个输出单位输出数据。
(其他实施例)
本发明的实施例不限于上述实施例，而是可以扩展或改变的，并且所扩展和改变的实施例也包括在本发明的技术范围内。

Claims (12)

1.一种信息处理设备，包括：
第一编码器，被配置为以第一编码格式对具有检错码的数据编码，以生成第一数据；
第二编码器，被配置为以对应于解码所述第一编码格式的第二编码格式对所述第一数据编码，以生成第二数据；和
错误检测器，被配置为基于对所述数据添加的所述检错码对所述第二数据执行错误检测。
2.如权利要求1所述的信息处理设备，还包括：记录部，被配置为基于所述错误检测器的结果在记录介质上记录所述第一数据。
3.如权利要求1所述的信息处理设备，还包括：传输部，被配置为基于所述错误检测器的结果发送所述第一数据。
4.如权利要求1所述的信息处理设备，
其中所述数据是按预定编码格式编码的数据，并且所述第一编码格式是对应于解码所述预定编码格式的编码格式。
5.如权利要求1所述的信息处理设备，
其中所述第一编码器被配置为对所述数据加密。
6.如权利要求1所述的信息处理设备，
其中所述第一编码器被配置为对所述数据执行压缩编码。
7.一种信息处理方法，包括：
以第一编码格式对具有检错码的数据编码，以生成第一数据；
以对应于解码所述第一编码格式的第二编码格式对所述第一数据编码，以生成第二数据；和
基于对所述数据添加的所述检错码对所述第二数据执行错误检测。
8.如权利要求7所述的信息处理方法，还包括：基于所述错误检测器的结果记录所述第一数据。
9.如权利要求7所述的信息处理方法，还包括：基于所述错误检测器的结果发送所述第一数据。
10.如权利要求7所述的信息处理方法，
其中所述数据是以第一编码格式编码的数据，并且所述第一编码格式是对应于解码所述预定编码格式的编码格式。
11.如权利要求7所述的信息处理方法，
其中所述第一编码格式是对所述数据的加密。
12.如权利要求7所述的信息处理方法，
其中所述第一编码格式是对所述数据的压缩编码。
CNA2008101707917A 2008-04-28 2008-10-29 信息处理设备和信息处理方法 Pending CN101572108A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP117650/2008 2008-04-28
JP2008117650A JP4327883B1 (ja) 2008-04-28 2008-04-28 情報処理装置、情報処理方法

Publications (1)

Publication Number Publication Date
CN101572108A true CN101572108A (zh) 2009-11-04

Family

ID=41149093

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101707917A Pending CN101572108A (zh) 2008-04-28 2008-10-29 信息处理设备和信息处理方法

Country Status (3)

Country Link
US (2) US20090271689A1 (zh)
JP (1) JP4327883B1 (zh)
CN (1) CN101572108A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027682B1 (ko) * 2009-07-01 2011-04-12 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 데이터 기입 방법
WO2013044005A1 (en) 2011-09-22 2013-03-28 Violin Memory, Inc. System and method for correcting errors in data using a compound code
JP6818666B2 (ja) * 2017-09-20 2021-01-20 キオクシア株式会社 メモリシステム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0156440B1 (en) * 1984-03-24 1990-01-24 Koninklijke Philips Electronics N.V. An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device
CA1264091A (en) * 1986-01-10 1989-12-27 Yoichiro Sako Generator for error correcting code and decoder for the code
US4998252A (en) * 1987-08-06 1991-03-05 Sony Corporation Method and apparatus for transmitting digital data
US5535355A (en) * 1989-04-06 1996-07-09 Kabushiki Kaisha Toshiba Controller for a storage device which allows either prestored or user defined firmware to be executed
US5422895A (en) * 1992-01-09 1995-06-06 Quantum Corporation Cross-checking for on-the-fly Reed Solomon error correction code
US5715105A (en) * 1992-09-28 1998-02-03 Hitachi, Ltd. Method of and apparatus for recording on and reproducing from disk-type recording medium having recording tracks with sectors each having an ID area and a data area
US5517250A (en) * 1995-02-28 1996-05-14 General Instrument Corporation Of Delaware Acquisition of desired data from a packetized data stream and synchronization thereto
US6012839A (en) * 1995-06-30 2000-01-11 Quantum Corporation Method and apparatus to protect data within a disk drive buffer
JP2002261751A (ja) * 2001-03-02 2002-09-13 Hitachi Ltd 暗号処理方法
GB2399722A (en) * 2003-03-21 2004-09-22 Sony Uk Ltd Data communication synchronisation
KR100539261B1 (ko) * 2004-05-04 2005-12-27 삼성전자주식회사 디지털 데이터의 부호화 장치와 ｄｖｄ로의 기록 장치 및그 방법

Also Published As

Publication number Publication date
US20090271689A1 (en) 2009-10-29
JP4327883B1 (ja) 2009-09-09
US20100262898A1 (en) 2010-10-14
JP2009266345A (ja) 2009-11-12

Similar Documents

Publication Publication Date Title
US7020811B2 (en) System and method for verifying error detection/correction logic
US5805799A (en) Data integrity and cross-check code with logical block address
CN102110481A (zh) 具有ecc电路的半导体存储系统及其控制方法
CN102017425B (zh) 用于执行级联纠错的方法和系统
US8806299B2 (en) Method and apparatus for compressing data sectors in storage drive
JPH11508712A (ja) ディスクドライブバッファ内のデータを保護するための方法および装置
JP4399015B2 (ja) データ変換装置、情報記録装置、誤り検出装置、データ変換方法および誤り検出方法
CN101635158A (zh) 编码和/或解码系统数据的方法、装置、系统和体系结构
US9191030B2 (en) Memory controller, data storage device, and memory controlling method
CN107918571B (zh) 测试储存单元的方法以及使用该方法的装置
JPH01188953A (ja) 障害の許容範囲があるデータ保全装置及びその方法
CN101192834A (zh) 纠错装置和纠错方法
CN106874140B (zh) 数据存储方法及装置
JP2013543159A (ja) 統合されたデータおよびヘッダ保護を含むコード化データをデコードするための方法および磁気テープ・ドライブ（統合されたデータおよびヘッダ保護を含むコード化データのデコード）
TWI499221B (zh) 用於同位分享資料編碼之系統及方法
CN112068984A (zh) 数据完整性检查的方法与集成电路
US9030771B2 (en) Compressed data verification
CN101572108A (zh) 信息处理设备和信息处理方法
KR20190051245A (ko) 폴라 부호 복호화 장치 및 방법
KR102004928B1 (ko) 데이터 저장 장치 및 그것의 에러 정정 코드 처리 방법
JP2007207325A (ja) 誤り訂正処理装置及び誤り訂正処理方法
US8910013B1 (en) Methods and apparatus for providing multi-layered coding for memory devices
CN108877859B (zh) 半导体存储装置、存储器控制器及存储器的监视方法
CN101452722B (zh) 错误检测码产生电路和使用该电路的编码电路及相关方法
US8683308B2 (en) Semiconductor device, information processing apparatus, and method of detecting error

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091104