CN106874140B - 数据存储方法及装置 - Google Patents
数据存储方法及装置 Download PDFInfo
- Publication number
- CN106874140B CN106874140B CN201611265201.XA CN201611265201A CN106874140B CN 106874140 B CN106874140 B CN 106874140B CN 201611265201 A CN201611265201 A CN 201611265201A CN 106874140 B CN106874140 B CN 106874140B
- Authority
- CN
- China
- Prior art keywords
- data
- channel
- written
- check code
- data channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开涉及一种数据存储方法及装置，用于提升数据存储装置的数据处理能力。所述方法包括：通过同一磁盘阵列RAID条带的至少一个数据通道写入数据；分别对通过所述至少一个数据通道中的每个数据通道写入的数据进行编码处理；对编码处理后的所述每个数据通道写入的数据进行校验运算，得到校验码；存储编码处理后所述每个通道写入的数据及所述校验码。
Description
技术领域
本公开涉及计算机技术领域，具体地，涉及一种数据存储方法及装置。
背景技术
随着数据存储技术的高速发展，诸如SSD(Solid State Drives，固态硬盘)等等数据存储装置由于具有读写速度快、抗震动、低功耗、无噪音、低热量、以及质量轻等特点，已被广泛应用于军事、车载、工业、医疗、和航空等领域。
在使用数据存储装置(比如SSD)读写数据时，可能会产生随机错误。目前，可以通过引入纠错编解码器来纠正随机错误，比如，LDPC(Low Density Parity Check Code，低密度奇偶校验码)编解码器，等等。为了进一步提升数据的可靠性，还可以在多个数据通道间引入RAID(Redundant Arrays of Independent Disks，磁盘阵列)。
发明内容
本公开的目的是提供一种数据存储方法及装置，用于提升数据存储装置的数据处理能力。
第一方面，提供一种数据存储方法，应用于数据存储装置，包括：
通过同一磁盘阵列RAID条带的至少一个数据通道写入数据；
分别对通过所述至少一个数据通道中的每个数据通道写入的数据进行编码处理；
对编码处理后的所述每个数据通道写入的数据进行校验运算，得到校验码；
存储编码处理后所述每个数据通道写入的数据及所述校验码。
可选的，对编码处理后的所述每个数据通道写入的数据进行校验运算，得到校验码，包括：
对编码处理后的所述每个数据通道写入的数据进行异或运算，得到所述校验码。
可选的，在存储编码处理后所述每个数据通道写入的数据及所述校验码之后，还包括：
在读取通过所述至少一个数据通道写入的数据时，对编码处理后的所述每个数据通道写入的数据进行解码处理；
若通过第一数据通道进行读取的第一数据解码错误，则根据所述校验码及通过其他数据通道读取的数据，恢复所述第一数据，其中，所述第一数据通道为所述至少一个数据通道中的任一数据通道，所述其他数据通道为所述至少一个数据通道中除所述第一数据通道外的全部数据通道。
可选的，根据所述校验码及通过其他数据通道读取的数据，恢复所述第一数据，包括：
对所述校验码进行解码处理；
对解码后的校验码及通过所述其他数据通道读取的数据进行异或运算，得到所述第一数据的恢复数据；
根据所述第一数据原有的数据长度，对所述恢复数据进行截取，以恢复所述第一数据。
可选的，分别对通过所述至少一个数据通道中的每个数据通道写入的数据进行编码处理，包括：
通过LDPC编码器，或BCH编码器分别对通过所述每个数据通道写入的数据进行编码处理。
第二方面，提供一种数据存储装置，包括：
存储器，用于存储数据；
控制器，用于通过冗余磁盘阵列RAID条带包括的至少一个数据通道写入数据；分别对通过所述至少一个数据通道中的每个数据通道写入的数据进行编码处理；对编码处理后的所述每个数据通道写入的数据进行校验运算，得到校验码；及，将编码处理后所述每个数据通道写入的数据和所述校验码存储到所述存储器中。
可选的，所述控制器用于：
对编码处理后的所述每个数据通道写入的数据进行异或运算，得到所述校验码。
可选的，所述控制器还用于：
在将编码处理后所述每个数据通道写入的数据和所述校验码存储到所述存储器中之后，在读取通过所述至少一个数据通道写入的数据时，对编码处理后的所述每个数据通道写入的数据进行解码处理；
若通过第一数据通道进行读取的第一数据解码错误，则根据所述校验码及通过其他数据通道读取的数据，恢复所述第一数据，其中，所述第一数据通道为所述至少一个数据通道中的任一数据通道，所述其他数据通道为所述至少一个数据通道中除所述第一数据通道外的全部数据通道。
可选的，所述控制器用于：
对所述校验码进行解码处理；
对解码后的校验码及通过所述其他数据通道读取的数据进行异或运算，得到所述第一数据的恢复数据；
根据所述第一数据原有的数据长度，对所述恢复数据进行截取，以恢复所述第一数据。
可选的，所述控制器用于：
通过LDPC编码器，或BCH编码器分别对通过所述每个数据通道写入的数据进行编码处理。
本公开实施例中，可以通过同一RAID条带的至少一个数据通道写入数据，然后对每个数据通道写入的数据均进行编码处理，再对每个数据通道编码处理之后的数据进行校验运算，最后存储编码处理后的每个数据通道写入的数据及校验码。可见，校验运算针对的是每个数据通道编码处理后的数据而不是原始写入的数据，这样，无需将校验码进行编码处理，减少了数据存储装置的计算量，提升了数据存储装置的数据处理效率。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是相关技术中写数据通路的架构示意图。
图2是相关技术中恢复数据通路的架构示意图。
图3为本公开实施例中数据存储方法的流程图。
图4是本公开实施例中写数据通路的架构示意图。
图5是本公开实施例中恢复数据通路的架构示意图。
图6是本公开实施例中数据存储装置的结构示意图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
在对本公开提供的数据存储方法进行说明之前，首先对本公开涉及的相关技术进行说明。
本公开实施例中，数据存储装置例如可以是SSD，即，用固态电子存储芯片阵列制成的硬盘。目前，SSD的存储介质一般可以有两种，一种是采用闪存(FLASH)芯片作为存储介质，另外一种是采用动态随机存取存储器(Dynamic Random Access Memory，DRAM)作为存储介质。其中，采用FLASH芯片作为存储介质的SSD，它的外观可以被制作成多种模样，例如：笔记本硬盘、微硬盘、存储卡等样式。
首先，对目前的数据存储装置写数据的写通道RAID架构进行说明。请参见图1，要将4Kbits的数据通过份属于同一RAID条带的四个数据通道(通道0-通道3)进行写入，每个数据通道写入Kbits的数据，将四个数据通道写入的4个Kbits的数据进行RAID的校验运算，进而得到Kbits的校验码，然后将四个数据通道写入的数据以及校验码分别进行LDPC编码处理，编码处理后将在数据中加入校验位，那么将得到分别对应于四个数据通道的4个Nbits的编码数据，以及Nbits的编码后的校验码。可见，这样的方式需要对Kbits的校验码进行LDPC编码，运算量较大。
请参见图2，图2为目前的数据恢复RAID架构示意图。在以图1所示的方式写入数据之后，通过RAID条带的四个数据通道读取写入的数据，分别将每个数据通道的数据进行LDPC解码处理，便能得到写入的4Kbits的数据。但是如果其中的一个数据通道输出数据无法被LDPC解码器正确恢复(图2所示的通道1)，那么可以通过RAID的异或运算，利用同一RAID条带的其他数据通道，也就是通道0、通道2、及通道3的数据来恢复解码失败的数据。
本公开基于上述的相关技术，提供一种数据存储方法，能够在确保存储的数据的可靠性的前提下，有效减小数据存储装置的计算量。请参见图3，图3是根据一示例性实施例示出的一种数据存储方法的流程图，该方法可以应用于数据存储装置。如图3所示，该方法包括以下步骤：
步骤S31：通过同一磁盘阵列RAID条带的至少一个数据通道写入数据。
步骤S32：分别对通过至少一个数据通道中的每个数据通道写入的数据进行编码处理。
步骤S33：对编码处理后的每个数据通道写入的数据进行校验运算，得到校验码。
步骤S34：存储编码处理后每个数据通道写入的数据及校验码。
在写入数据时，可以通过份属于同一RAID条带的至少一个数据通道来写入数据，对于至少一个数据通道究竟是多少个数据通道，本公开实施例不作限定，可以根据实际的情况来确定，比如，可以是四个数据通道，也可以是八个数据通道，等等。在写入数据时，可以根据至少一个数据通道的数量，将要写入的数据分成相应的份数，然后分别通过至少一个数据通道来写入。
数据分通道写入后，可以分别对每个数据通道写入的每份数据进行编码处理，对于如何进行编码处理，本公开实施例不作限定。
可选的，可以通过LDPC编码器，或BCH编码器，或其他的编码器分别对通过每个数据通道写入的数据进行编码处理。
请参见图4，图4以通过4个数据通道(通道0-通道3)写入4Kbits的数据为例，那么每个数据通道写入Kbits的数据。数据分通道写入后，比如可以通过LDPC编码器分别对每个数据通道写入的Kbits的数据进行编码处理，编码后，可能会在原来的Kbits的数据的基础上加入了新的校验位，进而得到加入校验位的Nbits的编码数据。对数据进行编码处理能够提升数据的容错能力，有利于数据的保护。
在分别对每个数据通道写入的数据进行编码处理后，可以再对编码处理后的数据进行校验运算，得到校验码。对于校验运算的方式，本公开实施例不作限定。可选的，可以对编码处理后的每个数据通道写入的数据进行异或运算，进而得到校验码。
请继续参见图4，由于LDPC纠错码是一种线性分组码，由同一个生成矩阵G(或校验矩阵H)所约束的码字集合中，任意挑选两个码字做异或运算得到的结果仍然属于该集合。因此，可以通过LDPC编码后的数据进行异或运算，来生成校验码，即，如图4所示的，可以对四个数据通道编码处理后得到的四个Nbits的编码数据进行异或运算，进而得到Nbits的校验码。可见，将编码处理后的每个数据通道写入的数据进行异或运算得到的校验码无需再次进行编码处理，相较于图1所示的相关技术中的写通路架构而言，本公开实施例的技术方案减少了对RAID校验码进行编码处理的操作，减小的运算量，提升了数据存储装置的数据处理效率。
在进行完编码处理及得到RAID校验码之后，可以分别存储至少一个通道写入的编码后的数据以及校验码，如图4所示的，分别将四个通道编码后的4个Nbits的编码数据以及Nbits的校验码存入缓存，以提升数据的可靠性。
可选的，在读取通过至少一个数据通道写入的数据时，对编码处理后的每个数据通道写入的数据进行解码处理，若通过第一数据通道进行读取的第一数据解码错误，则可以根据校验码及通过其他数据通道读取的数据，恢复第一数据。其中，第一数据通道可以是至少一个数据通道中的任一数据通道，其他数据通道可以是至少一个数据通道中除第一数据通道外的全部数据通道。
也就是说，在读数据时，可以先分别对存储的每个数据通道的数据进行解码处理，如果每个数据通道的数据均解码成功，便能够顺利读取之前写入的数据。但如果其中有一个通道的数据解码失败，那么可以通过RAID校验码以及其他数据通道的数据来恢复解码失败的数据。
请参见图5，在读取数据时，可以先分别对四个通道(通道0-通道3)编码后的四个Nbits的编码数据进行解码处理，如果解码成功便能够恢复原始写入的数据，如果第一数据通道，比如图5所示的通道1解码失败，那么可以通过校验码以及通道0、通道2、及通道3的数据，恢复通道1的Kbits的数据，即第一数据。对于如何通过校验码及其他数据通道读取的数据来恢复第一数据，本公开实施例不作限定，以下对可能的方式进行说明。
可选的，在第一数据通道的数据恢复失败时，可以对校验码进行解码处理，然后对解码后的校验码及通过其他数据通道读取的数据进行异或运算，得到第一数据的恢复数据，再根据第一数据原有的数据长度，对恢复数据进行截取，以恢复第一数据。
请继续参见图5，第一数据通道比如为图5所示的通道1，第一数据比如为需要通过图5所示的通道1进行读取的Kbits的数据。在恢复时，可以对存储的编码后的RAID校验码进行LDPC解码，由于存储的校验码是未经编码处理的，那么解码后得到的可能是Nbits长度的校验码，那么经异或运算恢复通道1的数据时可能得到的是Nbits长度的恢复数据，那么由于要恢复的通道1的数据原有的长度为Kbits，那么可以对恢复数据进行截取，比如截取前Kbits的数据，进而得到要恢复的通道1的数据。可见，数据存储装置存储的数据容错能力较强，数据的可靠性较高。
基于同一发明构思，本公开还提供了一种数据存储的装置，该数据存储装置能够执行上述的数据存储方法。请参考图6，图6是根据一示例性实施例示出的一种数据存储的装置的示意图。如图6所示，该装置600包括存储器601和控制器602。
存储器601，用于存储数据；
控制器602，用于通过冗余磁盘阵列RAID条带包括的至少一个数据通道写入数据；分别对通过至少一个数据通道中的每个数据通道写入的数据进行编码处理；对编码处理后的每个数据通道写入的数据进行校验运算，得到校验码；及，将编码处理后每个数据通道写入的数据和校验码存储到存储器601中。
可选的，控制器602用于：
对编码处理后的每个数据通道写入的数据进行异或运算，得到校验码。
可选的，控制器602还用于：
在将编码处理后每个数据通道写入的数据和校验码存储到存储器601中之后，在读取通过至少一个数据通道写入的数据时，对编码处理后的每个数据通道写入的数据进行解码处理；
若通过第一数据通道进行读取的第一数据解码错误，则根据校验码及通过其他数据通道读取的数据，恢复第一数据，其中，第一数据通道为至少一个数据通道中的任一数据通道，其他数据通道为至少一个数据通道中除第一数据通道外的全部数据通道。
可选的，控制器602用于：
对校验码进行解码处理；
对解码后的校验码及通过其他数据通道读取的数据进行异或运算，得到第一数据的恢复数据；
根据第一数据原有的数据长度，对恢复数据进行截取，以恢复第一数据。
可选的，控制器602用于：
通过LDPC编码器，或BCH编码器分别对通过每个数据通道写入的数据进行编码处理。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将固态硬盘的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得数据存储装置执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random AccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
具体来讲，本申请实施例中的一种数据存储方法对应的计算机程序指令可以被存储在光盘，硬盘，U盘等存储介质上，当存储介质中的与一种数据存储方法对应的计算机程序指令被一数据存储装置，比如固态硬盘读取或被执行时，包括如下步骤：
通过同一磁盘阵列RAID条带的至少一个数据通道写入数据；
分别对通过所述至少一个数据通道中的每个数据通道写入的数据进行编码处理；
对编码处理后的所述每个数据通道写入的数据进行校验运算，得到校验码；
存储编码处理后所述每个数据通道写入的数据及所述校验码。
可选的，所述存储介质中存储的与步骤：对编码处理后的所述每个数据通道写入的数据进行校验运算，得到校验码，对应的计算机指令在被执行过程中，包括：
对编码处理后的所述每个数据通道写入的数据进行异或运算，得到所述校验码。
可选的，所述存储介质中存储的与步骤：存储编码处理后所述每个数据通道写入的数据及所述校验码，对应的计算机指令在被执行之后，还包括：
在读取通过所述至少一个数据通道写入的数据时，对编码处理后的所述每个数据通道写入的数据进行解码处理；
若通过第一数据通道进行读取的第一数据解码错误，则根据所述校验码及通过其他数据通道读取的数据，恢复所述第一数据，其中，所述第一数据通道为所述至少一个数据通道中的任一数据通道，所述其他数据通道为所述至少一个数据通道中除所述第一数据通道外的全部数据通道。
可选的，所述存储介质中存储的与步骤：根据所述校验码及通过其他数据通道读取的数据，恢复所述第一数据，对应的计算机指令在被执行过程中，包括：
对所述校验码进行解码处理；
对解码后的校验码及通过所述其他数据通道读取的数据进行异或运算，得到所述第一数据的恢复数据；
根据所述第一数据原有的数据长度，对所述恢复数据进行截取，以恢复所述第一数据。
可选的，所述存储介质中存储的与步骤：分别对通过所述至少一个数据通道中的每个数据通道写入的数据进行编码处理，对应的计算机指令在被执行过程中，包括：
通过LDPC编码器，或BCH编码器分别对通过所述每个数据通道写入的数据进行编码处理。
以上所述，以上实施例仅用以对本公开的技术方案进行了详细介绍，但以上实施例的说明只是用于帮助理解本公开的方法及其核心思想，不应理解为对本公开的限制。本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。
Claims (4)
1.一种数据存储方法，应用于数据存储装置，其特征在于，包括：
通过同一磁盘阵列RAID条带的至少一个数据通道写入数据；
分别对通过所述至少一个数据通道中的每个数据通道写入的数据进行编码处理；
对编码处理后的所述每个数据通道写入的数据进行校验运算，得到校验码；
存储编码处理后的所述每个数据通道写入的数据及所述校验码；
对编码处理后的所述每个数据通道写入的数据进行校验运算，得到校验码，包括：
对编码处理后的所述每个数据通道写入的数据进行异或运算，得到所述校验码；
在存储编码处理后所述每个数据通道写入的数据及所述校验码之后，还包括：
在读取通过所述至少一个数据通道写入的数据时，对编码处理后的所述每个数据通道写入的数据进行解码处理；
若通过第一数据通道进行读取的第一数据解码错误，则根据所述校验码及通过其他数据通道读取的数据，恢复所述第一数据，其中，所述第一数据通道为所述至少一个数据通道中的任一数据通道，所述其他数据通道为所述至少一个数据通道中除所述第一数据通道外的全部数据通道；
根据所述校验码及通过其他数据通道读取的数据，恢复所述第一数据，包括：
对所述校验码进行解码处理；
对解码后的校验码及通过所述其他数据通道读取的数据进行异或运算，得到所述第一数据的恢复数据；
根据所述第一数据原有的数据长度，对所述恢复数据进行截取，以恢复所述第一数据。
2.根据权利要求1所述的方法，其特征在于，分别对通过所述至少一个数据通道中的每个数据通道写入的数据进行编码处理，包括：
通过LDPC编码器，或BCH编码器分别对通过所述每个数据通道写入的数据进行编码处理。
3.一种数据存储装置，其特征在于，包括：
存储器，用于存储数据；
控制器，用于通过冗余磁盘阵列RAID条带包括的至少一个数据通道写入数据；分别对通过所述至少一个数据通道中的每个数据通道写入的数据进行编码处理；对编码处理后的所述每个数据通道写入的数据进行校验运算，得到校验码；及，将编码处理后的所述每个数据通道写入的数据和所述校验码存储到所述存储器中；
所述控制器用于：对编码处理后的所述每个数据通道写入的数据进行异或运算，得到所述校验码；
所述控制器还用于：
在将编码处理后所述每个数据通道写入的数据和所述校验码存储到所述存储器中之后，在读取通过所述至少一个数据通道写入的数据时，对编码处理后的所述每个数据通道写入的数据进行解码处理；
若通过第一数据通道进行读取的第一数据解码错误，则根据所述校验码及通过其他数据通道读取的数据，恢复所述第一数据，其中，所述第一数据通道为所述至少一个数据通道中的任一数据通道，所述其他数据通道为所述至少一个数据通道中除所述第一数据通道外的全部数据通道；
所述控制器用于：对所述校验码进行解码处理；
对解码后的校验码及通过所述其他数据通道读取的数据进行异或运算，得到所述第一数据的恢复数据；
根据所述第一数据原有的数据长度，对所述恢复数据进行截取，以恢复所述第一数据。
4.根据权利要求3所述的数据存储装置，其特征在于，所述控制器用于：
通过LDPC编码器，或BCH编码器分别对通过所述每个数据通道写入的数据进行编码处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611265201.XA CN106874140B (zh) | 2016-12-30 | 2016-12-30 | 数据存储方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611265201.XA CN106874140B (zh) | 2016-12-30 | 2016-12-30 | 数据存储方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106874140A CN106874140A (zh) | 2017-06-20 |
| CN106874140B true CN106874140B (zh) | 2020-03-31 |
Family
ID=59165417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611265201.XA Active CN106874140B (zh) | 2016-12-30 | 2016-12-30 | 数据存储方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106874140B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107544863B (zh) * | 2017-06-26 | 2021-07-20 | 新华三技术有限公司 | 一种数据存储方法及装置 |
| CN108021467B (zh) * | 2017-11-10 | 2021-07-16 | 深圳先进技术研究院 | 一种存储器容错保护方法、装置、设备及存储介质 |
| CN108089892B (zh) * | 2017-12-13 | 2021-06-29 | 深圳市创维软件有限公司 | 一种系统安全启动的方法、装置、机顶盒及存储介质 |
| CN108073364A (zh) * | 2018-01-12 | 2018-05-25 | 江苏华存电子科技有限公司 | 一种数据数组保护和修复闪存内数据方法 |
| CN110321062A (zh) * | 2018-03-31 | 2019-10-11 | 深圳忆联信息系统有限公司 | 数据存储方法及装置 |
| CN113297001B (zh) * | 2021-05-20 | 2023-02-24 | 山东云海国创云计算装备产业创新中心有限公司 | 一种raid编解码方法及编解码电路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7865809B1 (en) * | 2004-03-11 | 2011-01-04 | Super Talent Electronics, Inc. | Data error detection and correction in non-volatile memory devices |
| CN1881866A (zh) * | 2005-06-16 | 2006-12-20 | 联咏科技股份有限公司 | 数据传输错误监测与纠正的方法及其架构 |
| US8832524B2 (en) * | 2011-09-22 | 2014-09-09 | Violin Memory, Inc. | System and method for correcting errors in data using a compound code |
| CN102521067B (zh) * | 2011-12-01 | 2013-07-24 | 华中科技大学 | 优化部分条带写性能的raid-6编码和重构方法 |
| CN103593253A (zh) * | 2013-11-22 | 2014-02-19 | 华中科技大学 | 一种基于异或的垂直raid-6编码方法 |
| CN104809035B (zh) * | 2015-05-05 | 2017-07-28 | 中国科学技术大学 | 一种能快速单盘修复的存储系统构建方法 |
| CN104881372A (zh) * | 2015-05-31 | 2015-09-02 | 上海交通大学 | 一种提高raid-6可扩展性的数据迁移方法 |
-
2016
- 2016-12-30 CN CN201611265201.XA patent/CN106874140B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106874140A (zh) | 2017-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106874140B (zh) | 数据存储方法及装置 | |
| CN106816179B (zh) | 一种闪存纠错方法和装置 | |
| US8386889B1 (en) | Drive replacement techniques for RAID systems | |
| CN104115126A (zh) | 使用代数码的多阶段ecc编码 | |
| CN112486725B (zh) | 一种对压缩数据进行纠错编码的方法和装置 | |
| KR20140076494A (ko) | 고착 고장을 갖는 메모리 셀에 비트를 저장하기 위한 기법 | |
| CN112068778B (zh) | 用于保持从存储阵列中读取的数据的完整性的方法和设备 | |
| CN116501553B (zh) | 数据恢复方法、装置、系统、电子设备及存储介质 | |
| CN105808170A (zh) | 一种能够以最小磁盘读写修复单磁盘错误的raid6编码方法 | |
| CN109358980A (zh) | 一种对数据更新和单磁盘错误修复友好的raid6编码方法 | |
| CN113168882B (zh) | 一种编码方法、译码方法以及存储控制器 | |
| CN109785895B (zh) | 纠正NAND Flash中多比特错误的ECC装置和方法 | |
| US20170192858A1 (en) | Computing system with data protection mechanism with soft information and method of operation thereof | |
| CN112181707B (zh) | 分布式存储数据恢复调度方法、系统、设备及存储介质 | |
| CN107402860B (zh) | 用于执行内建式自我测试的独立磁盘冗余数组译码系统 | |
| CN105575439B (zh) | 一种存储单元失效纠错的方法及存储器 | |
| CN210110352U (zh) | 纠正NAND Flash中多比特错误的ECC装置 | |
| CN115269258A (zh) | 一种数据恢复的方法和系统 | |
| CN110431531B (zh) | 存储控制器、数据处理芯片及数据处理方法 | |
| CN112000509B (zh) | 一种基于向量指令的纠删码编码方法、系统及装置 | |
| US11204834B1 (en) | Implementation of keeping data integrity in multiple dimensions | |
| CN108170554B (zh) | 一种nand的数据编码方法和装置 | |
| KR20140006444A (ko) | 연접 비씨에이치 부호, 복호 및 다계층 복호 회로 및 방법, 이를 이용한 플래쉬 메모리 장치의 오류 정정 회로 및 플래쉬 메모리 장치 | |
| CN115329399B (zh) | 基于nand的垂直水平raid4数据保护管理方法及系统 | |
| CN113241110B (zh) | 多通道的nand flash差错控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190808 Address after: 518067 Dongjiaotou Workshop D24/F-02, Houhai Avenue, Shekou Street, Nanshan District, Shenzhen City, Guangdong Province Applicant after: Shenzhen Yi Lian Information System Co., Ltd. Address before: 100176 Beijing City, Daxing District branch of Beijing economic and Technological Development Zone, fourteen Street No. 99 building 33 building D No. 2226 Applicant before: Beijing legend core technology Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |