CN101571562A - 一种构建眼图和进行眼图模板测试的方法 - Google Patents

Abstract

本发明公开了一种构建眼图和进行眼图模板测试的方法，该方法包括：首先信号采集模块单次触发采集一长串连续的数据信号，不能有采集空白区。将采集到的信号存储在存储模块中，然后利用软件锁相环从存储的数据中恢复出一个时钟信号。根据恢复的时钟信号将存储的波形信号分割成长度固定的数据段，这些数据段逐个对齐并相互重叠在一起，从而形成眼图。最后将生成的眼图与模板进行比较，完成模板测试。

Description

一种构建眼图和进行眼图模板测试的方法

技术领域

本发明涉及测量仪器中一种构建眼图和进行眼图模板测试的方法，尤其涉及基于锁相环时钟恢复和单次长采集的眼图构建方法。

背景技术

眼图是指在测试仪器上将串行信号分成若干数据段，并将这些数据段重叠显示形成的像张开的人眼的一种图形。从眼图上可以观察出码间串扰和噪声的影响，从而估计系统优劣程度。另外也可以用此图形对接收滤波器的特性加以调整，以减小码间串扰和改善系统的传输性能。随着串行信号速率的不断增加，信号的定时信息越来越重要，这就要求测量仪器需要有眼图测量的功能。

但是现在的测量仪器如数字示波器很少包含生成眼图的功能，有些虽然包含眼图功能，但是或者要求输入周期信号或者要求一个外界提供的固定的时钟，而且采集到的信号不连续，中间有空白区，不能反映信号的所有细节。本发明可以克服现有测试仪器的上述缺点。对于多数电信信号的时间测量，从锁相环恢复的时钟是一个很有用的参考信号，很多电信和数据通信标准都把用锁相环恢复时钟当成是一项规范。这个恢复出的时钟对测试定时误差相对其他参考信号来说是最好的，锁相环可以用模拟器件也可以用软件或数字方法实现，用模拟锁相环恢复出的时钟可能包含模拟器件本身固有的抖动，且受外界环境变化影响较大，最重要的是这个时钟只能用于触发但不能用于后续的测试，因为不能被存储。而软件或数字方法恢复的时钟灵活性大，误差小，且可以存储，以便用于后续的测试处理。所以本发明采用软件(或全数字)锁相环恢复时钟。另外，本发明采用单次触发进行一次长采集，可以采集到连续的信号数据，中间没有间断，可以反映信号所有细节。

随着技术的进步，电信和数据通信工业为了使不同厂家生产的设备协同工作制订了一些标准，而关于物理层传输的信号的电气特性的定义是这些标准中重要的一部分。而模板测试是检测波形信号是否符合工业标准的有效方法。本发明提出的眼图模板测试功能可以帮助电气工程师快速检测所设计的设备是否符合工业标准，省去了工程师自己测量信号再与标准比较的复杂过程。

发明内容

技术问题：为了克服传统测量仪器在眼图测试方面的不足，本发明提供了一种构建眼图和进行眼图模板测试的方法，测试功能包含各种常见串行信号标准模板，且可以用户自定义模板，极大的方便了对串行信号误码情况的测试。

技术方案：本发明构建眼图和进行眼图模板测试的方法包括：

a.采集模块在单次触发下连续采集串行数据信号，要求存储深度达到特定要求；

b.将采集到的数字信号数据存储到大容量的存储器中；

c.利用锁相环的方法从存储的波形数据中恢复出一个时钟信号；

d.利用恢复的时钟信号，分割存储的波形信号为同定长度的数据段，将各数据段对齐叠加，形成眼图，并送显示模块显示；

e.判断是否需要模板测试，若不需要则结束；若需要，则把上述眼图与事先定义好的模板进行比较，所述模板可分为两类；如果采集信号中有任何落入模板规定的区域之外的数据段，就为违反规范情况；这样，数据信号就可以与一个事先定义好的标准比较，从而确定信号是否达到可以接收的质量；为了方便模板测试，需要标记各个数据段中的每个采样点。

所述的采集的串行数据信号，其长度能达到几百万个采样点，至少包含几千个周期的比特流，而且为了实现时钟恢复，采集到的串行数据信号需包含时钟信息。

步骤c用锁相环技术从上述存储的波形信号中恢复出时钟信号中，所述的锁相环是软件锁相环或者全数字锁相环；

对于软件锁相环：采用软件算法实现，从上述存储的波形信号中恢复出时钟信号，并将时钟信号存储，以供后续使用，其实现步骤包括：

步骤31：将采集到的串行数据信号送入鉴相器，得到相位误差信号，为了方便软件实现采用希尔伯特变换鉴相器；

步骤32：将上述得到的相位误差信号送入环路滤波器，该滤波器由软件实现；

步骤33：将步骤32的输出送入数控振荡器DCO(Digital Controlled Oscillator，简称DCO)，为了方便软件实现采用波形综合器实现DCO；

步骤34：将步骤33的输出分为两路，一路为恢复出的时钟信号，一路作为反馈信号输入到鉴相器中。

对于全数字锁相环：采用全数字算法在通用可编程逻辑器件中实现，从上述存储的波形信号中恢复出时钟信号，其实现步骤包括：

步骤35：将采集到的串行数据信号送入鉴相器，得到相位误差信号，鉴相器采用异或型鉴相器检测出输入信号流边沿；

步骤36：将上述得到的相位误差信号送入环路滤波器，滤波功能利用模K可编程加减计数器实现；

步骤37：将步骤36的输出送入数控振荡器DCO，数控振荡器DCO由频率稳定的系统生成时钟控制；

步骤38：对DCO输出的时钟信号进行预定分频，得到相位跟随输入信号流变化的时钟信号，并将该信号反馈到鉴相器输入端。

根据所述恢复出的时钟信号，将存储的波形数据分成小的数据段并叠加在一起，最终送显示装置显示；所述的数据段是通过将采集到的数据信号与恢复出的时钟信号的边沿对齐，然后根据边沿的位置将数据信号截断，从而得到对应于时钟信号的数据段。

所述的眼图模板分为两类，一类是标准模板，一般由某种标准组织定义其各项指标，用于测试各种标准的电信或数据通信信号；一类是用户自定义的模板，用户可以根据需要输入模板的位置形状信息从而由程序生成模板。

对所述的落入模板规定的区域之外的数据段，标记这些出错的数据段，累计出错的数据段的个数，并将已标记的出错的数据段根据用户需要显示。

所述的标记各个数据段中的每个采样点，就是为每一个上述的数据段设置一个标号n，对每个数据段中的样点，用三维坐标信息(x，y，z)标记，x表示第几个采样点，y表示相应的电压幅度，z用于统计每组(x，y)值出现的频率，同时显存被抽象为二维(x，y)平面，方便眼图和模板的显示；这样模板区域和构成眼图的数据点的位置信息，转换为二维坐标信息，眼图的显示通过使用颜色等级或亮度等级来表示上述频率信息。

有益效果：本发明提供了一种构建眼图和进行眼图模板测试的方法，采用锁相环恢复时钟，并利用该时钟构建眼图，这个恢复出的时钟对测试定时误差相对其他参考信号米说是最好的。构建的眼图相对于其它方法只包含必须考虑的抖动，减轻了工程师分析的负担。同时，本发明的模板测试功能包含各种常见串行信号标准模板，且可以用户自定义模板，极大的方便了对串行信号误码情况的测试。

附图说明

图1、本发明的总体结构框图，

图2、本发明的流程图，

图3a是软件锁相环原理框图，图3b是希尔伯特变换鉴相器的原理框图，

图4、全数字锁相环原理框图，

图5、眼图构建示意图，

图6、眼图模板示例图(ITU G.703国际标准)。

具体实施方式

本发明的具体实现包括以下几个模块：

采集存储模块

其功能是将经过前端模拟通道调理放大后的模拟信号转化为数字信号存储起来，为后续的处理做好准备。本发明需要高速的数模转换芯片，综合成本和性能要求采用ATMEL公司的AT84AD001B。高速ADC采样时钟的精确程度对ADC的动态特性影响很大。若时钟电路选择不当，系统的垂直分辨率会下降很多。时钟子系统拟采用锁相环电路米产生高精度时钟。前端ADC采集的信号速率很高，需要缓冲存储，其任务就是把前端A/D采集产生的高速数据流进行缓冲、降频以适合后续的存储和处理。前端的数据经过数据缓冲接收后送入数据存储模块。DDR2 SDRAM存储容量大、速度快、成本低，故而本系统中采用DDR2 SDRAM作为波形存储器。采集存储控制模块以及数据缓冲子模块采用FPGA实现，本发明采用采用Xilinx公司的Vertex4系列现场可编程门阵列(简称FPGA)。采集存储模块负责在单次触发模式下进行一次长采集，将采集到的连续的数据信号存储在DDR2 SDRAM中。

时钟恢复模块

本发明采用锁相环从存储的信号数据中恢复出时钟，要求上述存储的数据信号中包含时钟信息。锁相环可以采用软件或全数字算法实现。

对于软件锁相环设计，要求以下步骤，首先定义软件锁相环算法，然后选择合适的编译算法的语言以及合适的微控制器，最后要进行实时测试。

考虑成本和性能，采用三星公司的s3c2440 ARM芯片作为微控制器，该款微处理器有丰富的外设接口，工作频率Fclk最高可达到400Mhz。操作系统内核选用linux2.6内核。采用C语言和汇编语言结合实现软件锁相环算法。

锁相环主要包含三个部分，鉴相器，环路滤波器以及压控震荡器。为了方便软件实现，前述的三个模块分别采用希尔伯特变换鉴相器，一节环路滤波器以及波形综合器实现DCO。如图3a所示。

所谓的希尔伯特变换鉴相器(如图3b所示)的关键部件是希尔伯特变换器，这是一种特别的数字滤波器，它把输入正弦信号的相位平移90°，而信号频率不变，而且希尔伯特变换器的增益在任何频率下都为1。下面我们将看到，利用三角几何计算，可以得到希尔伯特变换鉴相器的相位误差信号θ_e。这类鉴相器使用DCO产生两个输入信号，一个是同向信号I＝cosω₀t，另一个是它的正交信号Q＝sinω₀t。如图3b所示u₁为输入信号，

为相移90°后的信号。利用三角运算： $\cos {\mathrm{\θ}}_e={\mathrm{Iu}}_1+Q{\hat{u}}_1,$ $\sin {\mathrm{\θ}}_e=I{\hat{u}}_1-Q{u}_1,$ 计算出相位误差θ_e的止弦和余弦值，相除得到tanθ_e，再通过数字算法得到反正切tan^-1，从而得到相位误差θ_e。从上面可以看出希尔伯特变换要进行各种数学运算，所以用软件实现这些运算非常必要。

环路滤波器采用一阶滤波器，这个实现比较方便，不再详述。

前述的采用波形综合器实现的DCO，可以非常理想地用软件实现，这种类型的DCO通过访问存储在存储器中的数据，产生正弦或余弦波。同时用查表法求解，而不是去直接计算包含有泰勒级数和切比雪夫多项式的正弦函数，三角几何的计算速度会得到很大提高。

对于全数字锁相环(ADPLL)设计，其步骤包括：

由于FPGA特有的可编程逻辑特性，利用Xilinx公司Virtex4系列FPGA内部提供的高精度DCM(Digital Control Manage)时钟管理模块，可以高速，快捷，准确的恢复出所需的时钟信号(模块本身可提供500MHz的稳定时钟输出)。具体全数字锁相环实现框图如图4所示。其主要由数字鉴相器DPD、数字环路滤波器DLF、数控振荡器DCO和分频器(可控变模N)4部分构成。数控振荡器的时钟分别2NFc，其中Fc为环路中心频率。

各模块功能说明如下：

数字鉴相器(DPD：Digital Phase Detector)，采用异或型鉴相器检测出输入信号流边沿。

数字环路滤波器(DLF：Digital Loop Filter)，其性能影响跟踪捕获速度与跟踪的稳定性。此模块输出的相位超前与相位滞后信号可以控制DCO的相位调整。具体滤波功能利用模K可编程加减计数器实现，可以有效地消除随机止态分布噪声。K值应选取合适的值，若选取较大，对于噪声抑制效果较好，但是跟踪速度较慢；若K值太小对噪声滤除的效果又会受到影响。

数控振荡器(DCO：Digital Controlled Oscillator)，负责相位调整，由频率稳定的系统生成时钟控制。

可编程分频器：对DCO输出的时钟信号进行预定分频，得到相位跟随输入信号流变化的时钟信号。

全数字锁相环(ADPLL)是一种相位反馈控制系统。它根据输入信号与本地恢复时钟Fout之间的相位误差(超前还是滞后)信号送入数字环路滤波器DL F中对相位误差信号进行平滑滤波，并生成控制DCO动作的相位超前滞后调整输出控制信号，DCO根据控制信号给出的指令，利用加减脉冲控制电路调节相位，通过连续不断的反馈调节，使其输出时钟Fout的相位跟踪输入信号流的相位。

眼图构建模块

得到恢复出的时钟后，可以根据这个时钟将存储的数据信号进行分段，每个分段的大小可以根据要求包含一个或多个码元。这些被分成小段的信号重叠在一起就可以形成一幅精确的眼图，如图5所示。这些小段都来自原始信号，位置和出现频率被标记，为后续处理提供了方便。上述眼图构建功能均采用软件实现，使用C语言编码，在s3c2440 ARM微控制器中运行。

模板测试模块

模板测试就是将由原始信号得到的眼图与一个事先构建好的模板进行比较。这个模板分为两类，一类是标准模板，如图6所示，一般由某种标准组织定义其各项指标，用于测试各种标准的电信或数据通信信号。一类是用户自定义的模板，用户可以根据需要输入模板的位置形状信息从而由程序生成模板。第一类模板根据标准事先构建好后存储在存储器中，需要使用时直接从存储器中调用。第二类模板用户可以自定义，软件实现时，通过人机交互接收用户提供的位置信息，在屏幕上显示出模板区域。软件还可以将生成的眼图存储起来，在后续处理中作为模板输出。得到模板以后就可以进行模板测试，前述用三维坐标信息(x，y，z)标记每个样点，通过对比坐标点在屏幕上的位置和模板区域，决定样点是否落入不符合模板要求的区域，如果落入即表示出错，标记出错的小段并累计出错的个数。由于原始信号已经被存储，所以可以根据小段的标号回显出错的小段供用户进一步分析，还可以显示出总的出错的个数，得到误码率。上述模板测试功能均采用软件实现，使用C语言编码，在s3c2440ARM微控制器中运行。

其他模块

除上述主要模块外，还有人机交互及显示模块。人机交互采用键盘接收用户信息，利用单片机记录按键并发送给ARM微处理器进行处理。显示模块硬件为一块液晶屏，软件采用基于嵌入式linux的MiniGUI图形用户界面。MiniGUI具有良好的图形界面效果，具有完备的资源文件，同时它也是一个轻量级的图形用户界面，适合嵌入式产品的开发。软件还可以采用基于嵌入式linux的QT图形用户界面。

本发明的构建眼图和进行眼图模板测试的方法具体步骤如下：

1)采集模块在单次触发下连续采集串行数据信号，要求存储深度达到特定要求。采集的信号长度可能达到几百万个采样点，至少包含几千个周期的比特流。

2)将采集到的数字信号数据存储到大容量的存储器中。

3)从存储的波形数据中用锁相环的方法恢复出一个时钟信号。(采集的数据信号需包含时钟信息，一般需要测试的电信信号均满足要求)

4)根据上述得到的时钟信号，将存储的波形信号分割成长度固定的数据段，这些数据段逐个对齐并相互重叠在一起，从而形成眼图，并送显示模块显示。

5)把上述眼图与事先定义好的模板进行比较。如果采集信号中有任何一部分落入不符合模板要求的区域，就是一次违反规范的情况。这样，数据信号就可以与一个事先定义好的标准比较，从而确定信号是否达到可以接收的质量。

该方法实现了在单次触发下进行一次长采集，采集的时间固定，对输入的数据流实现连续的采集，中间无空白区。而且采集的数据量很大，可以达到几百万个数据点，至少包含几千个周期的比特流。对于现有技术，一般不能连续采集存储这样长且的数据流，因此也不可能在进行眼图分析时显示完整的信号信息。

为了进一步处理上述采集存储的数据，构建眼图和进行眼图模板测试，我们需要得到一个时钟信号，这个时钟需要与前述的数据流同步。在本发明中采用锁相环技术从数据中恢复出这个时钟，且采用软件或全数字算法实现该锁相环。在微控制器和数字信号处理时代，用软件或全数字算法实现锁相环系统是很自然的想法。这样不但可以用微秒量级的计算代替电子元件而且可以克服模拟锁相环本身同有的抖动，且受外界环境变化影响较大的缺点。软件或全数字锁相环的参数调节灵活，恢复出的时钟信号可以方便的存储起来，为后续的分析处理提供方便。

得到上述时钟信号后，可以根据这个时钟将存储的数据信号进行分段，每个分段的大小可以根据要求包含一个或多个码元。这些被分成小段的信号重叠在一起就可以形成一幅精确的眼图。从存储的信号数据中得到的这些小段，包含连续信号的每一个比特，允许用户进行各种精确的模板测试。为了方便眼图的构建和模板测试，把显存抽象为二维(x，y)平面，对于每个小段中的采样点，用三维坐标信息(x，y，z)标记，x表示第几个采样点，y表示相应的电压幅度，z用于统计每组(x，y)值出现的频率。相应的每一个小段都与一个编号n对应，编号按照顺序进行。这样我们就相当于给存储的每个样点一个标识号，这样可以方便后续处理。

得到眼图后可以进一步进行模板分析，其实就是比较每个小段的信号是否落入不符合模板要求的区域，如果出现一段错误的信号，记下段号并且累计出错的段数，以方便最后输出用户感兴趣的结果，例如回显出错的段或给出误码率。这对于测试通信信号是相当方便的，可以不用每次都测试琐碎的电气标准参数，为广大工程师节省了宝贵的时间。本发明所述的眼图模板分为两类，一类是标准模板，一般由某种标准组织(如IEEE，FCC等)定义其各项指标，用于测试各种标准的电信或数据通信信号。一类是用户自定义的模板，用户可以根据需要输入模板的位置形状信息从而由程序生成模板。

本发明包括上述步骤和特征，以及各个步骤间的相互联系。本发明所述的装置包括：采集模块，存储模块，软件锁相环模块(或全数字锁相环模块)，眼图构建模块，模板测试模块，显示模块，人机交互模块等。软件锁相环模块，眼图构建模块，模板测试模块可以采用DSP，ARM或通用CPU实现。全数字锁相环模块可以采用现场可编程逻辑器件(FPGA)实现。

Claims (7)

1.一种构建眼图和进行眼图模板测试的方法，其步骤包括：

a.采集模块在单次触发下连续采集串行数据信号，要求存储深度达到特定要求；

b.将采集到的数字信号数据存储到大容量的存储器中；

c.利用锁相环的方法从存储的波形数据中恢复出一个时钟信号；

d.利用恢复的时钟信号，分割存储的波形信号为固定长度的数据段，将各数据段对齐叠加，形成眼图，并送显示模块显示；

e.判断是否需要模板测试，若不需要则结束；若需要，则把上述眼图与事先定义好的模板进行比较，所述模板可分为两类；如果采集信号中有任何落入模板规定的区域之外的数据段，就为违反规范情况；这样，数据信号就可以与一个事先定义好的标准比较，从而确定信号是否达到可以接收的质量；为了方便模板测试，需要标记各个数据段中的每个采样点。

2.如权利要求1所述的构建眼图和进行眼图模板测试的方法，其特征在于所述的采集的串行数据信号，其长度能达到几百万个采样点，至少包含几千个周期的比特流，而且为了实现时钟恢复，采集到的串行数据信号需包含时钟信息。

3.如权利要求1所述的构建眼图和进行眼图模板测试的方法，其特征在于步骤c用锁相环技术从上述存储的波形信号中恢复出时钟信号中，所述的锁相环是软件锁相环或者全数字锁相环；

对于软件锁相环：采用软件算法实现，从上述存储的波形信号中恢复出时钟信号，并将时钟信号存储，以供后续使用，其实现步骤包括：

步骤31：将采集到的串行数据信号送入鉴相器，得到相位误差信号，为了方便软件实现采用希尔伯特变换鉴相器；

步骤32：将上述得到的相位误差信号送入环路滤波器，该滤波器由软件实现；

步骤33：将步骤32的输出送入数控振荡器DCO，为了方便软件实现采用波形综合器实现DCO；

步骤34：将步骤33的输出分为两路，一路为恢复出的时钟信号，一路作为反馈信号输入到鉴相器中。

对于全数字锁相环：采用全数字算法在通用可编程逻辑器件中实现，从上述存储的波形信号中恢复出时钟信号，其实现步骤包括：

步骤35：将采集到的串行数据信号送入鉴相器，得到相位误差信号，鉴相器采用异或型鉴相器检测出输入信号流边沿；

步骤36：将上述得到的相位误差信号送入环路滤波器，滤波功能利用模K可编程加减计数器实现；

步骤37：将步骤36的输出送入数控振荡器DCO，数控振荡器DCO由频率稳定的系统生成时钟控制；

步骤38：对DCO输出的时钟信号进行预定分频，得到相位跟随输入信号流变化的时钟信号，并将该信号反馈到鉴相器输入端。

4.如权利要求1所述的构建眼图和进行眼图模板测试的方法，其特征在于根据所述恢复出的时钟信号，将存储的波形数据分成小的数据段并叠加在一起，最终送显示装置显示；所述的数据段是通过将采集到的数据信号与恢复出的时钟信号的边沿对齐，然后根据边沿的位置将数据信号截断，从而得到对应于时钟信号的数据段。

5.如权利要求1所述的构建眼图和进行眼图模板测试的方法，其特征在于所述的眼图模板分为两类，一类是标准模板，一般由某种标准组织定义其各项指标，用于测试各种标准的电信或数据通信信号；一类是用户自定义的模板，用户可以根据需要输入模板的位置形状信息从而由程序生成模板。

6.如权利要求1所述的构建眼图和进行眼图模板测试的方法，其特征在于对所述的落入模板规定的区域之外的数据段，标记这些出错的数据段，累计出错的数据段的个数，并将已标记的出错的数据段根据用户需要显示。

7.如权利要求1所述的构建眼图和进行眼图模板测试的方法，其特征在于所述的标记各个数据段中的每个采样点，就是为每一个上述的数据段设置一个标号n，对每个数据段中的样点，用三维坐标信息(x，y，z)标记，x表示第几个采样点，y表示相应的电压幅度，z用于统计每组(x，y)值出现的频率，同时显存被抽象为二维(x，y)平面，方便眼图利模板的显示；这样模板区域和构成眼图的数据点的位置信息，转换为二维坐标信息，眼图的显示通过使用颜色等级或亮度等级来表示上述频率信息。

Images