CN101567343A - 覆晶封装用散热板结构及其制造方法 - Google Patents

覆晶封装用散热板结构及其制造方法 Download PDF

Info

Publication number
CN101567343A
CN101567343A CNA2008100950210A CN200810095021A CN101567343A CN 101567343 A CN101567343 A CN 101567343A CN A2008100950210 A CNA2008100950210 A CN A2008100950210A CN 200810095021 A CN200810095021 A CN 200810095021A CN 101567343 A CN101567343 A CN 101567343A
Authority
CN
China
Prior art keywords
frame
base
cooling plate
flip
hollow part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008100950210A
Other languages
English (en)
Inventor
张朝江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CNA2008100950210A priority Critical patent/CN101567343A/zh
Publication of CN101567343A publication Critical patent/CN101567343A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种覆晶封装用散热板结构及其制造方法，主要是利用两独立模具以冲压方式分别预先成型出一边框与一底座，再将该底座以镶嵌紧配方式结合固定于该边框的透空部位底端处，即可形成具有容置槽的散热板结构，如此制法与结构，可使散热板具有高平整性的容置槽表面，而可提高其与半导体芯片间的导电性，以及散热效能，更具有制作成本低、产能大、生产效能高等诸多优点。

Description

覆晶封装用散热板结构及其制造方法
技术领域
本发明与一种覆晶封装结构与制程有关，更详而言之，特别是指一种覆晶封装用散热板结构及其制造方法。
背景技术
覆晶(Flip Chip)封装是一种将半导体芯片与基板相互连接的先进封装技术，在封装的过程中，半导体芯片会被翻覆过来直接与基板的金属导线电性连接。透过上述覆晶制程，可取代传统焊线接合(wire Bond)封装制程或卷带式自动接合(TApe AutomAtted Bonding，TAB)封装制程，在上述覆晶封装制程中，主要是藉由基板提供电性连接功能，以及满足芯片工作时的散热需求，而覆晶封装除具有减少界面接合的路径，达到良好电性特性的优点外，更可供设计者善用整体芯片面积，提供多输入/输出脚位的目的。
有关前述覆晶封装技术实施，请参阅图1A、2A所示，为中国台湾公告编号554500发明专利案，其主要揭露有一种覆晶封装结构与制程方法，该覆晶封装结构包括有一半导体芯片51、一散热板52、一介电层53及一金属连接层54；其中，该散热板52具有一容置槽521，该容置槽521上形成有可供半导体芯片51固定的表面522，而为提供与半导体芯片51良好的电性接触，以及减少界面接合，该容置槽521的表面522需平整，且两侧最好有边墙(side wall)523，以强化封装结构，同时，该散热板52有两种形态，第一种形态(请参阅图1B、图2B)在于容置槽521的表面522为全平面，第二种形态在于容置槽521表面522凹设有一第二平面524，使该散热板52可藉由全平面的表面522或凹设的第二平面24涂布银胶(silver epoxy)的方式，以黏着固定半导体芯片51。
需特别说明的是，上述发明专利案无论是第一种或第二种形态的散热板52，其容置槽521或第二平面24，均是利用一整块的金属基材，以冲压技术在该基材上直接冲压所形成，其缺点在于冲压过程中，该基材原位于容置槽位置的原料会受到冲床的重力冲压产生变形，而向外推挤，由于该冲压模具的成型模穴大小大致与基材外形相符，因此，该成型模穴并没有多余的空间，可供容纳被往外推挤的基材原料，以致于产生溢料现象，甚至造成冲压深度无法达到要求，故容置槽521表面的尺寸深度常难以符合标准，表面也不够平整，而需另以精密切削研磨进行第二次表面精整加工，不仅增加制作成本，第二次表面加工的精度与质量的稳定性，也会影响覆晶封装的导电性与散热性，而成为质量良窳的不确定因素。
发明内容
本发明的主要目的在于提供一种覆晶封装用散热板结构及其制造方法，使散热板具有高平整性的容置槽表面，以提高其与半导体芯片间的导电性，以及散热效能，同时，也可达成较低制作成本、较大产能、较高生产效能等诸多功效。
为达上述目的，本发明提供一种覆晶封装用散热板结构及其制造方法，主要是利用两独立模具以冲压方式分别预先成型出一边框与一底座，再将该底座以镶嵌紧配方式结合固定于该边框的透空部位底端处，以形成具有容置槽的散热板结构。
本发明所提供的散热板结构及其制造方法，由于边框与底座的组合构造，在个别冲压成型过程中，不会产生习知的溢料情形，故可精确地控制尺寸与精度，而可制造出具有高平整性容置槽表面的散热板，使散热板与半导体芯片间的导电性与散热板的散热效能，可获得大幅提升；另外，其边框与底座只需以简单的二独立冲压模具搭配小型冲床，即可轻易完成，且毋需习知二次表面精整加工，故设备成本低，可降低生产制作成本；又冲床形态不易受到限制，加上冲压模具开模快，制程也快，故也可提升产能与效率。
附图说明
图1A为习知覆晶封装用散热板的立体外观图。
图1B为习知覆晶封装结构的实施例图。
图2A为习知另一覆晶封装用散热板的立体外观图。
图2B为习知另一覆晶封装结构的实施例图。
图3为本发明第一实施例的覆晶封装用散热板立体分解图。
图4为本发明第一实施例的覆晶封装用散热板外观组合图。
图5A为本发明第一实施例的覆晶封装用散热板侧视剖面图。
图5B为本发明第二实施例的覆晶封装用散热板侧视剖面图。
图5C为本发明第三实施例的覆晶封装用散热板侧视剖面图。
图6为本发明覆晶封装用散热板的制程方块图。
图7为本发明覆晶封装用散热板的电镀程序方块图。
主要组件符号说明
一、习知
51半导体芯片     52散热板
521容置槽        522表面
523边墙          524第二平面
53介电层         54金属连接层
二、本发明
10边框
11边墙             12透空部位
121上方透空部位    122下方透空部位
20底座
21结合部位         22顶面
23容置槽
A模具备置步骤      B模具冲压步骤
C镶嵌结合步骤      d电镀程序
e成品
具体实施方式
首先，请参阅图3至图4，为本发明一种覆晶封装用散热板结构的第一实施例，主要包括有一边框10、一底座20、一高导电性填缝材料(图中未示)及一电镀层(图中未示)；请再参阅图5A，其中：
该边框10，具有周围边墙11，以及界定在周围边墙11内的透空部位12；
该底座20，呈平板状，使其周壁形成有与该边框10透空部位12相吻合的结合部位21，可与该透空部位12底端相互镶嵌紧配固定，且，该底座20顶面22可供半导体芯片(图中未示)结合固定，并可与该边框10的周围边墙11界定出一容置槽23；
该高导电性填缝材料，是高压方式填注于该边框10与底座20的缝隙中；
该电镀层，是以电镀方式形成于该边框10与底座20的表面上，本实施例的电镀层可为镀镍层，可使该边框10与底座20上形成有整平性的镀镍表面。
请参阅图5B，本发明覆晶封装用散热板结构的第二实施例，大致与第一实施例相同，其差别仅在于该底座20设呈凸字状，使顶端的凸状部位周壁可形成该结合部位21，同样可与该边框10的透空部位12底端相互镶嵌紧配固定。
请参阅图5C，本发明覆晶封装用散热板结构的第三实施例，大致也与第一实施例相同，其差别仅在于该底座20呈T字状，使顶端周壁与底端凸状部位的周壁可分别形成该结合部位21，另其搭配的边框10透空部位具有一较大的上方透空部位121，以及一较小的下方透空部位122，可分别供该底座20顶端与底端的结合部位21相互镶嵌紧配。
请参阅图6、7，本发明上述覆晶封装用散热板结构的制程，主要包括有一模具备置步骤、一模具冲压步骤、一镶嵌结合步骤及一电镀程序；以下分别针对该等方法步骤加以说明：
A、模具备置步骤
是预先准备配置有二独立模具。
B、模具冲压步骤
可利用上述一独立模具，在一金属块素材上冲压出一边框10，使该边框10具有周围边墙11，以及位于周围边墙11内的透空部位12，如图3至图5所示，并利用上述另一独立模具，在一大片金属板材上冲压出多数个底座20，使各底座20均具有一顶面22，以及一可与该边框10透空部位12相吻合的结合部位21；其中，本实施例的边框10与底座20两者可选用相同或不同的材质，如铜、铝等金属材料。
C、镶嵌结合步骤
是将该底座20的结合部位21以紧配方式镶嵌固定于该边框10的透空部位12底端处，使其顶面22与该边框10的周围边墙11间形成有一容置槽23。
D、电镀程序
大致与习知电镀程序雷同，其差异在于多了一填缝步骤；更详而言之，该电镀程序包括有下列步骤：
一脱脂步骤；是采用脱脂剂进行脱脂，且在45～65℃的作业环境下进行5～10分钟。
一水洗步骤；以水进行清洗。
一酸洗步骤；采用酸洗液进行酸洗，且在20～30℃的作业环境下进行2～5分钟。
一水洗步骤；进行第二次水洗。
一烘干步骤。
一填缝步骤；主要是在该边框与底座的缝隙中，填注高导电性的填缝材料，本实施例的高导电性填缝材料，可采用银胶(silver epoxy)等导电胶。
一烘干步骤；主要用以将高导电性的填缝材料烘干硬化，可在100～135℃的作业环境下进行20～40分钟。
一酸洗步骤；进行第二次酸洗。
一水洗步骤；进行第三次水洗。
一电镀步骤；本实施例为一高整平性的镀镍步骤，所采用的是低光泽高整平性的添加剂。
一水洗步骤；进行第四次水洗。
一烘干步骤；在50～70℃的作业环境下进行15～25分钟。
E、成品；在上述电镀程序后，即可获得覆晶封装用散热板结构的成品。
由以上说明，可将本发明覆晶封装用散热板结构及其制造方法的特点与可达成功效整理如下：
一、本发明利用冲压成型的边框10与底座20所组成的散热板结构及其制程，由于冲压过程中不会产生溢料的情形，故其尺寸与精度容易控制，特别是容置槽23表面(顶面22)的尺寸深度与平整性，加上电镀程序中的填缝步骤与电镀步骤，可增加散热板的导电性与平整性，因此，可藉以大幅提供散热板与半导体芯片间的导电性与散热效能。
二、本发明的边框10与底座20，只需简单的二独立冲压模具搭配小型冲床，即可轻易完成，且毋需习知制程后续第二次的表面精整加工，故设备成本较低。
三、本发明可采用简单的小型冲床，故冲床形态较不会受到限制，加上冲压模具的开模快，制程快，生产效能高，也可大幅降低生产成本，故符合经济生产效益。
综上所述，本发明在同类产品中实有其极佳的进步实用性，同时遍查国内外关于此类结构的技术数据、文献中也未发现有相同的构造存在在先，所以，本发明实已具备发明专利要件，爰依法提出申请。
但，以上所述，仅是本发明的数较佳可行实施例而已，故举凡应用本发明说明书及申请专利范围所为的等效结构变化，理应包含在本发明的专利范围内。

Claims (12)

1、一种覆晶封装用散热板结构，包括：
一边框，具有周围边墙，以及界定在周围边墙内的透空部位；
一底座，镶嵌结合于该边框的透空部位底端处，其顶面可供半导体芯片结合固定，并可与该边框的周围边墙界定出一容置槽。
2、如权利要求1所述的覆晶封装用散热板结构，其特征在于：该边框与底座间填注有高导电性填缝材料。
3、如权利要求2所述的覆晶封装用散热板结构，其特征在于：该高导电性填缝材料可为银胶(silver epoxy)。
4、如权利要求1所述的覆晶封装用散热板结构，其特征在于：该边框与底座上形成有一电镀表面。
5、如权利要求1所述的覆晶封装用散热板结构，其特征在于：该电镀表面可为整平性镀镍表面。
6、如权利要求1所述的覆晶封装用散热板结构，其特征在于：该底座为平板状，可藉由周壁与该边框的透空部位相互镶嵌结合。
7、如权利要求1所述的覆晶封装用散热板结构，其特征在于：该底座呈凸字状，可藉由顶端凸状部位的周壁与该边框的透空部位相互镶嵌结合。
8、如权利要求1所述的覆晶封装用散热板结构，其特征在于：该边框具有一较大的上方透空部位与一较小的下方透空部位，该底座呈T字状，可藉由顶端周壁与底端凸状部位的周壁，分别与该边框的上方透空部位及下方透空部位相互镶嵌结合。
9、一种覆晶封装用散热板的制造方法，包括：
A、模具冲压步骤；是以模具冲压出一边框及一底座；该边框具有周围边墙，以及位于周围边墙内的透空部位；该底座具有顶面，以及与该边框透空部位相吻合的结合部位；
B、镶嵌结合步骤；是将该底座的结合部位以紧配方式镶嵌固定于该边框的透空部位底端处，使其顶面与该边框的周围边墙间形成有一容置槽；
C、电镀程序；包含有一在该边框与底座的缝隙中填注高导电性填缝材料的先前步骤；以及在该边框与底座表面上施以电镀的后续步骤；在该电镀程序完成后，即可获得覆晶封装用散热板结构的成品。
10、如权利要求9所述的覆晶封装用散热板的制造方法，其特征在于：该边框与底座两者可选用相同或不同的材质。
11、如权利要求9所述的覆晶封装用散热板的制造方法，其特征在于：更包括有模具备置步骤；可分别备置二独立模具，以分别冲压该边框与底座。
12、如权利要求9所述的覆晶封装用散热板的制造方法，其特征在于：该电镀步骤为一镀镍步骤。
CNA2008100950210A 2008-04-23 2008-04-23 覆晶封装用散热板结构及其制造方法 Pending CN101567343A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2008100950210A CN101567343A (zh) 2008-04-23 2008-04-23 覆晶封装用散热板结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2008100950210A CN101567343A (zh) 2008-04-23 2008-04-23 覆晶封装用散热板结构及其制造方法

Publications (1)

Publication Number Publication Date
CN101567343A true CN101567343A (zh) 2009-10-28

Family

ID=41283439

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008100950210A Pending CN101567343A (zh) 2008-04-23 2008-04-23 覆晶封装用散热板结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101567343A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150287693A1 (en) * 2013-07-02 2015-10-08 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
CN110690122A (zh) * 2019-10-12 2020-01-14 合肥圣达电子科技实业有限公司 一种用于封装电子元器件的金属外壳的加工方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150287693A1 (en) * 2013-07-02 2015-10-08 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
US9425162B2 (en) * 2013-07-02 2016-08-23 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
US9847314B2 (en) 2013-07-02 2017-12-19 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
CN110690122A (zh) * 2019-10-12 2020-01-14 合肥圣达电子科技实业有限公司 一种用于封装电子元器件的金属外壳的加工方法
CN110690122B (zh) * 2019-10-12 2021-01-29 合肥圣达电子科技实业有限公司 一种用于封装电子元器件的金属外壳的加工方法

Similar Documents

Publication Publication Date Title
CN100573862C (zh) 一种新型封装结构的半导体器件
CN108352355A (zh) 具有预模制双引线框的半导体系统
CN100468665C (zh) 影像感测晶片封装制程
CN107244034A (zh) 一种中框制造方法及中框结构
CN107667427A (zh) 用于将器件嵌入面朝上的工件中的系统、装置和方法
CN103400819A (zh) 一种引线框架及其制备方法和应用其的封装结构
CN106847800A (zh) Qfn表面贴装式rgb‑led封装模组及其制造方法
CN206757681U (zh) 双界面智能卡
CN207845151U (zh) 包含压力传感器电路的封装体和压力传感器封装体
CN108231743A (zh) 晶圆级金属屏蔽封装结构及其制造方法
CN109671696A (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN106876543A (zh) 一种qfn表面贴装rgb‑led封装体及其制造方法
CN106991466A (zh) 双界面智能卡及其制造方法
CN101567343A (zh) 覆晶封装用散热板结构及其制造方法
CN209418492U (zh) 一种多排单基岛带锁胶孔的引线框架及其sot33-5l封装件
CN204834692U (zh) Led支架
CN210743964U (zh) 基于光伏模块的封装框架
CN206340568U (zh) 一种qfn表面贴装rgb‑led封装体
CN101635291B (zh) 一种微型封装引线框架的工艺方法
CN202522987U (zh) 薄型散热模组及其散热底板
CN204375733U (zh) 一种双引线框架
CN103545415A (zh) 发光二极管的制造方法
CN108242434A (zh) 基板结构及其制造方法
CN203134786U (zh) 半导体封装用导线架条及其模具
CN104979300A (zh) 芯片封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091028