CN101556955B - 测量高密度沟槽mosfet阵列的体区夹紧电阻的结构 - Google Patents
测量高密度沟槽mosfet阵列的体区夹紧电阻的结构 Download PDFInfo
- Publication number
- CN101556955B CN101556955B CN2009101332037A CN200910133203A CN101556955B CN 101556955 B CN101556955 B CN 101556955B CN 2009101332037 A CN2009101332037 A CN 2009101332037A CN 200910133203 A CN200910133203 A CN 200910133203A CN 101556955 B CN101556955 B CN 101556955B
- Authority
- CN
- China
- Prior art keywords
- tagma
- contact electrode
- cylinder
- source class
- high density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005259 measurement Methods 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 3
- 238000003491 array Methods 0.000 claims 1
- 210000000746 body region Anatomy 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明提供一种测量晶片上沟槽MOSFET阵列的体区夹紧电阻的结构。该沟槽MOSFET阵列具有第一传导型的共漏层，且二维-沟槽MOSFET阵列位于该共漏层的顶部。该二维-沟槽MOSFET阵列具有源级-体区圆柱和栅极沟槽圆柱相互交错设置形成的阵列。每一源级-体区圆柱都有一第二传导型的底部体区，该底部体区上具有向上延伸的指状引脚结构。每一源级-体区圆柱还有第一传导型的顶部源级区域，从而桥接指状引脚结构。本发明的结构包含：a)一个源级-体区圆柱，底部体区上的每一指状引脚结构都具有成形的顶部触点电极；b)分别位于所述源级-体区圆柱的两侧的包含成形的共栅极触点电极的两个绝缘栅极沟槽圆柱。将上述结构连接到外部电压/电流测量器件，测得电阻RP。
Description
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种用来检测半导体器件晶片的制造质量的器件结构和相应的测量技术。
背景技术
MOSFET(金属氧化物半导体场效应晶体管)器件有许多工业上的应用，例如，功率放大器、功率转换器、低噪音放大器等更多应用。不管有多少应用，一个最重要的基本器件性能参数就是体区夹紧电阻，写为RP，该参数将晶片制程中若干影响到MOSFET器件最终性能的质量参数-诸如初始晶片质量、掺杂浓度、掺杂级和器件几何尺寸等-提炼为一个单独的可测量的量，该量被控制在一个预先设定的公差范围之内，从而使制程获得的晶片可被接受。如图1所示，一个典型的晶片10包含大量的器件生产位13a和少量的RP测量位13b，它们同时设置在同一半导体晶片10上。当器件生产位13a处的大量MOSFET器件要被隔离并进一步被封装成产品时，RP测量位13b处的体区夹紧电阻就可被监测，用于加工过的半导体晶片10的质量控制。
图2A是现有技术中RP测量结构的透视图，图2B是图2A中沿着A-A方向的横截面示意图。对于N沟道MOSFET器件来说，大量利用第一传导型进行掺杂的区域是N型，标号为“掺杂1”，而利用第二传导型进行掺杂的区域是P型，标号为“掺杂2”，对于P沟道MOSFET器件来说，则反之。标号为RP的掺杂2的体区沟道仅仅从掺杂1区域的顶部到底部之间发生夹紧。对于本领域内的技术人员来说，标号“Iin”和“Iout”表示流过掺杂2的体区沟道两端的电流，而标号“V1”和“V2”则代表对施加在掺杂2的体区沟道上的电场测量出的电压值，电压和电流结合就得到了RP的体区夹紧电阻700a。
由于MOSFET器件的空间集成密度已经相当的高，相邻器件之间的寄生效应就变得尤为明显，并影响到了现有技术中RP测量结构700表征器件实际性能的能力，因此，需要改进现有技术中的RP测量结构700以使其适用于高密度的MOSFET器件。
发明内容
本发明公开了一种用于测量位于同一半导体晶片上的高密度沟槽MOSFET阵列的体区夹紧电阻RP的结构，所述晶片的衬底是第一传导型。该高密度沟槽MOSFET阵列具有一个设置在晶片衬底顶部的第一传导型的共漏基层和设置在所述共漏基层顶部的二维(2D)沟槽MOSFET阵列。所述的2D沟槽MOSFET阵列具有源级-体区圆柱和绝缘栅极沟槽圆柱相互交错设置所形成的圆柱阵列。每一个源级-体区圆柱具有第二传导型的底部体区，该底部体区具有向上延伸的若干第一指状引脚结构，相应地，每一个源级-体区圆柱也具有第一传导型的第二顶部源级区域来桥接所述的指状引脚结构。所述的测量结构包含：
a)一个源级-体区圆柱，其位于共漏基层的顶部，其中，每一个底部体区上的选定的若干指状引脚结构的顶表面上都进一步包含了一成形的触点电极，从而生成了数量对应的若干触点电极。
b)两个绝缘栅极沟槽圆柱，均位于共漏基层的顶部，其分别位于所述源级-体区圆柱的两侧，该两个绝缘栅极沟槽圆柱都进一步包含一成形的共栅极触点电极。
利用相应数目的外部偏置电源和电压/电流测量装置在触点电极和共栅触点电极之间形成电连接，在模仿高密度沟槽MOSFET阵列的相邻沟槽MOSFET器件之间的寄生效应的情况下，测量得到贯穿底部体区的体区夹紧电阻RP。
所述的两个绝缘栅极沟槽圆柱进一步包含填充在沟槽内的导电栅极材料和一环绕的绝缘栅极介电层，从而将所述的栅极材料与源级-体区圆柱和共漏基层隔离开来，所述的栅极材料由多晶硅构成，而栅极介电层由硅氧化物构成。
在一个特殊实施例中，所述的底部体区包含两个选定的指状引脚结构，以及相应地：
1)共栅触点电极，其连接到外部偏置电源。
2)相应的两个触点电极，连接到外部2端口电阻测量器件，用来测量贯穿底部体区的体区夹紧电阻。
在另一个特殊实施例中，所述底部体区包含四个选定的指状引脚结构，以及相应地：
1)共栅触点电极，其连接到外部偏置电源。
2)相应的四个触点电极，连接到外部4端口电阻测量器件，用来测量贯穿底部体区的体区夹紧电阻。
在另一个实施例中，所述的共漏基层是一个外延层。
在一个特殊实施例中，第一导电型是P型，而第二导电型是N型，反之，第一导电型可为N型，第二导电型为P型。
对于本领域内的技术人员来说，通过阅读对本发明的其他描述，可以更清楚地了解到本发明的各个方面和具体实施例。
为了更全面地描述本发明的各个实施例，参考附图进行说明，但是附图并不用于限制本发明的范围。
附图说明
图1是一个典型的晶片的结构示意图；
图2A是现有技术中RP测量结构的透视图；
图2B是图2A中沿着A-A方向的横截面示意图；
图3A是位于半导体晶片上的高密度沟槽MOSFET阵列的透视图；
图3B是与图3A中相同的高密度沟槽MOSFET阵列，其一角被部分切除，从而更清楚地显示其源级-体区圆柱；
图4A-1显示了本发明的RP测量结构，其与高密度沟槽MOSFET阵列一同位于半导体晶片上；
图4A-2显示了与图4A-1同样的RP测量结构，其前部和背部被部分移除，从而更清楚地显示其源级-体区源级；
图4B显示了本发明提供的RP测量结构沿着其源级-体区圆柱和四个RP测量触点电极方向的横截面示意图；
图4C显示了本发明提供的RP测量结构沿着其源级-体区圆柱和两个RP测量触点电极方向的横截面示意图。
具体实施方式
以下根据附图进行的描述仅仅是本发明的一个或多个较佳实施例，也描述了一些可选的技术特征和/或实施例。对附图的描述仅为说明目的，并不构成对本发明的限制。因此，本领域内的技术人员可以很容易地意识到对本发明的变换、修改和替换，而这些变换、修改和替换都应认为是包含在本发明的范围之内的。
图3A是高密度二维MOSFET阵列16的透视图，其位于第一传导型的半导体晶片衬底12的顶面。图3B是同样的二维MOSFET阵列16，其一角被部分切除，更清晰地显示第三源级-体区圆柱301。所述的二维MOSFET阵列16具有一设置在晶片衬底12顶面的第一导电型底部共漏基层14。在一个实施例中，所述的共漏基层14由外延层构成。所述的二维MOSFET阵列16还具有一个源级-体区圆柱(第一源级-体区圆柱101、第二源级-体区圆柱201、第三源级-体区圆柱301)和绝缘栅极沟槽圆柱(第一绝缘栅极沟槽圆柱102、第二绝缘栅极沟槽圆柱202、第三绝缘栅极沟槽圆柱302、第四绝缘栅极沟槽圆柱402)相互交错设置所形成的圆柱阵列。每一个源级-体区圆柱都具有一个第二传导型的底部体区，其上具有向上延伸的若干第一指状引脚结构，相应地，每一个源级-体区圆柱也都具有第一传导型的第二顶部源级区域来桥接所述的指状引脚结构。例如，第三源级-体区圆柱301具有一个第二传导型的底部体区310，其上具有向上延伸的第一指状引脚结构310a和310b。相应地，第三源级-体区圆柱301也具有第一传导型的第二顶部源级区域320a、320b和320c来桥接所述的引脚结构310a和310b。而第一源级-体区圆柱101的底部体区110的指状引脚结构在图中是不可见的，这些指状引脚结构是与第一传导型的顶部源级区域120a、120b和120c进行桥接的。同样的，第二源级-体区圆柱201的底部体区210的指状引脚结构在图中也是不可见的，这些指状引脚结构是与第一传导型的顶部源级区域220a、220b和220c进行桥接的。
每一个绝缘栅极沟槽圆柱都具有导电栅极材料和一环绕的绝缘栅极介电层，从而将所述的栅极材料与源级-体区圆柱和共漏基层14隔离开来。例如，第一绝缘栅极沟槽圆柱102具有导电栅极材料102a和一环绕的绝缘栅极介电层102b，从而将所述的栅极材料102a与第一源级-体区圆柱101和共漏基层14隔离开来。又例如，第二绝缘栅极沟槽圆柱202具有导电栅极材料202a和一环绕的绝缘栅极介电层202b，从而将所述的栅极材料202a与第一源级-体区圆柱101、第二源级-体区圆柱201和共漏基层14隔离开来。再例如，第四绝缘栅极沟槽圆柱402具有导电栅极材料402a和一环绕的绝缘栅极介电层402b，从而将所述的栅极材料402a与第三源级-体区圆柱301和共漏基层14隔离开来。作为特殊实施例，所述的晶片衬底12可由硅构成，栅极材料可由多晶硅构成，而栅极介电层可由硅氧化物构成。与其他的一样，所述的第三绝缘栅极沟槽圆柱302具有导电栅极材料302a和一环绕的绝缘栅极介电层302b。
对本领域内的技术人员来说，所述的2D-沟槽MOSFET阵列包含的若干沟槽MOSFET具有利用共漏基层14形成的共用漏极，分别具有独立源级-体区圆柱的大量沟槽MOSFET又进一步共用一个体区和两个分布在所述源级-体区圆柱两侧的控制栅极，例如：
沟槽MOSFET 305，沟道长度为L，形成在顶部源级区域320a、底部体区3 10、共漏基层14和第三绝缘栅极沟槽圆柱302之间，而且，通过指状引脚结构310a和310b的顶表面，底部体区310可以电连接到源级和覆盖着顶表面的体区触点金属层(未显示)，所述的顶表面也连接到顶部源级区域320a、320b和320c。为了避免一些模糊的细节，短路接触和金属化并未被显示。
沟槽MOSFET 405，沟道长度也为L，形成在顶部源级区域320a、底部体区310、共漏基层14和第四绝缘栅极沟槽圆柱402之间，同样地，通过指状引脚结构310a和310b的顶表面，底部体区310可以电连接到源级和覆盖着顶表面的体区触点金属层(未显示)，所述的顶表面也连接到顶部源级区域320a、320b和320c。为了避免一些模糊的细节，短路接触和金属化并未被显示。
所述的沟槽MOSFET 305和沟槽MOSFET 405之间间隔距离M，称为台面宽度(mesa width)。
2D-沟槽MOSFET阵列16的典型应用是，当全部的独立MOSFET(305、405等)都并联时，该2D-沟槽MOSFET阵列16会获得相应增加的功率控制能力。
注意到，与沟槽MOSFET 305并联的是一个由顶部源级区域320a、底部体区310和共漏基层14形成的寄生垂直双极型晶体管。如果错误地导通，则所述的寄生双极型晶体管会损害沟槽MOSFET 305的性能。因为底部体区310和指状引脚结构310a都具有明显的体电阻，当较高的电流通过沟槽MOSFET 305时，可以在底部体区310的底部和指状引脚结构310a的顶部之间获得足够的压降，从而使寄生双极型晶体管错误地导通。所有的MOSFET都具有固有的寄生双极型晶体管，这就是为什么测量体区电阻具有如此的重要性，是为了确保其阻值不会太高。当体区夹断效应使体电阻增加，从而导致台面宽度的减小，对于测量台面宽度M很小的高密度2D-沟槽MOSFET阵列的RP来说，就一定要将相邻MOSFET之间的效应考虑进去。根据经验，以下可以确定：
当台面宽度M接近或者小于2×沟道长度L时，相邻栅极沟槽之间的体区夹断效应就会变得明显。
然而在先前技术中，从上到下的体区夹紧电阻都被计算在内，对于具有较小台面宽度M的高密度MOSFET阵列来说，来自相邻MOSFET之间的效应也是必须被计算在内的。鉴于上述的讨论，一种考虑了相邻栅极沟槽之间效应的用于测量高密度MOSFET阵列的RP的典型结构可被应用。
图4A-1和图4A-2显示了本发明提供的RP测量结构710，其与高密度沟槽MOSFET阵列(如2D-沟槽MOSFET阵列16)一起设置在半导体晶片(如图1中所示的半导体晶片10)上。在图4A-2中，前沟槽61c和后沟槽61d被分别移开，源级-体区圆柱61的前部和后部也被移开，从而更好地显示源级-体区圆柱61和绝缘栅极沟槽61a和61b的结构。图4B显示了本发明提供的Rp测量结构710沿着其源级-体区圆柱61和四个触点电极方向(B-B)的截面示意图，用于测量体区夹紧电阻800。本发明提供的Rp测量结构710具有位于共漏基层14顶面的源级-体区圆柱61。除了标号为底部体区71和顶部源级区域81a、81b、81c、81d和81e以外，源级-体区圆柱61的内部结构相应地模仿2D-沟槽MOSFET阵列16的源级-体区圆柱，例如第三源级-体区圆柱301。为了避免模糊的细节，触点电极71a、71b、71c和71d并未显示在图4A中，而显示在图4B中，所述的触点电极71a、71b、71c和71d形成在底部体区71的若干选定的指状引脚结构的顶部。触点电极71a、71b、71c和71d分别依次连接到接地端64a、电压测量端V2 64b、电压测量端V1 64c和电流偏置端I 64d。重要地是，位于共漏基层14顶部的第一绝缘栅极沟槽圆柱61a和第二栅极绝缘沟槽圆柱61b分布在源级-体区圆柱61的两侧，一起作为本发明提供的RP测量结构710的主要部分。除了标号为栅极材料51a和栅极介电层51b以外，第一绝缘栅极沟槽圆柱61a的内部结构相应地模仿如图3A-3B所示的2D-沟槽MOSFET阵列16的绝缘栅极沟槽圆柱，例如第一绝缘栅极沟槽圆柱102。所述的第一绝缘栅极沟槽圆柱61a和第二绝缘栅极沟槽圆柱61b都连接到栅极偏压63。
因此，如图4B所示，进一步的电连接如下：
电流偏置端I 64d和接地端64a连接到外部电流源I，电压测量端V2 64b和电压测量端V164c连接到外部差分电压测量器件。
当模仿高密度沟槽MOSFET阵列的相邻沟槽MOSFET器件之间的寄生效应的时候，体区夹紧电阻800可被测量作为贯穿底部体区71的夹紧电阻。对于本领域内的技术人员来说，利用四个测量端64a、64b、64c和64d可以获得许多测量体区夹紧电阻800的方案。例如，测量端64a和64d可以连接一外部电源，而测量端64b和64c可连接到一外部电压测量器件。
图4C显示了本发明提供的另一种RP测量结构710沿着其源级-体区圆柱61和两个触点电极71b和71c方向(B-B)的截面示意图，用于测量体区夹紧电阻800。因此，所述的两个触点电极71b和71c形成在底部体区71的两个指状引脚结构的顶部。所述的触点电极71b和71c依次连接一欧姆计82用于测量体区夹紧电阻800。另外，触点电极71b和71c也可连接一具有内部电流读出的外部电源，然后测量并计算得到体区夹紧电阻800。在另外的实施例中，触点电极71b和71c也可连接惠斯通电桥(Wheatstone bridge)来测量Rp。
总的来说，先前技术中的RP测量结构700仅仅测量了从顶部到底部的体区夹紧电阻，而本发明提供的RP测量结构710则可以测量得到从顶部到底部、以及两侧栅极沟槽之间的体区夹紧电阻800，因此，可以更准确地表征高密度2D-沟槽MOSFET阵列16的器件性能。
上述的描述包含了许多技术特征，这些技术特征仅仅是为了说明本发明的若干较佳实施例，而不应被认为限制了本发明的范围。对于本领域内的技术人员来说，能很清楚地意识到本发明还可以应用于其他类型的半导体晶片衬底，例如，锗(Ge)、锗化硅(SiGe)、砷化镓(GaAs)等等。
通过本发明的附图和描述，给出了许多关于特殊结构的实施例。本领域内的技术人员可以将本发明应用于其他的特殊实施方式中，并且本领域内的技术人员不需经过过多实验就可实现上述的实施方式。例如，虽然本发明描述的是2D-沟槽MOSFET阵列上的应用，但是本发明同样可以在一维沟槽MOSFET阵列上进行应用。本发明的范围并不局限于具体实施例的描述，而应由权利要求进行确定，任何在权利要求范围内所做的等同修改都应认为包含在本发明的范围之内。
Claims (13)
1.一种测量位于同一半导体晶片上的高密度沟槽MOSFET阵列的体区夹紧电阻的结构，其特征在于，所述的晶片衬底为第一传导型，所述的高密度沟槽MOSFET阵列具有位于晶片衬底顶部的第一传导型的共漏基层，一个二维沟槽MOSFET阵列位于共漏基层顶部，所述的二维沟槽MOSFET阵列具有源级-体区圆柱和绝缘栅极沟槽圆柱相互交错设置所形成的圆柱阵列，每一个源级-体区圆柱都具有一个第二传导型的底部体区，其上具有向上延伸的若干第一指状引脚结构，相应地，每一个源级-体区圆柱也都具有第一传导型的第二顶部源级区域来桥接所述的指状引脚结构；所述的测量高密度沟槽MOSFET阵列的体区夹紧电阻的结构包含：
一个源级-体区圆柱，其位于共漏基层的顶部，其中，每一个底部体区上的选定的若干指状引脚结构的顶表面上都进一步包含了形成在该顶表面上的触点电极，从而生成了数量对应的若干触点电极；
两个绝缘栅极沟槽圆柱，均位于共漏基层的顶部，且分别位于所述源级-体区圆柱的两侧，该两个绝缘栅极沟槽圆柱都进一步包含形成在其上的共栅极触点电极；
利用相应数目的外部偏置电源和共栅触点电极之间形成电连接，以及利用相应数目的电压/电流测量装置和触点电极之间形成电连接，在模仿高密度沟槽MOSFET阵列的相邻沟槽MOSFET器件之间的寄生效应的情况下，测量得到贯穿底部体区的体区夹紧电阻RP。
2.如权利要求1所述的结构，其特征在于，所述的两个绝缘栅极沟槽圆柱进一步均包含一导电栅极材料和一环绕该导电栅极材料的绝缘栅极介电层，从而将所述的栅极材料与源级-体区圆柱和共漏基层隔离开来。
3.如权利要求2所述的结构，其特征在于，所述的栅极材料由多晶硅构成。
4.如权利要求2所述的结构，其特征在于，所述的栅极介电层由硅氧化物构成。
5.如权利要求1所述的结构，其特征在于，所述的底部体区进一步包含两个选定的指状引脚结构，以及相应地：
共栅触点电极，其连接到外部偏置电源；
相应的两个触点电极，其连接到外部2端口电阻测量器件，用来测量贯穿底部体区的体区夹紧电阻。
6.如权利要求1所述的结构，其特征在于，所述的底部体区进一步包含四个选定的指状引脚结构，以及相应地：
共栅触点电极，其连接到外部偏置电源；
相应的四个触点电极，其连接到外部4端口电阻测量器件，用来测量贯穿底部体区的体区夹紧电阻。
7.如权利要求1所述的结构，其特征在于，所述的共漏基层是一个外延层。
8.如权利要求1所述的结构，其特征在于，所述的第一导电型是P型，而第二导电型是N型。
9.如权利要求1所述的结构，其特征在于，所述的第一导电型为N型，第二导电型为P型。
10.一种半导体晶片，其特征在于，所述的半导体晶片包含一第一导电型的晶片衬底、若干高密度沟槽MOSFET阵列和至少一个同样设置在晶片上的测量结构，该测量结构能够监控高密度沟槽MOSFET阵列的体区夹紧电阻，其中：
每一个高密度沟槽MOSFET阵列都进一步包含位于晶片衬底顶部的第一传导型的共漏基层，一个二维沟槽MOSFET阵列位于共漏基层顶部，所述的二维沟槽MOSFET阵列进一步包含源级-体区圆柱和绝缘栅极沟槽圆柱相互交错设置所形成的圆柱阵列，每一个源级-体区圆柱都进一步包含一个第二传导型的底部体区，其上具有向上延伸的若干第一指状引脚结构，相应地，每一个源级-体区圆柱也都进一步包含第一传导型的第二顶部源级区域来桥接所述的指状引脚结构；
所述的测量高密度沟槽MOSFET阵列的体区夹紧电阻的结构进一步包含：
一个源级-体区圆柱，其位于共漏基层的顶部，其中，每一个底部体区上的选定的若干指状引脚结构的顶表面上都进一步包含了形成在该顶表面上的触点电极，从而生成了数量对应的若干触点电极；
两个绝缘栅极沟槽圆柱，均位于共漏基层的顶部，且分别位于所述源级-体区圆柱的两侧，该两个绝缘栅极沟槽圆柱都进一步包含形成在其上的共栅极触点电极；
利用相应数目的外部偏置电源和共栅触点电极之间形成电连接，以及利用相应数目的电压/电流测量装置和触点电极之间形成电连接，在模仿高密度沟槽MOSFET阵列的相邻沟槽MOSFET器件之间的寄生效应的情况下，测量得到贯穿底部体区的体区夹紧电阻RP。
11.一种测量并监控位于同一半导体晶片上的高密度沟槽MOSFET阵列的体区夹紧电阻的方法，所述的晶片衬底为第一传导型，所述的高密度沟槽MOSFET阵列具有位于晶片衬底顶部的第一传导型的共漏基层，一个二维沟槽MOSFET阵列位于共漏基层顶部，所述的二维沟槽MOSFET阵列具有源级-体区圆柱和绝缘栅极沟槽圆柱相互交错设置所形成的圆柱阵列，每一个源级-体区圆柱都具有一个第二传导型的底部体区，其上具有向上延伸的若干第一指状引脚结构，相应地，每一个源级-体区圆柱也都具有第一传导型的第二顶部源级区域来桥接所述的指状引脚结构；其特征在于，所述测量体区夹紧电阻的方法包含：
步骤1、提供一测量高密度沟槽MOSFET阵列的体区夹紧电阻的结构，该结构与高密度沟槽MOSFET阵列一同设置在半导体晶片上，该结构具有：
一个源级-体区圆柱，其位于共漏基层的顶部，其中，每一个底部体区上的选定的若干指状引脚结构的顶表面上都进一步包含了形成在该顶表面上的触点电极，从而生成了数量对应的若干触点电极；
两个绝缘栅极沟槽圆柱，均位于共漏基层的顶部，且分别位于所述源级-体区圆柱的两侧，该两个绝缘栅极沟槽圆柱都进一步包含形成在其上的共栅极触点电极；
步骤2、利用相应数目的外部偏置电源和共栅触点电极之间形成电连接，以及利用相应数目的电压/电流测量装置和触点电极之间形成电连接，在模仿高密度沟槽MOSFET阵列的相邻沟槽MOSFET器件之间的寄生效应的情况下，测量得到贯穿底部体区的体区夹紧电阻RP。
12.如权利要求11所述的方法，其特征在于，所述的提供一测量结构的步骤进一步包含：分别在两个选定的指状引脚结构的顶表面上形成触点电极，并且相应地，所述的电连接触点电极和共栅极触点电极的步骤进一步包含：
将共栅触点电极电连接到外部偏置电源；
将相应的两个触点电极连接到外部2端口电阻测量器件。
13.如权利要求11所述的方法，其特征在于，所述的提供一测量结构的步骤进一步包含：分别在四个选定的指状引脚结构的顶表面上形成触点电极，并且相应地，所述的电连接触点电极和共栅极触点电极的步骤进一步包含：
将共栅触点电极电连接到外部偏置电源；
将相应的四个触点电极电连接到外部4端口电阻测量器件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/100,554 US7683369B2 (en) | 2008-04-10 | 2008-04-10 | Structure for measuring body pinch resistance of high density trench MOSFET array |
| US12/100,554 | 2008-04-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101556955A CN101556955A (zh) | 2009-10-14 |
| CN101556955B true CN101556955B (zh) | 2011-04-20 |
Family
ID=41163230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101332037A Active CN101556955B (zh) | 2008-04-10 | 2009-03-26 | 测量高密度沟槽mosfet阵列的体区夹紧电阻的结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7683369B2 (zh) |
| CN (1) | CN101556955B (zh) |
| TW (1) | TWI420612B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100940415B1 (ko) * | 2007-12-03 | 2010-02-02 | 주식회사 동부하이텍 | 배면 드레인 구조 웨이퍼의 온저항 측정방법 |
| JP2012033552A (ja) * | 2010-07-28 | 2012-02-16 | On Semiconductor Trading Ltd | 双方向スイッチ及びその製造方法 |
| CN103367330A (zh) * | 2013-07-31 | 2013-10-23 | 上海宏力半导体制造有限公司 | 功率半导体器件的测试结构及其制造方法 |
| CN103383938B (zh) * | 2013-07-31 | 2015-12-23 | 中航（重庆）微电子有限公司 | 沟槽式功率mos器件接触孔电阻检测结构 |
| US10199492B2 (en) | 2016-11-30 | 2019-02-05 | Alpha And Omega Semiconductor Incorporated | Folded channel trench MOSFET |
| CN106803501B (zh) * | 2017-02-08 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 孔链电阻 |
| TWI650862B (zh) * | 2017-12-25 | 2019-02-11 | 大陸商萬國半導體（澳門）股份有限公司 | 折疊通道溝槽mosfet |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841164A (en) * | 1995-10-30 | 1998-11-24 | Mitsubishi Denki Kabushiki Kaisha | Test structure for dielectric film evaluation |
| US5889410A (en) * | 1996-05-22 | 1999-03-30 | International Business Machines Corporation | Floating gate interlevel defect monitor and method |
| US6172398B1 (en) * | 1997-08-11 | 2001-01-09 | Magepower Semiconductor Corp. | Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage |
| US6750507B2 (en) * | 1999-04-22 | 2004-06-15 | Advanced Analogic Technologies, Inc. | Super-self-aligned trench-gated DMOS with reduced on-resistance |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US6861716B1 (en) * | 2003-10-31 | 2005-03-01 | International Business Machines Corporation | Ladder-type gate structure for four-terminal SOI semiconductor device |
-
2008
- 2008-04-10 US US12/100,554 patent/US7683369B2/en not_active Expired - Fee Related
-
2009
- 2009-03-26 CN CN2009101332037A patent/CN101556955B/zh active Active
- 2009-03-30 TW TW098110400A patent/TWI420612B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841164A (en) * | 1995-10-30 | 1998-11-24 | Mitsubishi Denki Kabushiki Kaisha | Test structure for dielectric film evaluation |
| US5889410A (en) * | 1996-05-22 | 1999-03-30 | International Business Machines Corporation | Floating gate interlevel defect monitor and method |
| US6172398B1 (en) * | 1997-08-11 | 2001-01-09 | Magepower Semiconductor Corp. | Trenched DMOS device provided with body-dopant redistribution-compensation region for preventing punch through and adjusting threshold voltage |
| US6750507B2 (en) * | 1999-04-22 | 2004-06-15 | Advanced Analogic Technologies, Inc. | Super-self-aligned trench-gated DMOS with reduced on-resistance |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101556955A (zh) | 2009-10-14 |
| US20090256149A1 (en) | 2009-10-15 |
| TWI420612B (zh) | 2013-12-21 |
| US7683369B2 (en) | 2010-03-23 |
| TW200943449A (en) | 2009-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101556955B (zh) | 测量高密度沟槽mosfet阵列的体区夹紧电阻的结构 | |
| US7859291B2 (en) | Method of measuring on-resistance in backside drain wafer | |
| US8878258B2 (en) | Detector of biological or chemical material and corresponding array of detectors | |
| JP4653217B2 (ja) | 電界効果トランジスタのゲート・トンネル漏れのパラメータを測定するための方法及び構造体 | |
| US8476702B2 (en) | Semiconductor device | |
| CN103941172B (zh) | 半导体测试装置及测试方法 | |
| CN105223420B (zh) | 用于测量接触电阻的tft及接触电阻的测量方法 | |
| CN105723518A (zh) | 半导体器件 | |
| CN103545349A (zh) | 感测晶体管单元嵌入的电流感测晶体管 | |
| CN103852702B (zh) | 确定半导体鳍中的载流子浓度的方法 | |
| CN103094253B (zh) | 一种栅极氧化层测试结构 | |
| CN103837744A (zh) | Mos晶体管的外部寄生电阻的测量方法 | |
| CN102364682B (zh) | 垂直双扩散mos晶体管测试结构及形成方法、测试方法 | |
| US10424645B2 (en) | Semiconductor device, method for testing a semiconductor device and method for forming a semiconductor device | |
| CN109309079B (zh) | 半导体测试结构、制造方法及方块电阻测量方法 | |
| CN107644912A (zh) | 包括晶体管阵列和终止区的半导体器件以及制造这样的半导体器件的方法 | |
| JP4815861B2 (ja) | 半導体装置のｐｎ接合面とトレンチの底部との位置関係を評価する評価方法 | |
| CN113257790B (zh) | 漏电测试结构及漏电测试方法 | |
| CN105301079A (zh) | 用于待测物离子活度检测的半导体器件及其检测方法 | |
| CN110114887A (zh) | 半导体装置 | |
| CN103367330A (zh) | 功率半导体器件的测试结构及其制造方法 | |
| JP5444731B2 (ja) | 半導体装置とその検査方法 | |
| US20230137999A1 (en) | Semiconductor device | |
| CN102306644A (zh) | Soi型mos晶体管的测试结构及其的形成方法 | |
| Zaborowski et al. | Fabrication and characterization of junctionless MOSFETs for sensor applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160929 Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee after: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Address before: Bermuda Hamilton Church 2 Cola Lunden House Street Patentee before: ALPHA & OMEGA SEMICONDUCTOR, Ltd. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Structure for measuring body pinch resistance of high density trench MOSFET array Effective date of registration: 20191210 Granted publication date: 20110420 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20110420 Pledgee: Chongqing Branch of China Development Bank Pledgor: Chongqing Wanguo Semiconductor Technology Co.,Ltd. Registration number: Y2019500000007 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |