CN101556562A - 存储器控制装置和用于控制存储器控制装置的方法 - Google Patents

Abstract

本发明公开了存储器控制装置和用于控制存储器控制装置的方法。该存储器控制装置包括：被配置为存储数据的多个缓冲器；被配置为输入要写入到缓冲器中的数据的多个输入端口；被配置为输出从缓冲器读取的数据的多个输出端口；被配置为将经由输入端口中的每一个输入的数据写入到缓冲器中的一个未使用的缓冲器中的写控制电路；以及被配置为读取写入到未使用的缓冲器中的数据并将所读取的数据提供给与数据的目的地相对应的输出端口中的一个特定输出端口的读控制电路。

Description

存储器控制装置和用于控制存储器控制装置的方法

技术领域

本发明涉及存储器控制装置和用于控制存储器控制装置的方法。具体而言，本发明涉及利用较少数目的缓冲器实现了高效数据传送的存储器控制装置和用于控制存储器控制装置的方法。

背景技术

图1图示了已知的存储器控制装置1的结构。

在图1中，存储器控制装置1包括三个输入端口(输入端口11₁、11₂和11₃)和三个输出端口(输出端口14₁、14₂和14₃)。存储器控制装置1通过存储器控制部件12和信号切换部件13、经由输出端口14₁至14₃之一输出经由输入端口11₁至11₃中的每一个向其输入的数据。

具体而言，参考图1，经由输入端口11₁输入到存储器控制部件12的数据被存储在写控制部件21₁所选择的缓冲器22₁₁中。然后，存储在缓冲器22₁₁中的数据通过信号切换部件13被作为输出数据经由读控制部件23₁所选择的输出端口14₁输出。

信号切换部件13是用于将信号从缓冲器22₁₁、22₁₂、22₂₁、22₂₂、22₃₁和22₃₂中的任意一个路由选择到输出端口14₁至14₃中的任意一个的设备。

此时，在向缓冲器22₁₁中写入数据的操作完成时，写控制部件21₁选择缓冲器22₁₂作为要向其写入下一数据的缓冲器。结果，写控制部件21₁能够即时地从输入端口11₁向缓冲器22₁₂写入下一数据，即使读控制部件23₁还未完成从缓冲器22₁₁读取数据的操作。然而，注意，在当向缓冲器22₁₂写入数据的操作完成时从缓冲器22₁₁读取数据的操作还未完成的情况下，写控制部件21₁被禁止向缓冲器22₁₁中写入下一数据。

在图1中，写控制部件21₂、缓冲器22₂₁和22₂₂以及读控制部件23₂的集合和写控制部件21₃、缓冲器22₃₁和22₃₂以及读控制部件23₃的集合具有与写控制部件21₁、缓冲器22₁₁和22₁₂以及读控制部件23₁的集合相同的结构并且以相同的方式进行操作。因此，省略其描述。

接下来，下面将参考图2的定时图描述如图1所示的缓冲器22₁₁至22₃₂的操作。

在图2中，矩形表示相应的缓冲器在使用中，并且关于缓冲器22₁₁至22₃₂中每一个的操作，数据写处理(写)和数据读处理(读)在表示上相互区分。水平轴表示时间轴，并且在图中时间从左向右流逝。

如图2所示，在执行向缓冲器22₁₁中写入数据的处理时，在缓冲器22₁₂中不执行写入数据的处理，并且在此期间，其中不执行特别处理。然后，在从输入端口11₁向缓冲器22₁₁中写入数据的操作完成之后，执行从缓冲器22₁₁读取数据的处理，同时开始向缓冲器22₁₂中写入数据的处理。

也就是说，在这对缓冲器22₁₁和22₁₂中的一个执行写处理时，另一个被允许执行除写处理以外的任何其他处理(即，读处理)，直到前者中的写处理完成为止。换句话说，在彼此成对的缓冲器中不同时执行写处理。这对于如图1所示的其他缓冲器对(即，缓冲器22₂₁和22₂₂的对以及缓冲器22₃₁和22₃₂的对)也是成立的，如图2所示。

如上所述，存储器控制装置1通过在缓冲器22₁₁和22₁₂之间、缓冲器22₂₁和22₂₂之间、以及缓冲器22₃₁和22₃₂之间进行切换的同时执行写处理或读处理，来实现数据传送。

本发明的受让人已提出了一种与存储器控制有关的技术(例如，见口本专利早期公开No.2005-92630，下文中称为专利文献1)。

在该先前提出的技术中，对存储器的数据的读和写是根据访问请求被处理的顺序来控制的。

发明内容

在包括如专利文献1中所描述的技术的相关技术中，端口数目的增加涉及所需要的缓冲器数目的增加，这导致资源使用增加的问题。

例如假定在图1中端口数目应当增加。这样，相应将需要提供额外的(一对或多对)缓冲器，即，对于每个额外端口将需要提供两个额外的缓冲器。

如图2的定时图所示，对于如图1所示的缓冲器22₁₁至22₃₂，在每个端口中写和读的定时不一致的情况下，两个缓冲器(即，缓冲器22₁₁和22₁₂)在某一时间点被同时使用，如图中的虚线所指示，而其他的缓冲器根本未进行操作。这意味着多个缓冲器的资源没有得到有效使用。

本发明解决了与现有方法和装置相关联的以上提出的和其他的问题，并且被设计来利用较少数目的缓冲器实现高效的数据传送。

根据本发明的一个实施例，提供了一种存储器控制装置，包括：被配置为存储数据的多个缓冲器；被配置为输入要写入到缓冲器中的数据的多个输入端口；被配置为输出从缓冲器读取的数据的多个输出端口；被配置为将经由输入端口中的每一个所输入的数据写入到缓冲器中的一个未使用的缓冲器中的写控制电路；以及被配置为读取写入到未使用的缓冲器中的数据并将所读取的数据提供给与数据的目的地相对应的输出端口中的一个特定输出端口的读控制电路。

根据本发明的另一个实施例，提供了一种用于控制存储器控制装置的方法，该存储器控制装置包括被配置为存储数据的多个缓冲器、被配置为输入要写入到缓冲器中的数据的多个输入端口、以及被配置为输出从缓冲器读取的数据的多个输出端口，该方法包括以下步骤：将经由输入端口中的每一个所输入的数据写入到缓冲器中的一个未使用的缓冲器中；以及读取写入到未使用的缓冲器中的数据，并将所读取的数据提供给与数据的目的地相对应的输出端口中的一个特定输出端口。

在根据本发明上述实施例的存储器控制装置和用于控制存储器控制装置的方法中，经由输入端口中的任何一个所输入的数据被写入到多个缓冲器中的一个未使用的缓冲器中，并且写入到未使用的缓冲器中的数据被从其读取并经由与数据的目的地相对应的输出端口中的一个特定输出端口而输出。

如上所述，根据本发明的实施例，利用较少数目的缓冲器实现了高效的数据传送。

附图说明

图1图示了已知的存储器控制装置的结构；

图2是用于说明已知的存储器控制装置的操作的定时图；

图3图示了根据本发明一个实施例的存储器控制装置的结构；

图4、5、6和7是用于说明存储器控制装置的操作的视图；

图8是用于说明存储器控制装置的操作的定时图；以及

图9是用于说明存储器控制装置的操作的视图。

具体实施方式

下文中，将参考附图描述本发明的优选实施例。

图3图示了根据本发明一个实施例的存储器控制装置31的结构。

存储器控制装置31包括输入端口41₁、41₂和41₃，存储器控制部件42，以及输出端口43₁、43₂和43₃。

在下面对本实施例的描述中，写入侧的输入端口41₁至41₃将被简称为“输入端口41”，除非有必要彼此区分，并且类似地，读取侧的输出端口43₁至43₃将被简称为“输出端口43”，除非有必要彼此区分。

在图3中，给定设备连接到输入端口41₁至41₃，并且来自给定设备的数据被输入到输入端口41₁至41₃。在本实施例中，假定作为来自这些设备的数据，例如APL_RQ被输入到输入端口41₁，MW_RQ被输入到输入端口41₂，Main_RP被输入到输入端口41₃。这里，RQ代表请求，RP代表响应。在图3的示例中，APL_RQ表示来自APL的请求，MW_RQ表示来自MW的请求，Main_RP表示来自Main的响应。

输入端口41₁至41₃中的每一个是专用于写的端口，并且将输入数据输出到存储器控制部件42。

存储器控制部件42包括写控制部件51、存储器52和读控制部件53。在图3的示例中，存储器52由四个存储器52₁、52₂、52₃和52₄组成。存储器52₁包括缓冲器61₁和描述符62₁，并且存储写锁定标志和读锁定标志。

这里，写锁定标志是指示是否正在执行向缓冲器61₁中写入数据的处理的标志。因而，当正执行向缓冲器61₁中写入数据的处理时，写锁定标志指示“1”，而当不在执行向缓冲器61₁中写入数据的处理时，写锁定标志指示“0”。

读锁定标志是指示是否正在执行读取存储在缓冲器61₁中的数据的处理的标志。因而，当正执行读取存储在缓冲器61₁中的数据的处理时，读锁定标志指示“1”，而当不在执行读取存储在缓冲器61₁中的数据的处理时，读锁定标志指示“0”。

尽管省略了描述以避免冗余，但是存储器52₂至52₄中的每一个具有与存储器52₁相同的结构，如图3所示。关于存储器52，缓冲器61₁、61₂、61₃和61₄将被简称为“缓冲器61”，除非有必要彼此区分，并且描述符62₁、62₂、62₃和62₄将被简称为“描述符62”，除非有必要彼此区分。

输入到存储器控制部件42的数据被输入到写控制部件51。写控制部件51参考存储器52₁至52₄的每一个中的写锁定标志，以从缓冲器61₁至61₄中选择未使用的缓冲器61，并且将所选择的未使用的缓冲器61与从其输入了数据的输入端口41相连。结果，来自输入端口41的数据被写入到所选择的未使用的缓冲器61中。

在对本实施例的描述中，既不在执行数据写处理又不在执行数据读处理并且没有存储任何数据的任何缓冲器61被称为“未使用的(空)缓冲器”。另一方面，正在执行数据写处理或数据读处理并且存储了数据的任何缓冲器61被称为“已使用的缓冲器”。

读控制部件53参考存储器52₁至52₄的每一个中的读锁定标志以识别存储有来自输入端口41的数据的缓冲器61，并且将存储了输入数据的缓冲器61与输出端口43中由写控制部件51指定的一个输出端口相连。

作为写控制部件51指定输出端口43中的一个特定端口的方法的示例，写控制部件51可以向描述符62中写入用于指定输出端口43中的一个特定端口的信息。该方法的应用允许读控制部件53通过从写控制部件51向其写入的描述符62读取关于输出端口43的信息，来识别出输出端口43中要向其输出存储在缓冲器61中的数据的一个特定端口。以这种方式识别出的输出端口43与存储有来自输入端口41的数据的缓冲器61相连，从而输出存储在缓冲器61中的数据。

输出端口43₁至43₃中的每一个是专用于读的端口，并且输出来自由读控制部件53将该端口连接到的缓冲器61的数据。在图3中，给定设备连接到输出端口43₁至43₃，并且来自缓冲器61的数据被输出到这些设备。在本实施例中，假定作为输出到这些设备的数据，APL_RP被从输出端口43₁输出，MW_RP被从输出端口43₂输出，Main_RQ被从输出端口43₃输出。

存储器控制装置31具有上述结构。

这里，为了提供对如图3所示的存储器控制装置31的结构的更详细描述，下面将描述一种示例性情况，其中参考图3，来自作为发起者的APL的消息(APL_RQ)被传送到作为目的地的MW。更具体而言，在该示例性情况下，在图3中该消息被输入到输入端口41₁，并且被经由输出端口43₂输出。

在缓冲器61₁至61₄中，写控制部件51例如选择未使用的缓冲器61₁，并且将未使用的缓冲器61₁与通过其输入消息(APL_RQ)的输入端口41₁相连(见图中的实线A1)。结果，输入到存储器控制部件42的消息将被写入到未使用的缓冲器61₁中。

此时，写控制部件51参考存储器52₁至52₄的每一个中的写锁定标志以选择未使用的缓冲器61₁。由于写锁定标志在相应缓冲器61是已使用的缓冲器时指示“1”，而在相应缓冲器61是未使用的缓冲器时指示“0”，因此写控制部件51选择其写锁定标志指示“0”的存储器52₁的缓冲器61₁。

在选择了未使用的缓冲器61₁之后，写控制部件51在向未使用的缓冲器61₁中写入消息时将存储器52₁中的写锁定标志从“0”切换到“1”。这防止了其他数据被写入到未使用的缓冲器61₁中。在存储器52₁至52₄的每一个中的写锁定标志都指示“1”的情况下，即，在所有的缓冲器61₁至61₄都是已使用的缓冲器的情况下，写控制部件51可以开始监视写锁定标志，并且当存储器52₁至52₄的每一个中的写锁定标志已经切换到“0”时，选择与该写锁定标志相对应的未使用的缓冲器61。

另外，由于写控制部件51要向输出端口中的一个特定端口(输出端口43₂)输出来自输入端口41₁的消息，因此写控制部件51除了选择未使用的缓冲器61₁以外，还向描述符62₁中写入指示该消息的目标是输出端口43₂的信息。当之后将来自输入端口41₁的消息写入到未使用的缓冲器61₁中的操作已完成时，存储器52₁中的写锁定标志被写控制部件51从“1”切换到“0”。然后，写控制部件51将存储器52₁中的读锁定标志从“0”切换到“1”，以向读控制部件53通知存储器52₁中存在消息。

读控制部件53参考存储器52₁至52₄的每一个中的读锁定标志以识别出消息已存储在缓冲器61₁中。读控制部件53还参考存储器52₁中的描述符62₁以识别出该消息应当经由特定的输出端口43₂输出。然后，读控制部件53将存储有来自发起者(APL)的消息的缓冲器61₁与由写控制部件51指定的导向目的地(MW)的输出端口43₂相连(见图中的实线B)。

此时，写控制部件51检查存储器52₁至52₄的每一个中的写锁定标志和读锁定标志的状态。如果写控制部件51找到其写锁定标志和读锁定标志都指示“0”的任何未使用的缓冲器61，则写控制部件51将该未使用的缓冲器61与输入端口41₁相连。参考图3，例如在缓冲器61₄未被使用的情况下，写控制部件51将输入端口41₁与存储器52₄中的缓冲器61₄相连(见图中的实线A2)。

同时，如果存储在与输出端口43₂相连的存储器52₁内的缓冲器62₁中的整个消息经由输出端口43₂输出，则读控制部件53被位于输出端口43₂外的目的地(MW)处的实体(例如经由寄存器等)告知：消息的读取已经完成。在接收到该通知后，读控制部件53将存储器52₁中的读锁定标志从“1”切换到“0”。结果，存储器52₁中的缓冲器61₁变成未使用的缓冲器。

在来自输入端口41₁的消息被存储在缓冲器61₁中时、消息被从输入端口41₂和41₃输入的情况下，写控制部件51检查存储器52₁至52₄的每一个中的写锁定标志和读锁定标志的状态。然后，写控制部件51将输入端口41₂与未使用的缓冲器61₂相连(见图中的实线C)，并将输入端口41₃与未使用的缓冲器61₃相连(见图中的实线D)。换句话说，如果任何数据被从输入端口41输入，则写控制部件51适当地将该数据写入到未使用的缓冲器61中。

如上所述，在存储器控制装置31中，来自输入端口41的数据被写入到多个缓冲器61₁至61₄中未使用的一个缓冲器中，并且写入到未使用的缓冲器中的数据被经由输出端口43中与目的地相对应的一个特定端口输出。

简而言之，输入端口41和输出端口43与从多个缓冲器中选择出的一个未使用的缓冲器相连，而不是与特定的预定缓冲器相连。因此，输入端口41和输出端口43的数目的增加并不要求提供额外的缓冲器。尽管可以提供额外的缓冲器，但是缓冲器的总数并不需要是例如端口数的两倍。因而，在本实施例中，可以利用比相关技术中所需的缓冲器数更少的缓冲器来实现高效的数据传送。

而且，由于本实施例允许在任意对的端口之间容易地实现数据传送，因此没有必要提供诸如信号开关之类的器件来将信号从缓冲器61中的任意一个路由选择到输出端口43中的任意一个。

接下来，下面将参考图4、5、6、7、8和9更详细描述在如图3所示的存储器控制装置31中将输入端口41与缓冲器61相连以及将缓冲器61与输出端口43相连的操作。

在存储器52₁至52₄的组件中，在图4至7和9中只示出了缓冲器61₁至61₄以简化说明。然而，注意，如上参考图3所述的处理是当经由输入端口41₁至41₃中的任何一个输入的数据被写入到缓冲器61₁至61₄之一时以及当存储在缓冲器61₁至61₄的任何一个中的数据被从其读取并经由输出端口43₁至43₃之一输出时执行的。

参考图5，假定在存储器控制部件42中，缓冲器61₁是未使用的(空)缓冲器，缓冲器61₂是已使用的缓冲器，缓冲器61₃是未使用的(空)缓冲器，缓冲器61₄是未使用的(空)缓冲器，并且数据被经由输入端口41₁输入。在这种情况下，写控制部件51选择缓冲器61₁至61₄中的未使用的缓冲器61₃，并将未使用的缓冲器61₃与输入端口41₁相连(见图中的虚线A)。结果，来自输入端口41₁的输入数据被写入到缓冲器61₃中。

类似地，当数据被经由输入端口41₂输入时，写控制部件51选择缓冲器61₁至61₄中的未使用的缓冲器61₁，并将未使用的缓冲器61₁与输入端口41₂相连(见图中的虚线B)。结果，来自输入端口41₂的输入数据被写入到缓冲器61₁中。

此时，已使用的缓冲器61₂被读控制部件53连接到输出端口43₂(见图中的实线C)，并且存储在缓冲器61₂中的数据正经由输出端口43₂输出。

这里，存储在缓冲器61₃中的来自输入端口41₁的输入数据要经由输出端口43₁输出。因此，如果没有其他缓冲器与输出端口43₁相连，则读控制部件53将缓冲器61₃与输出端口43₁相连，如图6所示，以使得输入数据可以经由输出端口43₁输出(见图中的实线D)。

同时，存储在缓冲器61₁中的来自输入端口41₂的输入数据要经由输出端口43₂输出。然而，如图6所示，由于输出端口43₂被读控制部件53连接到缓冲器61₂(见图中的实线C)，因此存储在缓冲器61₁中的数据的输出被暂停，直到存储在缓冲器61₂中的数据向输出端口43₂的输出完成为止。

其后，当存储在缓冲器61₂中的数据向输出端口43₂的输出完成时，读控制部件53将缓冲器61₁与输出端口43₂相连，如图7所示，以使得数据可以经由输出端口43₂输出(见图中的实线E)。结果，存储在缓冲器61₁中的来自输入端口41₂的数据被经由输出端口43₂输出。

此时，由于存储在缓冲器61₂中的数据已完全从其输出，因此缓冲器61₂中的读锁定标志被复位，从而缓冲器61₂变成未使用的缓冲器。

图8是图示如上参考图4至7所述的结合缓冲器61₁至61₄的操作的状态的定时图。

在图8中，矩形表示相应的缓冲器被使用，并且关于缓冲器61₁至61₄中的每一个的操作，数据写处理(写)和数据读处理(读)在表示上相互区分。水平轴表示时间轴，并且在图中时间从左向右流逝。

参考图8，例如假定在缓冲器61₁和61₃中正执行数据写处理，而在缓冲器61₂中正执行数据读处理。然后，一旦在缓冲器61₁中完成了数据写处理，就执行从缓冲器61₁读取所写入的数据的处理。关于缓冲器61₂，如果在数据读处理完成之后新数据被输入，则向缓冲器61₂中写入新的输入数据的处理开始，并且其后执行从其读取所写入的数据的处理。

关于缓冲器61₃，在数据写处理完成之后，执行从其读取所写入的数据的处理，并且如果其后新的数据被输入，则写入新的输入数据的处理开始。在图8的示例中，缓冲器61₄并不执行任何特定操作并且保持未使用状态。然而，当缓冲器61₁至61₃中的全部都已使用时，数据将被输入到缓冲器61₄。

换句话说，如图8所示，在存储器控制装置31中的缓冲器61₁至61₄中，未使用的缓冲器被选择，并且数据被存储在未使用的缓冲器中。当其后存储在缓冲器中的数据经由输出端口43输出时，该缓冲器再次变成未使用的缓冲器。

由于以上述方式适当地使用(一个或多个)未使用的缓冲器，因此提高了缓冲器使用的效率。因而，实现了高效的数据传送，而不需要额外的资源。而且，与相关技术相比，即使利用较少数目的缓冲器，也实现了等同的或更优的性能。

另外，由于读控制部件53在输出端口43之间切换，因此存储在缓冲器61中的数据可以被输出到输出端口43中的任意一个。例如，图7图示了读控制部件53将缓冲器61₁与输出端口43₂相连(见图中的实线E)并将缓冲器61₃与输出端口43₁相连(见图中的实线D)的示例性情况。然而，如图9所示，读控制部件53可以例如将缓冲器61₁与输出端口43₃相连(见图中的实线G)，并将缓冲器61₃与输出端口43₂相连(见图中的实线F)。因而，可以灵活选择与目的地相对应的输出端口43，而无需提供诸如信号开关之类的器件来选择与目的地相对应的输出端口43。

如上所述，本发明的上述实施例能够利用较少数目的缓冲器来高效地实现数据传送。

根据本发明的上述实施例，当存在从其输入数据或者向其输出数据的多个设备时，路由被适当地切换以高效地使用每个缓冲器资源，从而利用较少的资源实现了高效的数据传送。结果，可以实现块存储器的功能，而无需提供成对的写入用和读取用缓冲器。

注意，在本说明书中，描述存储在存储介质中的程序的步骤可以按照这里所描述的时间顺序执行，也可以不按照这里所描述的时间顺序执行。某些步骤可以彼此并行或独立地执行。

还注意，本发明并不限于上述实施例。本领域技术人员应当理解，取决于设计需求和其他因素可以发生各种修改、组合、子组合和变更，只要这些修改、组合、子组合和变更在权利要求或其等同物的范围内。

本申请包含与2008年4月10日向日本专利局提交的日本在先专利申请JP 2008-102104中所公开的内容有关的主题，该申请的全部内容通过引用结合于此。

Claims (4)

1.一种存储器控制装置，包括：

多个缓冲器，被配置来存储数据；

多个输入端口，被配置来输入要写入到所述缓冲器中的数据；

多个输出端口，被配置来输出从所述缓冲器读取的数据；

写控制电路，被配置来将经由所述输入端口中的每一个所输入的数据写入到所述多个缓冲器中的未使用的缓冲器中；以及

读控制电路，被配置来读取写入到所述未使用的缓冲器中的数据，并将所读取的数据提供给所述多个输出端口中与数据的目的地相对应的一个特定输出端口。

2.如权利要求1所述的存储器控制装置，其中，当所述特定输出端口已经是其他数据的目的地时，所述读控制电路读取写入到所述未使用的缓冲器中的数据，并且在所述其他数据的输出完成之后将所读取的数据提供给所述特定输出端口。

3.如权利要求1所述的存储器控制装置，其中所述缓冲器的数目大于所述输入端口的数目。

4.一种用于控制存储器控制装置的方法，该存储器控制装置包括

被配置来存储数据的多个缓冲器，

被配置来输入要写入到所述缓冲器中的数据的多个输入端口，以及

被配置来输出从所述缓冲器读取的数据的多个输出端口，

该方法包括以下步骤：

将经由所述输入端口中的每一个所输入的数据写入到所述多个缓冲器中的未使用的缓冲器中；以及

读取写入到所述未使用的缓冲器中的数据，并将所读取的数据提供给所述多个输出端口中与数据的目的地相对应的一个特定输出端口。

Images