JPH02190960A - キューイング制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 処理されるべきデータおよびその処理優先度を示す情報
とからなるキュー要素を個別に保持する複数のレジスタ
を備えるとともにキュー要素の優先度を示す情報に応じ
て処理されるべきデータを出力する制御を行うプロセッ
サ間のキューイング制御方式に関し、 新たに入力され・るキュー要素と先に入力されたキュー
要素を含めて、最も優先度の高いキュー要素のデータを
シフト動作をすることなく出力するプロセッサ間のキュ
ーイング制御方式を提供すること−を目的とし、 データおよび優先度を示す情報が入力される入カレジス
タと、プロセッサへ供給されるデータを格納する出力レ
ジスタと、入力レジスタと上記複数のレジスタに保持さ
れたキュー要素の優先度を比較するとともに入力レジス
タのキュー要素を上記複数のレジスタの一つに格納する
制御を行う比較制御部と、比較制御部における比較結果
を入力して、最優先のキュー要素が格納されたレジスタ
が保持するデータを選択して出力レジスタに出力する経
路切換部とを備えるよう構成する。

［産業上の利用分野コ 本発明は処理されるべきデータおよびその処理優先度を
示す情報とからなるキュー要素を個別に保持する複数の
レジスタを備えるとともにキュー要素の優先度を示す情
報に応じて処理されるべきデータを出力する制御を行う
プロセッサ間のキューイング制御方式に関する。

近年マルチプロセッサによる分散処理が広く採用されて
いる。その場合、複数のプロセッサ間の通信が不可欠で
あり、相手のプロセッサで処理されるべきデータを相互
に送受信して各プロセッサが備える処理機能を有効に利
用している。一方のプロセッサから相手のプロセンサに
送信されるデータは、従来キューバンファに順次格納さ
れ、そのキューのデータを優先順位に従って順番に相手
プロセッサに入力して処理される方法が用いられている
。

ところが、従来の方法ではキューの中から優先順位が上
位のものを識別して出力する処理に時間がかかるのでそ
の改善が望まれている。

［従来の技術］ 第３図はプロセッサ間通信の従来例の説明図である。

第３図のＡ、には、プロセッサ間通信の構成として最も
簡単な例が示されている。この場合、メインプロセッサ
３０とサブプロセッサ３２から相互にアクセス可能な通
信用レジスタ３１を備えている。動作を説明すると、サ
ブプロセッサ３２からメインプロセッサ３０に処理を要
求するデータ（例えば、コマンド）を送出すると、レジ
スタ３１１に書き込まれる。レジスタ３１１にデータが
書き込まれると、割込み要求がメインプロセッサ３０に
対して送出され、メインプロセッサ３０はこれに応じて
レジスタ３１１の内容を読み出す。

メインプロセッサ３０からサブプロセッサ３２に対して
も同様に通信が行われる。

ところが、この第３図のＡ、の構成によれば受信側のプ
ロセンサが割込みをマスクして動作する期間は、レジス
タからコマンドを取出さないため送信側では次のコマン
ドをセットできない。

そこで、このレジスタをキュー構造とすることが考えら
れる。そのキューイングの構成を第３図のＢ、に示す。

この構成は、入力データを入力レジスタ３３にセットし
て、そこからＦＩＦＯ（ファーストイン・ファーストア
ウト）形式で動作するキューイング用シフトレジスタ３
４に入力し、その最終段から出力レジスタ３５に出力さ
れると、割込み要求が受信側プロセッサに対し送出され
、受信側プロセッサが出力レジスタ３５の内容を読み出
すと次に４−ユーイング用シフトレジスタ３４の内容が
左側ヘシフトされる。

第３図Ｃ０には、この方法を通用した具体例の構成が示
されている。

この例ではメインプロセッサ３０と１１０プロセツサ（
サブプロセッサ）３２間の通信用に第３図Ｂ、と同様の
コマンドキュー３６が設けられ、メインプロセッサ３０
からのコマンド入力に対応してＩ１０プロセッサが回線
３７の通信制御、デイスプレィ３８の表示制御およびプ
リンタ３９の印字制御の各部の制御を実行するものであ
る。従って、コマンドキュー３６には各部に対するコマ
ンドがキューイングされている。

このＣ０の構成では、速度が大きく異なる装置を制御す
るプロセッサにコマンドを送る場合に応答性が悪くなる
という問題があった。すなわち、プリンタのように動作
速度が遅い装置へのコマンドは頻繁に送出され、コマン
ドキューに格納されている時に、より高速度で通信を行
う回線制御のためのコマンドが後から送出されても、順
番に従ってコマンドキュー３６からＩ１０プロセッサ３
２に入力されるため、回線による通信に支障をきたす。

すなわち、回線３７からのデータを受信すべきコマンド
がコマンドキュー３６内に停滞している間にデータが受
信されてもこれを受は取れないことになる。

また、第３図Ｂ、のキューイング用シフトレジスタ３４
に示すａの部分のコマンドを、後から入力したコマンド
Ｃでキャンセルしたい場合にも、キューに従って先ずａ
が実行され、次にｂが実行された後で、コマンドＣを実
行することによりａで実行した動作を無効化することに
なり、結局ａが実行されてしまい無駄となる。

このような応答性が悪い点を改良するには、各デバイス
毎にコマンドキューを作るとか、通信用レジスタを新た
に設け、割込みレベルの高い信号を送出するなどの手段
が必要になってしまう。

従来のキュー制御方式として、各入力データに対してデ
ータの優先度を表す情報を付加する方式がある。その内
容は特開昭５６−７１１４３号公報に「待ち行列制御方
式」として開示されており、第４図はその待ち行列制御
方式の原理構成図である。

第４図の４０は入力レジスタ、４１はマルチプレクサ、
４２−１〜４２−ｎはそれぞれレジスタであり全体とし
てシフトレジスタ４２を構成し、４３は比較器である。

第４図の動作を概説すると、入力レジスタ４０にキュー
要素として、データと優先度情報がそれぞれ入力レジス
タ４０のａ部、ｂ部に保持される。

マルチプレクサ４１は比較器４３における比較結果によ
りシフトレジスタ４２への入力データを選択し、シフト
レジスタ４２は入力レジスタ４０と同様のａ、ｂの各部
を備えるレジスタ４２−１゜４２−２・・によりデータ
と優先度情報を保持する。

比較器４３はシフトレジスタ４２の最終段の優先度情報
（これをｂｎとする）と入力レジスタ４０の優先度情報
（これをｂＯとする）とを比較して、ｂｎがｂＯより高
い優先度である時入力レジスタ４０に入力された要素は
シフトレジスタ４２に入力されることなく、最終段のレ
ジスタの出力がマルチプレクサ４１を介してレジスタ４
２−１にセットされ、シフトレジスタ４２は全体として
右にシフトする。、この時最終段４２−ｎの前の段のキ
ュー要素が最終段にシフトされ、その優先度情報と入力
レジスタの優先度情報が比較器４３で比較される。この
結果入力レジスタ４０の優先度の方が高い場合は、入力
レジスタ４０の内容がマルチプレクサ４１を通ってシフ
トレジスタの初段４２−１にセットされると共に、シフ
トレジスタ４２にセットされる。

このように、入力レジスタ４０の優先度情報がシフトレ
ジスタ４２の各優先度情報と比較され、優先度情報によ
り与えられた優先順位に対応した位置に入力レジスタ４
０の内容が書き込まれ、最終段のレジスタ４２−ｎのも
のが最も優先度が高（、以後順次前段になるにつれて優
先度が低（なるような状態になるまで、シフトレジスタ
４２がシフト動作される。その状態になると、優先順位
の高いものからキュー要素を取出して処理を行う場合に
は、シフトレジスタの最終段４２−ｎから常に取出すこ
とができ、取出された後でシフトを行うと次に優先度の
高いキュー要素が最終段に保持される。

［発明が解決しようとする課題］ 上記した第４図に示す他の従来例の方式によれば、入力
レジスタに入力したキュー要素の優先度とシフトレジス
タの最終段の優先度を比較して、シフト動作を繰り返す
ことによりシフトレジスタ内のキュー要素を常に優先度
類に配列する動作を行う必要があり、シフト動作を行う
ためにシフト制御手段が必要であると共にシフト動作に
時間を要する点で応答性（キュー入力に対し出力が得ら
れる時間が短いこと）に問題がある。従って、第３図に
示すプロセッサ間の通信における多目的使用（分散処理
における異なる入出力装置の処理等）における応答性の
劣化を第４図の方式では解決されないという問題があっ
た。

本発明は、新たに入力されるキュー要素と先に入力され
たキュー要素を含めて、最も優先度の高いキュー要素の
データをシフト動作をすることなく出力するプロセッサ
間のキューイング制御方式を提供することを目的とする
。

［課題を解決するための手段］ 第１図は本発明の基本構成図である。

第１図において、１０は入力レジスタ、１１はデータと
優先度情報の対により構成する複数のキュー要素を保持
するレジスタ、Ｉ２は比較制御部、１３は経路切換部、
１４はマルチプレクサ、Ｉ５は出力レジスタを表す。

本発明は、入力されたデータの優先度情報と既に複数の
レジスタに保持された複数のキュー要素の優先度情報と
を同時に比較して、最優先の優先度を検出すると、これ
に対応するデータ出力の経路を切換えて出力レジスタに
格納するものである。

［作用］ プロセッサから他のプロセッサへ送信するためのコマン
ド等のデータとその優先度を示す優先度情報は入力レジ
スタｌＯの各部ａ、ｂに格納される。一方、レジスタ１
１にはそれ以前に入力されたデータと優先度情報の対か
らなるキュー要素を個々のレジスタ１１−１〜１１−ｎ
に保持しており、入力レジスタと同様にデータと優先度
情報はそれぞれａ部、ｂ部に保持されている。　比較制
御部１２は、入力レジスタ１０に新しい情報が入力され
ると、入力レジスタの優先度とレジスタ１１に保持され
た複数のキューの優先度を同時に比較して、優先度が最
も高いものを検出する。検出結果として、入力レジスタ
１０およびレジスタｌｌ内のｌｌ−１〜１１−ｎの何れ
のレジスタかを識別する情報が得られる。また、比較制
御部Ｉ２は、同時にレジスタｌｌ内の複数のキュー要素
の中で最も優先度が低いレジスタを識別する。この場合
、最も低い優先度とは、レジスタが“空き゛状態のもの
を表す。

比較制御部■２において検出された優先度が最も高いレ
ジスタの識別情報は経路切換部１３に供給され、経路切
換部１３はその識別情報に基づいてマルチプレクサ１４
を駆動して、入力レジスタ１０またはレジスタ１１１＝
１１−ｎ０２部に保持するデータの出力経路の一つを開
いて出力レジスタ１５に入力する。この後、出力レジス
タ■５に出力された情報を保持していたレジスタ（１０
または１１内の一つ）の内容はクリアされ、その優先度
情報は最低の優先順位の数字が付与される。

経路切換部１３は、入力レジスタ１０に入力された情報
が最も優先度が高くて出力レジスタ１５に出力された時
は、レジスタ１１に対し何も制御を行わないが、それ以
外の場合は、比較制御部１２において検出された空き状
態のレジスタの識別情報を受は取って、対応するレジス
タｌ　１−１〜１１−ｎの一つに入力レジスタ１０に保
持された内容（データと優先度情報）の出力をセットす
るために制御信号を発生する。

このように、入力レジスタに入力されたデータはキュー
イングされた複数のデータと優先度を比較され、最も優
先度が高いデータが常に出力される。

［実施例］ 第２図は本発明の実施例の構成図である。

第２図には、第１図に示す基本的構成の中で、本発明に
より設けられた比較制御部と経路切換部の実施例構成を
示し、その他の各種のレジスタやゲート等は従来公知の
構成を用いることができる。

第２図において、比較制御部１２．経路切換部１３、マ
ルチプレクサ１４、出力レジスタ１５は第１図と同様の
数字符号で表す。

第２図の構成における各部の作用を説明する。

比較制御部１２内の比較回路１２１は、キュー要素を保
持する複数のレジスタ１ｌ−１−１１−ｎの優先度を表
す信号と、入力レジスタ１０の優先度を表す信号を入力
して、ハードウェアの論理機能構成により、次の信号を
生成する。

■最も高い優先度を持つレジスタを検出してそのレジス
タを表す信号。

■無効なデータ（最も低い優先度を持つ）が入っている
（次にロードされる）レジスタを示す信号。

■有効データが一つでもあるかどうかを示す信号。

■無効データ（空きレジスタ）が一つでもあるかどうか
を示す信号。

起動・緊急検出回路１２２は、外部からの書込み信号お
よび入力レジスタの優先度信号により緊急要求信号及び
起動信号を発生し、割込み発生回路１２３は各種の割込
み入力をまとめてシーケンス制御回路１２４に出力し、
シーケンス制御回路１２４は各回路間のタイミングを調
整して、入力された信号を他回路に対し出力する。

経路切換部１３のデコーダ１３１，１３２はエンコード
された信号を受は取り、これをデコードして各レジスタ
に対応する制御信号を発生する。

入力レジスタセットムク９フ回路１３３はシーケンス制
御回路１２４の制御信号と比較回路１２１の出力により
入力レジスタのデータをレジスタｌｌにセットするとと
もに入力レジスタをクリアする。また、出力レジスタセ
ント回路１３４は、シーケンス制御回路１２４からの制
ｍ信号と比較回路１２１の出力および外部（受信側のプ
ロセッサ）からの読取り信号により、出力レジスタ１５
のデータのセットを行うとともに外部でデータが受は取
られたことを確認する。

比較制御部１２の起動・緊急検出回路１２２は外部から
データ（コマンドなど）を書き込む時に出力（送信側の
プロセッサにより出力）される書込み信号により起動し
、シーケンス制御回路Ｉ２４を駆動するとともに、割込
発生回路１２３に有効データ有りを表す信号を供給する
。

入力レジスタｌＯからの優先度信号が起動・緊急検出回
路１２２に入力されると、その信号が緊急要求信号か否
かを識別し、緊急要求信号であることが識別されると、
割込発生回路１２３に対して緊急要求を発生する。割込
発生回路１２３はこれをシーケンス制御回路１２４に通
知すると、シーケンス制御回路１２４から受信側プロセ
ッサのインタフェース回路に対し緊急割込みを出力する
。

動作を説明すると、外部の送信側プロセッサは、比較回
路１２１から出力されるキューに空きがあることを表す
信号（上記■）を見て、空きがあることを確認すると、
入力レジスタ１ｏに送信データと優先度情報をセントし
、空きがなければ待機する。

比較制御部１２の起動・緊急検出回路１２２は外部から
の書込み信号を受は取って起動し、シーケンス制御回路
１２４に対し有効データの書込みを表す信号が送出され
、これを起動する。

比較回路１２１は上記したようにレジスタ１１の複数の
キュー要素の優先度信号と入力レジスタの優先度信号を
入力として、上記■〜■の信号を生成する。

入力レジスタ１０から緊急要求信号（優先度情報の中で
最も高いものを緊急要求信号とする）が入力している場
合、起動・緊急検出回路１２２でこれを検出して緊急要
求が割込発生回路１２３に出力される０割込発生回路は
比較回路１２１からの有効データ有りの信号や緊急要求
信号を受は取ると、シーケンス制御回路１２４に対しデ
ータ有りか、緊急要求か等の種別を表す割込み要求を出
力する。これを受は取ったシーケンス制御回路１２４は
タイミングをとって受信側のプロセッサへ緊急割込み信
号またはデータ有り割込み信号を出力すると共に起動信
号を経路切換部１３に出力して、入力レジスタセットム
ク９フ回路１３３を起動する。

比較回路１２１によって、緊急要求信号を含めて最も高
い優先度を保持するレジスタ番号（符号化信号）が検出
されると、そのレジスタ番号は経路切換部１３のデコー
ダ１３２と出力レジスタセント回路１３４に出力される
。デコーダ１３２ではその符号化された番号をデコード
してレジスタ１０．１１−１〜１１−ｎの中の一つのレ
ジスタ（その中のデータを保持するａ部）に対応する出
力をマルチプレクサ１４に供給する。これによりマルチ
プレクサ１４は最も高い優先度のデータを選択して出力
レジスタ１５へ供給する。出力レジスタはシーケンス制
御回路１２４の出力により駆動された出力レジスタセッ
ト回路１３４からのセントパルスによりマルチプレクサ
１４の出力を出力レジスタ１５にセットする。この後デ
コーダ１３２からのデコード出力により選択されたレジ
スタ（最も高い優先度のデータを保持していたレジスタ
）に対してクリア信号を供給して、そのレジスタを無効
化して空きレジスタとする。

出力レジスタ１５にセントされたデータは緊急割込みま
たはデータ有り割込みの信号を受は取った受信側プロセ
ッサにより読み出される。

このように、緊急要求信号が入力レジスタ１０に入力さ
れると、直ちに出力レジスタ１５に出力されて最優先で
受信側プロセッサに読み出される。

また、緊急要求以外の優先度であっても、入力レジスタ
１０またはレジスタ１１の各レジスタの中で最も高い優
先度を持つデータは、優先的に出力レジスタＩ５にセッ
トされて、受信側のプロセッサで処理される。

比較回路１２１における比較において、入力レジスタ１
０の優先度が、レジスタ１１内の複数のレジスタの何れ
か一つが保持する優先度よりも低い場合は、レジスタ１
１内の最高の優先度のデータが出力レジスタ１５に出力
され、入力レジスタｌＯのデータと優先度を表す情報が
レジスタ１１内の空きレジスタにセットされる。この動
作は、入力レジスタセットムク９フ回路１３３によるタ
イミング信号により制御される。すなわち、比較回路１
２１からの無効データ位置（空きレジスタ番号）の信号
■がデコーダ１３１に供給され、デコードされて対応す
る空きレジスタに対しセントパルスが供給される。これ
により、空きレジスタに入力レジスタ１０の内容がセッ
トされる。この後デコーダ１３１からは入力レジスタ１
０のクリア信号が出力されて、入力レジスタ１０がクリ
アされる。

複数のレジスタ１１−１〜１１−ｎが保持する優先度よ
り入力レジスタ１０が保持する優先度の方が高い場合は
シーケンス制御回路１２４に緊急要求を出力する。緊急
要求はシーケンス制御回路１２４から受信側のプロセッ
サに対して緊急割込み信号として送出される。緊急要求
でない場合は、起動・緊急検出回路１２２からシーケン
ス制御回路１２４を経てデータ有り割込みが受信側プロ
セッサに対して送出される。

［発明の効果］ 本発明によれば、送信側プロセッサから受信側のプロセ
ッサに対し先行して送信してキューイングされているデ
ータを後から飛び越したり、送信順序を変更する必要が
ある場合に、応答性を劣化することなく優先度に応した
順序で高速に相手プロセッサに対し送信することができ
、ソフトウェアに対する負荷をかけることなくハードウ
ェアにより実現することができる。

また、シフトレジスタを使用しないので、従って複雑な
シフト制御回路を必要としないため、構成を簡単化する
ことができる。

【図面の簡単な説明】

第１図は本発明の基本的構成図、第２図は実施例構成図
、第３図はプロセッサ間通信の従来方式の説明図、第４
図は従来の待行列制御方式の原理構成図である。 第１図中、 ｌＯ二入力レジスタ １１：複数のキュー要素を保持するレジスタ１２：比較
制御部 １３：経路切換部 １４：マルチプレクサ １５：出力レジスタ 特許出願人　　株式会社ピーエフニー 復代理人弁理士　　穂坂　和雄 本を明の基木虜版図 第１図

Claims (1)

1. 【特許請求の範囲】 処理されるべきデータおよびその処理優先度を示す情報
   とからなるキュー要素を個別に保持する複数のレジスタ
   を備えるとともにキュー要素の優先度を示す情報に応じ
   て処理されるべきデータを出力する制御を行うプロセッ
   サ間のキューイング制御方式において、 上記データおよび優先度を示す情報が入力される入力レ
   ジスタ（１０）と、 プロセッサへ供給されるデータを格納する出力レジスタ
   （１５）と、 入力レジスタと上記複数のレジスタ（１１）に保持され
   たキュー要素の優先度を比較するとともに入力レジスタ
   のキュー要素を上記複数のレジスタの一つに格納する制
   御を行う比較制御部（１２）と、前記比較制御部（１２
   ）における比較結果を入力して、最優先のキュー要素が
   格納されたレジスタが保持するデータを選択して出力レ
   ジスタ（１５）に出力する経路切換部（１３）とを備え
   ることを特徴とするキューイング制御方式。