CN101552607B - 位极化编码方法与系统 - Google Patents

位极化编码方法与系统 Download PDF

Info

Publication number
CN101552607B
CN101552607B CN200910133302.5A CN200910133302A CN101552607B CN 101552607 B CN101552607 B CN 101552607B CN 200910133302 A CN200910133302 A CN 200910133302A CN 101552607 B CN101552607 B CN 101552607B
Authority
CN
China
Prior art keywords
digit
polybinary
numeric code
binary digit
predetermined number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910133302.5A
Other languages
English (en)
Other versions
CN101552607A (zh
Inventor
德里克·雷德梅
理查德·詹姆斯·雷伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog equipment International Co.,Ltd.
Original Assignee
Linear Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linear Technology LLC filed Critical Linear Technology LLC
Publication of CN101552607A publication Critical patent/CN101552607A/zh
Application granted granted Critical
Publication of CN101552607B publication Critical patent/CN101552607B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
    • H03M7/04—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being two
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4915—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using pattern inversion or substitution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种用于转换一个数字码的方法和系统。一个数字信号被编码成具有多个二进制位的一个数字码。所述数字码的大概一半的二进制位被反转，以便产生一个修正的数字码以减小与所述数字码相关联的数字噪声。

Description

位极化编码方法与系统
技术领域
本发明涉及电子电路。特别地，本发明涉及实现数字数据编码和与此相关的电子电路的方法和系统
背景技术
A/D(模/数)和D/A(数/模)转换器被广泛应用于电子行业。在将模拟信号转换成数字信号时，根据某一频率，模拟信号在离散的点上被采样。测量这些采样点处的模拟信号的电压，然后，每一个采样点处的测量电压用具有多个二进制位的数字代码进行编码。上述数字码用于表示采样到的模拟值，并能够通过数字的方式被传送到终点。一旦代表模拟值的数字码被一个接收机接收，上述数字码就能够被一个D/A转换器解码，从而得到一个与被编码的所述原始电压相类似的估计电压(estimated voltage)。图1(a)是典型的A/D和D/A处理流程。在图1(a)中，A/D转换器110将一个模拟信号A作为其输入，并产生一个数字码B最作为其输出。上述数字码B通常经一个数字信号处理器115处理之后产生一个数字信号C。当数字信号C被传送并被接收机120接收之后，就可通过D/A转换器130进行D/A处理，并在数字信号C的基础上产生一个恢复的模拟信号C′。
基于与所述采样电压值相对应的一个查找表，代表模拟信号某一个采样电压的一个数字码通常由A/D转换器110确定。例如，图1(b)(现有技术)描述了一个典型的A/D转换器110。模拟信号A首先被模拟采样单元140采样，从而产生一个独立的模拟电压作为输出。对于每一个经模拟采样单元140处理而得到的模拟电压，A/D查找单元150基于查找表160确定一个代表上述模拟电压的数字码。
D/A转换器是将上述处理过程颠倒，即将数字码转换成代表该数字码的模拟电压。如图1(c)(现有技术)所示，在D/A转换器130中，根据接收到的数字码C，D/A查找单元170与查找表160相协商以产生一个模拟电压。然后代表该数字码的模拟电压被送到模拟信号产生器180，所述模拟信号产生器180能够利用不同的模拟电压来产生一个估计的模拟信号C′。
图1(d)(现有技术)是查找表160的一个示例，其中左栏190列出了各种模拟电压范围，相应地，右栏195为不同的模拟电压范围给出了14位数字码。例如，零电压的数字码是“00000000000000”。位于+0.000122v和+0.000244v之间的电压所对应的数字码是″00 0000 0000 0001″。位于-0.000122v和-0.000244v之间的电压所对应的数字码是″11 1111 1111 1111″，等等。
根据传统的查找表，如图1(d)(现有技术)所示，当一个模拟信号沿着负方向越过0v时，所述数字码的所有二进制位都从状态0变为1。当大量的数字输出在同一时刻向着同一方向变化时(从1变为0或者从0变为1)，由于输出负载电容的充放电，导致电路板上产生噪声电流。在各种应用中，例如通信，将模拟信号的中心设在0v是很普遍的，而且如此设置的模拟信号其中心也会经常偏移0V。因此，一个数字码的所有二进制位将会经常改变状态，而这使问题变得更严重。
减小数字噪声的一种早先的方法是格雷编码(Gray Coding)，如颁发给F.格雷(F.Gray)的美国专利2,632,058。通过允许任何两个临近的编码之间只有一个二进制位改变状态，该方法解决了上述问题。虽然该方法解决了上述问题，但是该方法的缺点是：该方法的实现需要复杂的电路进行数据的编码和解码。因此，需要一种即能够减小数字噪声又能够节约成本的解决方法。
附图说明
下面通过示范实施例对本发明做进一步描述。所述示范实施例是参考附图进行详细描述的。这些实施例并不是限制性的示范实施例，其中，类似的参考数字在几幅附图中代表着类似的结构。
图1(a)-(d)(现有技术)给出了一个传统的A/D和D/A以及模拟信息被数字编码和解码的方法；
图2是根据本发明的一个实施例，描述了位极化格式编码的高层方框图；
图3是根据本发明的一个实施例，描述了一个转换表，方便了采用位极化格式从模拟电压到数字码以及从数字码到修正数字码的转换；
图4是根据本发明的一个实施例，描述了一个在A/D和D/A流程中包含BPF编码的方框图400；
图5(a)-(e)是根据本发明的实施例，描述了位极化编码的不同示范实施方式。
具体实施方式
本发明公开了用于实现位极化格式及其应用的方法和系统。图2是根据本发明的一个实施例，描述了位极化格式编码的高层方框图200。数字码205是一个具有多个二进制位的二进制码。例如，一个数字码可以具有14个二进制位，每一个二进制位的状态是0或者1。这样的一个二进制码可以是A/D转换器(未示出)的一个输出。根据本发明实施例，当一个数字码205被接收后，该数字码205被一个位极化格式(BPF)单元210所修正以便产生一个修正的数字码215。与所述数字码205相比，所述修正的数字码215是通过将所述数字码205的某一特定部分位状态进行反转而得到的。例如，大概一半的所述数字码205的二进制位可以被反转。当本发明实施例与A/D转换器一起使用时，使用位极化格式是为了使从0变化到1的二进制位的数目与从1变化到0的二进制位的数目达到平衡，尤其是当所述模拟信号是一个小信号时。
在接收机端(未示出)，当所述修正的数字码215被接收后，BPF解码器220实现一个反向操作，以便在所述修正的数字码215的基础上，恢复所述数字码205。当所述BPF编码器210将某些二进制位反转时，所述BPF解码器220将被所述BPF编码器210反转的那些二进制位进行反转。一个示范性的BPF编码策略是将要反转的二进制位进行交替，即交替位极化格式或者ABPF。当二进制位的总数是偶数时，该策略确保了一半的二进制位被反转；当二进制位的总数是奇数时，该策略确保了大概一半的二进制位被反转。图3是所述BPF编码器210和所述BPF解码器220的一个ABPF转换表。
图3是根据本发明的一个实施例，一个转换表方便了采用位极化格式从模拟电压到数字码以及从数字码到修正数字码的转换。左栏190和中间栏195对应着图1(d)中的左栏190和右栏195。图3中的右栏310对应着所述BPF编码。对于所述表格中的每一个数字码(一行)，所述修正的数字码可以通过将给定的数字码中每隔一位进行反转而得到。例如，对于一个对应着模拟电压0V的全零的数字码而言，所述修正的数字码是″10 1010 1010 1010″。类似地，对于与0V有一个很小的偏移的数字电压，如-0.000122V相对应的数字码″11 1111 11111111″而言，所述的修正的数字码是″01 0101 0101 0101″。可见，当模拟电压从0V变化到-0.000122V时，所述数字码从全零变为全1，这就出现了前面所讨论的问题。而对于所述修正的数字码，大约一半的上述变化被避免了，所以减小了与初始数字码相关联的数字噪声。
图4是根据本发明的一个实施例，描述了一个在A/D和D/A流程中包含BPF编码的方框图400。除了图4包含有所述BPF编码器210和所述BPF解码器220之外，图4描述的方框图结构与图1所示的结构大部分是类似的。在本实施例中，由A/D转换器110产生的一个数字码被所述BPF编码器210所修正，从而产生一个与一个预先规定的编码策略相对应的一个修正的数字码。上述预先规定的编码策略可以与图3所述的策略相对应，也可以是任何合适的编码策略(如图5(a)-(e)所示)。
图4中的接收机410首先根据接收到的所述修正的数字码进行解码，以恢复已经被修改的所述数字码。如此产生的数字码然后被送到D/A转换器，以便为原始模拟电压A产生一个估计的A′。
图5(a)-(e)是根据本发明的实施例，描述了各种示范的位极化格式。图5(a)是根据本发明的一个实施例，给出了一种示范策略，其中交替的二进制位被反转以完成位极化。在图5(a)中，左边的电路510代表BPF编码器的一个示范实施例，其中反相器以交替的方式排列以便获得交替二进制位反转。所述电路510的输出全部代表所述修正的数字码。右边的电路515代表BPF解码器的一个示范实施例，其中反相器的排列结构与所述BPF编码器510的结构相同以便恢复原始的数字码。所述电路515的输出全部代表解码过的数字码。
图5(b)是根据本发明的一个实施例，给出了一种不同的示范策略，其中大约一半的二进制位被反转以完成位极化。在图5(b)中，左边的电路520代表BPF编码器的一个示范实施例，其中反相器被排列在该电路上面部分以便将第一个一半的二进制位进行反转。上述第一个一半可以对应着一个数字码的最低有效位或者最高有效位右边的电路525代表BPF解码器的一个示范实施例，其中反相器的排列结构与所述BPF编码器520的结构相同以便恢复原始的数字码。
图5(c)是根据本发明的一个实施例，给出了另一种不同的示范策略，其中大约一半的二进制位被反转以完成位极化。在图5(c)中，左边的电路530代表BPF编码器的一个示范实施例，其中反相器被排列在该电路下面部分以便将下面的一半二进制位进行反转。上述下面的一半二进制位可以对应着一个数字码的最高有效位或者最低有效位。右边的电路535代表BPF解码器的一个示范实施例，其中反相器的排列结构与所述BPF编码器530的结构相同以便恢复原始的数字码。
图5(d)是根据本发明的一个实施例，给出了另一种不同的示范策略，其中大约一半的二进制位被反转以完成位极化。在图5(d)中，左边的电路540代表BPF编码器的一个示范实施例，其中反相器的数目大约为一个数字码总位数的一半，而且以连续的方式被排列在该电路任何中间部分以便将相应的一半二进制位进行反转。只要不包含最低和最高有效位，所述中间部分可以位于任何位置。所述右边电路545代表BPF解码器的一个示范实施例，其中反相器的排列结构与所述BPF编码器540的结构相同以便恢复原始的数字码。
图5(e)是根据本发明的一个实施例，给出了另一种不同的示范策略，其中大约一半的二进制位被反转以完成位极化。在图5(e)中，左边电路550代表BPF编码器的一个示范实施例，其中反相器的数目大约为一个数字码总位数的一半，而且以多组的方式排列，每一组可以含有不同数目的反相器并分散在该电路的非临近部分，以便将相应的一半二进制位进行反转。右边电路555代表BPF解码器的一个示范实施例，其中反相器的排列结构与所述BPF编码器550的结构相同以便恢复原始的数字码。
虽然所公开的所有实施例都具备简单而有效的实施例，但是每一个实施例都能够达到避免所有的二进制位同时改变状态的目标，从而减小了所述数字噪声。
虽然本发明是通过特定实施例进行描述的，但是在此所采用的语言只是描述性语言，而不是限制性语言。可以在附属权利要求的范围内，在不背离本发明范围和精神的情况下，对本发明进行修改。虽然本发明是参考特定的结构、方式和材料进行描述的，但是本发明并不限于所公开的实施例，而是可以以各种形式实现，其中的一些可以是与所公开的实施例完全不同的，并扩展到所有等效的结构、方式和材料，例如在所述附属权利要求的范围内。

Claims (16)

1.一种将一个模拟信号转换成一个数字信号的方法，其特征在于，包括：
接收一个模拟信号；
测量所述模拟信号在多个采样点处的电压；
基于上述测量到的电压，为每一个在各自的采样点处测量到的电压选择一个多二进制位数字码，所述多二进制位数字码包含足够表示在所述各自的采样点处的所述测量到的电压的预定数目的二进制位；以及
对于每一个在各自的采样点处测量到的电压，在不考虑所述二进制位的状态的情况下，将所述多二进制位数字码的所述预定数目的二进制位的大概一半进行反转，以产生一个修正的多二进制位数字码，所述修正的多二进制位数字码足够表示所述各自的采样点处的所述模拟信号的测量到的电压。
2.根据权利要求1所述的方法，其特征在于，所述预定数目的二进制位的大概一半由所述二进制位的交替位组成。
3.根据权利要求1所述的方法，其特征在于，所述预定数目的二进制位的大概一半由所述二进制位的第一个一半组成。
4.根据权利要求1所述的方法，其特征在于，所述预定数目的二进制位的大概一半由所述二进制位的第二个一半组成。
5.根据权利要求1所述的方法，其特征在于，所述预定数目的二进制位的大概一半对应于连续的二进制位。
6.根据权利要求1所述的方法，其特征在于，所述预定数目的二进制位的大概一半对应于多个连续的二进制位。
7.一种将一个数字信号转换成一个模拟信号的方法，其特征在于，包括：
接收一个根据权利要求1所述的方法得到的包含多个多二进制位数字码的数字信号，其中每一个多二进制位数字码包含足够表示各自的采样点处的电压的预定数目的二进制位；
对于每一个各自的多二进制位数字码，在不考虑所述二进制位的状态的情况下，反转权利要求1所述的大概一半的已被反转的所述预定数目的二进制位，用于恢复出原始的多二进制位数字码；以及
对于每一个恢复出的原始的多二进制位数字码，确定一个由所述恢复出的原始的多二进制位数字码表示的各自的采样点处的所述模拟信号的电压。
8.根据权利要求7所述的方法，其特征在于，所述大概一半的已被反转的所述预定数目的二进制位由所述二进制位的交替位组成。
9.根据权利要求7所述的方法，其特征在于，所述大概一半的已被反转的所述预定数目的二进制位由所述二进制位的第一个一半组成。
10.根据权利要求7所述的方法，其特征在于，所述大概一半的已被反转的所述预定数目的二进制位由所述二进制位的第二个一半组成。
11.根据权利要求7所述的方法，其特征在于，所述大概一半的已被反转的所述预定数目的二进制位对应于连续的二进制位。
12.根据权利要求7所述的方法，其特征在于，所述大概一半的已被反转的所述预定数目的二进制位对应于多个连续的二进制位。
13.一种包含A/D转换器的电子电路，其特征在于，包括：
一个电路，被配置成用于实现一种功能，并且具有一个能够将一个模拟信号转换成一个数字信号的部分，其中所述将一个模拟信号转换成一个数字信号的部分包括：
一个接收部分，用于接收一个模拟信号；
一个测量部分，用于确定多个采样点处的所述模拟信号的电压；
一个转换部分，用于基于所述模拟信号的电压，为每一个各自的采样点处测量到的电压选择一个多二进制位数字码，所述多二进制位数字码包含足够表示所述各自的采样点处的所述测量到的电压的预定数目的二进制位；以及
一个反转部分，用于在不考虑所述二进制位的状态的情况下为每一个各自的采样点处测量到的电压反转所述多二进制位数字码的大概一半的预定数目的二进制位以便产生一个修正的多二进制位数字码，所述修正的多二进制位数字码足够数字化的表示各自的采样点处的所述模拟信号的电压。
14.一种包含D/A转换器的电子电路，其特征在于，包括：
一个电路，被配置成用于实现一种功能，并且具有一个能够将一个由权利要求13所述的电子电路确定的数字信号转换成一个模拟信号的部分，其中所述将一个由权利要求13所述的电子电路确定的数字信号转换成一个模拟信号的部分包括：
一个能够接收由权利要求13所述的电子电路确定的包含多个多二进制位数字码的数字信号的部分，其中每一个多二进制位数字码包含预定数目的二进制位，所述预定数目的二进制位足够表示各自的采样点处的模拟信号的电压；
一个反转部分，用于在不考虑所述二进制位的状态的情况下，为每一个各自的多二进制位数字码反转权利要求13中所述的大概一半的已被反转的所述预定数目的二进制位以便恢复出原始的多二进制位数字码来表示各自的采样点处的所述模拟信号的电压；以及
一个转换部分，用于为每一个恢复出的原始的多二进制位数字码确定一个由所述恢复出的原始的多二进制位数字码表示的各自的采样点处的所述模拟信号的电压。
15.一种减小数字噪声的方法，其特征在于，包括：
接收一个包含多个多二进制位数字码的数字信号，其中每一个多二进制位数字码包含足够表示各自的采样点处的电压的预定数目的二进制位；
在不考虑所述二进制位的状态的情况下，为每一个各自的多二进制位数字码反转所述多二进制位数字码的大概一半的预定数目的二进制位，用于产生一个修正的多二进制位数字码以减小与所述多二进制位数字码相关联的数字噪声。
16.一种减小数字噪声的方法，其特征在于，包括：
接收一个根据权利要求15所述的方法得到的包含多个多二进制位数字码的被编码成能够减小与所述多二进制位数字码相关的数字噪声的数字信号，其中每一个多二进制位数字码包含预定数目的二进制位；以及
在不考虑所述二进制位的状态的情况下，为每一个各自的多二进制位数字码反转所述数字信号的所述多二进制位数字码的大概一半的多个二进制位，用于恢复权利要求15中相应的修正的多二进制位数字码。
CN200910133302.5A 2008-03-31 2009-03-31 位极化编码方法与系统 Active CN101552607B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/078,384 2008-03-31
US12/078,384 US7656337B2 (en) 2008-03-31 2008-03-31 Method and system for bit polarization coding

Publications (2)

Publication Number Publication Date
CN101552607A CN101552607A (zh) 2009-10-07
CN101552607B true CN101552607B (zh) 2014-10-01

Family

ID=40790819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910133302.5A Active CN101552607B (zh) 2008-03-31 2009-03-31 位极化编码方法与系统

Country Status (4)

Country Link
US (1) US7656337B2 (zh)
EP (1) EP2107745B1 (zh)
CN (1) CN101552607B (zh)
TW (1) TWI458265B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101341756B1 (ko) 2006-05-21 2013-12-13 트라이젠스 세미컨덕터 가부시키가이샤 디지털 아날로그 변환장치
JP5552614B2 (ja) 2008-06-16 2014-07-16 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ デジタルスピーカー駆動装置，デジタルスピーカー装置，アクチュエータ，平面ディスプレイ装置及び携帯電子機器
JP5568752B2 (ja) * 2009-12-09 2014-08-13 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ 選択装置
CN106375909A (zh) * 2009-12-16 2017-02-01 株式会社特瑞君思半导体 音响系统
CN102164025B (zh) * 2011-04-15 2013-06-05 北京邮电大学 基于重复编码和信道极化的编码器及其编译码方法
US9083387B2 (en) 2012-12-18 2015-07-14 Samsung Electronics Co., Ltd. Communication system with compound coding mechanism and method of operation thereof
US8952834B1 (en) * 2013-02-26 2015-02-10 Kandou Labs, S.A. Methods and systems for low weight coding
US10312947B2 (en) * 2016-01-21 2019-06-04 Huawei Technologies Co., Ltd. Concatenated and sliding-window polar coding
US10069510B2 (en) 2016-11-21 2018-09-04 Samsung Electronics Co., Ltd. System and method for maximal code polarization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574456A (en) * 1993-07-26 1996-11-12 Samsung Electronics Co., Ltd. Signal processing method and apparatus therefor
CN1320769C (zh) * 2002-11-20 2007-06-06 恩益禧电子股份有限公司 编码器、解码器以及数据传送系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133158A (en) 1979-04-04 1980-10-16 Nec Corp Pulse code communication system
JPS5875950A (ja) * 1981-10-31 1983-05-07 Sony Corp ２値データの伝送方法
GB2293288B (en) 1994-09-15 1998-09-23 Sony Uk Ltd Conversion between analogue and digital signals
US5830064A (en) * 1996-06-21 1998-11-03 Pear, Inc. Apparatus and method for distinguishing events which collectively exceed chance expectations and thereby controlling an output
GB2319930B (en) 1996-11-27 2001-05-16 Sony Uk Ltd Storage and transmission of one-bit data
US6229897B1 (en) * 1997-10-30 2001-05-08 Transcrypt International, Inc. Apparatus and method of secured analog voice communication
KR100384886B1 (ko) * 2000-10-10 2003-05-22 주식회사 케이티 니블 반전 부호 활용 방법 및 그 장치
JP2002202760A (ja) * 2000-12-27 2002-07-19 Nec Corp 液晶表示装置の駆動方法及び駆動回路
DE10145722A1 (de) * 2001-09-17 2003-04-24 Infineon Technologies Ag Konzept zur sicheren Datenkommunikation zwischen elektronischen Bausteinen
US20050047512A1 (en) * 2003-08-28 2005-03-03 Neff Robert M. R. System and method using self-synchronized scrambling for reducing coherent interference
US7501963B1 (en) * 2007-10-17 2009-03-10 Micron Technology, Inc. Balanced data bus inversion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574456A (en) * 1993-07-26 1996-11-12 Samsung Electronics Co., Ltd. Signal processing method and apparatus therefor
CN1320769C (zh) * 2002-11-20 2007-06-06 恩益禧电子股份有限公司 编码器、解码器以及数据传送系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D.舒塔寿.电子模拟数字转换器.《电子模拟数字转换器》.机械工业出版社,1984,(第一版),3、6-7、71. *

Also Published As

Publication number Publication date
TWI458265B (zh) 2014-10-21
TW200950348A (en) 2009-12-01
EP2107745B1 (en) 2014-12-31
CN101552607A (zh) 2009-10-07
US20090243905A1 (en) 2009-10-01
EP2107745A1 (en) 2009-10-07
US7656337B2 (en) 2010-02-02

Similar Documents

Publication Publication Date Title
CN101552607B (zh) 位极化编码方法与系统
US7385535B2 (en) Decoding system and method based on context-based adaptive binary arithmetic coding
WO2009046014A2 (en) Simplified receiver for use in multi-wire communication
JPH03274920A (ja) 信号符号化装置および信号復号化装置、並びに信号符号化復号化装置
JPH09181921A (ja) ディジタル情報符号化装置、ディジタル情報復号化装置、ディジタル情報符号化・復号化装置、ディジタル情報符号化方法、及びディジタル情報復号化方法
Tarui et al. High-speed implementation of JBIG arithmetic coder
GB1597468A (en) Conversion between linear pcm representation and compressed pcm
JPH11243342A (ja) 可変長符号復号装置
US5565864A (en) Absolute encoder
EP0470793B1 (en) Digital signal orthogonal transformer apparatus
JPH0974359A (ja) 誤り訂正復号回路
EP1001540A2 (en) Block coding method and apparatus
JP3953650B2 (ja) 情報符号化装置及び方法
JPS6341271B2 (zh)
JPS6315534A (ja) たたみ込み符号器
CN113472481A (zh) 一种解码方法及解码设备
JP6293125B2 (ja) ５ｂ／６ｂ符号化のための回路装置、デバイス及び方法
JPH01222576A (ja) 画像符号化方法および装置
KR20030052803A (ko) 유니버셜 가변 길이 코드 부호어 다중 추출 방법 및 그를위한 룩-업 테이블 구성 방법
JP2008244599A (ja) 復号装置
JPS63117520A (ja) 直列‐並列変換方法
JPS6173426A (ja) 符号誤り訂正装置
JP2009049630A (ja) 算術復号器およびエントロピ復号器
JPS6376579A (ja) 画像デ−タ符号化装置
JPH066237A (ja) 可変長符号復号装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: The United States of California Milpitas City

Patentee after: LINEAR TECHNOLOGY Corp.

Address before: The United States of California Milpitas City

Patentee before: Linear Technology Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20210901

Address after: Limerick

Patentee after: Analog equipment International Co.,Ltd.

Address before: The United States of California Milpitas City

Patentee before: LINEAR TECHNOLOGY Corp.

TR01 Transfer of patent right