CN101546353A - 电子电路基板的关于电源噪声抑制的设计妥当性验证方法 - Google Patents

Abstract

提供一种电子电路基板的关于电源噪声抑制的设计妥当性验证方法。关于印刷布线基板上的第i个(i＝1～n)LSI，将输入阻抗特性表示为Zlsi[i]，将从印刷布线基板整体中除去了所述第i个LSI后的特性、并且是从所述第i个LSI的安装位置观察时的反射阻抗特性表示为Z11[i]，则从印刷布线基板向所述LSI输入的输入电压Vin[i]由Vin[i]＝VDD－Zlsi[i]×VDD/(Zlsi[i]+Z11[i])给出，判定反射电压Vr[i]＝Vin[i]×(Zlsi[i]+Z11[i])/(Zlsi[i]－Z11[i])是否满足|Vr[i]|≤ΔV(电源变动允许范围)来验证设计妥当性。

Description

电子电路基板的关于电源噪声抑制的设计妥当性验证方法

技术领域

本发明涉及电源噪声分析技术，特别是涉及电子电路基板的与电源噪声抑制相关的妥当性验证装置、方法以及程序。

背景技术

对于安装在电子电路基板上的LSI(Large Integrated Circuit，大规模集成电路)等半导体元件来说，由于信号的高速化、电源的低电压化的不断发展，电源噪声会对电子电路的稳定动作、质量造成影响。被称为电源完整性(PI，power integrity)的电源噪声抑制对于电子电路设计来说是不可或缺的。

关于在电子电路基板(也称为“印刷布线基板”或“印刷电路基板”)的设计阶段等中对电源噪声进行抑制、分析的方法，提出了各种方案。

例如，在专利文献1中，作为在基板制造前的基板布线(layout)过程中或者在完成了基板布线后评价是否形成了能够抑制电源电压变动并能够防止不必要电磁辐射(由电源供应系统电路的谐振引起)的印刷电路基板的方法而公开了以下印刷电路基板特性评价方法，该印刷电路基板特性评价方法包括下述步骤：计算出从安装在印刷电路基板上的各个有源元件的电源端子连接位置观察时的基板内的电源供应系统电路的阻抗特性；计算出从电源端子连接位置到连接在距其最近的位置处的电容元件的阻抗特性；通过比较所述电源供应系统电路的阻抗特性和到所述电容元件为止的阻抗特性的大小、相位、实部、虚部中的某一项来判断在该电源供应系统电路内是否发生了谐振。这一方法从电源—GND设计信息中提取出阻抗信息并计算出基板的谐振来验证设计的妥当性，但是未考虑LSI的特性等而对电源噪声进行分析。即，未对来自LSI的在印刷电路基板上传播的电源噪声进行分析。

作为考虑了从LSI向基板上传播的电源噪声的方法，例如在专利文献2中，作为在印刷布线基板的设计阶段能够考虑印刷布线基板的影响来分析半导体集成电路内部的电源噪声并能够对从半导体集成电路产生的印刷布线基板上的电源噪声进行分析的电源噪声分析方法而公开了以下方法，该方法包括下述阶段：将半导体集成电路分割成多个第一单位区域，以对电源布线、电路、电路的电流消耗进行简化后的电源网、电容器、以及电流源来表示各个第一单位区域，通过对该多个第一单位区域汇总该电源网、电容器、以及电流源而求出该半导体集成电路的整体的模型，将安装该半导体集成电路的印刷布线基板分割成多个第二单位区域，对各个第二单位区域以电源网和电容器来表示电源层，通过对该多个第二单位区域汇总该电源网而求出该印刷布线基板的整体的模型，结合该半导体集成电路的整体的模型和该印刷布线基板的整体的模型来解电路方程式。

根据该电源噪声分析方法，结合半导体集成电路的电源噪声分析用模型和印刷布线基板的电源噪声分析用模型来进行电源分析，由此对于所关注的半导体集成电路来说能够考虑印刷布线基板上的其他半导体集成电路所产生的电源噪声的影响，并且能够在此基础上对从半导体集成电路产生并在印刷布线基板上传播的电源噪声进行分析。

专利文献1：日本专利文献特开2005—251223号公报；

专利文献2：日本专利文献特开2005—31850号公报。

以下，给出本发明的相关技术的分析。

在相关技术(例如专利文献1等)中，仅依据印刷布线基板和旁路电容器的特性而未考虑成为噪声源的LSI的影响。结果，即使本来LSI所产生的噪声量小，也必须采取电源噪声对策，从而有时会导致质量过高、即成本上升。

半导体器件的高速化会导致电源噪声增大，低电压化会导致电源噪声耐受量下降，由此将使得印刷布线基板的设计有时简单有时复杂。

这样，印刷布线基板中的电源噪声的抑制虽然是不可或缺的，但是恰当地对电源噪声进行分析的方法却是不明确的。

在其他的相关技术(专利文献2)中，能够在考虑印刷布线基板上的其他半导体集成电路所产生的电源噪声的影响的同时对从半导体集成电路产生并在印刷布线基板上传播的电源噪声进行分析，是结合该半导体集成电路的整体的模型和该印刷布线基板的整体的模型来解电路方程式的方法。

这样看来，上述相关技术与后述的本发明的设计妥当性验证技术是完全不同的。

本申请的发明者认识到验证与电源噪声抑制相关的设计妥当性的必要性，所述电源噪声抑制是基于印刷布线基板等电子电路基板中的电源噪声的模型化而进行的。

本发明的目的在于提供一种能够分析电子电路基板的电源噪声并进行与电源噪声抑制相关的设计妥当性验证的方法、装置、以及记录有程序的计算机可读的记录介质。

发明内容

简而言之，本申请所公开的发明为了解决上述问题而采用了以下方式。

本发明的一个方式提供一种电子电路基板的设计妥当性验证方法(装置、记录有程序的计算机可读的记录介质)，在所述电子电路基板上安装半导体器件，所述验证方法的特征在于，求出对从所述电子电路基板侧向所述半导体器件输入的电压的所述半导体器件中的反射电压，判定所述反射电压是否处于能够保证所述半导体器件的工作的电源变动允许的范围内来验证设计妥当性。

在本发明中，根据反射系数求出对来自所述电子电路基板侧的输入电压的所述半导体器件中的反射电压，所述反射系数是基于所述电子电路基板上的所述半导体器件的电源—GND间输入阻抗和除去了所述半导体器件后的所述电子电路基板整体的反射阻抗特性而规定的。

本发明也可以采用以下方式：假定n个所述半导体器件安装在所述电子电路基板上，其中所述n为预定的正整数，

关于第i个所述半导体器件，其中i＝1～n，将输入阻抗特性表示为Zlsi[i]，

将从所述电子电路基板整体中除去了所述第i个半导体器件后的特性、并且是从所述第i个半导体器件的安装位置观察时的反射阻抗特性表示为Z11[i]，

将电源电压表示为VDD，

则从所述电子电路基板向所述半导体器件输入的电压Vin[i]由Vin[i]＝VDD—Zlsi[i]×VDD/(Zlsi[i]+Z11[i])给出，

通过Vr[i]＝Vin[i]×(Zlsi[i]+Z11[i])/(Zlsi[i]—Z11[i])求出反射电压Vr[i]，

判定是否满足所述反射电压Vr[i]的绝对值|Vr[i]|小于等于电源变动允许范围ΔV的条件、即|Vr[i]|≦ΔV。

本发明也可以采用以下方式：将ΔV/VDD表示为v，当存在Z11[i]、Zlsi[i]不满足条件式0≦Z11[i]≦{2v+1+√(8v+1)}×Zlsi[i]/{2(1—v)}的半导体器件时，判定为设计不妥当，当安装在所述电子电路基板上的所有半导体器件均满足上述条件式时，判定为设计妥当。

根据本发明，能够验证电子电路基板的与电源噪声抑制相关的设计妥当性。

附图说明

图1是说明本发明的一个实施例的处理步骤的图；

图2的(A)～(B)是说明电子电路基板(印刷基板)的结构示例的图；

图3是表示LSI安装基板的模型的图；

图4是示意性地表示安装在印刷布线基板上的LSI芯片的内部结构的图；

图5的(A)～(D)是说明电源·GND平面模型(plane model)的图；

图6的(A)～(D)是表示电源—GND的阻抗特性的图；

图7的(A)～(B)是说明本发明的一个实施例中的电源噪声分析的图；

图8是说明本发明的一个实施例的妥当性验证的图。

具体实施方式

在说明本发明的设计妥当性验证之前，作为其前提首先说明基于反射理论的电源噪声分析方法。

图7的(A)表示了本发明的概念，图7的(B)表示了作为本发明的基础的反射理论的概念。一般来说，如果与不同特性阻抗的传输线路接触，则会发生反射。将这些特性阻抗表示为Za和Zb。将反射电压相对于输入电压的比表示为反射系数r，能够通过Za和Zb计算出该反射系数r。

r＝{Zb—Za}/{Zb+Za}   …(1)

在电子电路基板(印刷布线基板)与半导体器件(LSI)的连接中，也可以视为是阻抗特性不同的传输线路的连接。

这里，由于LSI的输出缓冲器(后述的图3的27等)从接地电位GND到电源电位VDD进行最大摆动(full swing)，因此从印刷布线基板向LSI输入的电压视为相当于VDD。

在印刷布线基板与LSI的接触点产生对电源电压VDD的反射电压Vr，这相当于电源噪声。

由于LSI的工作保证有±ΔV的电源变动允许值，因此反射电压Vr处于±ΔV的范围内即可。

假定n个(n为预定的正整数)LSI被安装在印刷布线基板上，关注第i个(i＝1～n)LSI。将第i个LSI的特性(输入阻抗)表示为Zlsi[i]。

计算出从印刷布线基板整体除去了第i个LSI之后的特性、并且是从第i个LSI的安装位置观察时的反射阻抗特性(Z11)，将其表示为Z11[i]。

由于电源噪声起源于LSI内部的开关动作(例如在CMOS LSI等中为逻辑0、1的开关动作)，因此可以视为图7的(A)的简易模型。此时，在第i个LSI与印刷布线基板的边界(安装位置)，

最大值为电源电压VDD，

最小值为由Z11[i]和Zlsi[i]对电源电压VDD进行分压后的电压、即式(2)的电压被施加给第i个LSI的输入。因此，以最大值VDD与最小值的差为振幅的噪声电压Vin[i]被施加给第i个LSI。

VDD·Z11[i]/(Z11[i]+Zlsi[i])   …(2)

Vin[i]＝VDD—Zlsi[i]×VDD/(Zlsi[i]+Z11[i])  …(3)

一般来说，阻抗Z11[i]与Zlsi[i]不相等。因此，会产生反射和透过的影响。

即，根据图7的(B)的反射的式子，第i个LSI的反射噪声Vr[i]变为Vr[i]/Vin[i]＝(Zlsi[i]—Z11[i])/(Zlsi[i]+Z11[i])   …(4)。

反射噪声Vr[i]扩散至整个基板。根据式(4)，一般来说通过由实部和虚部构成的复数来表示Vr[i]。

通过计算从第i个LSI向任意的LSI的透过阻抗(透過インピ—ダンス)，能够计算出从第i个LSI向印刷布线基板扩散的噪声Vr[i]的传播。

例如图2的(A)所示，在印刷布线基板上安装有半导体器件(LSI)11和电容(旁路电容器)12等元件。一般来说，多层印刷布线基板如图2的(B)所示例如以将印刷布线基板10的绝缘树脂夹持在中间的方式而设置有电源层(电源布线层)21和GND层(GND布线层)22。通过该层从电源13向LSI11供电。

对于LSI的模型(阻抗特性模型)来说，可以通过实际驱动器件并根据电源电压和电源电流(V—I特性)计算出LSI的电源—GND阻抗(Z参数)的方法、或者通过测量回波损耗(S参数S11)并转换为Z参数而求出阻抗特性。或者，如果有半导体模型(SPICE模型等)，则也能够通过模拟以同样的方法求出阻抗特性。以下，说明基于LSI的设计信息并根据输出信号数及其驱动能力而求出LSI的电源—GND(接地)间的输入阻抗的方法。

图3是表示安装LSI的印刷布线基板的模型的图。在图3中示意性地表示了印刷布线基板10上的电源30、电源层21/GND层22、LSI(LSI封装)11、LSI端子(引脚(lead)、BGA(Ball Grid Array，球栅阵列)等)28、LSI封装中的电源层/GND层、LSI芯片11A、芯片端子25(导线(wire)、凸块(bump)等)、n个输出缓冲器27、芯片端子(导线、凸块等)26、信号布线/GND层、LSI端子(引脚、BGA等)28′、n比特的信号布线/GND层的连接结构。

将LSI端子部分的电源/GND的特性阻抗表示为Zvterm并将其信号的特性阻抗表示为Zsterm，将LSI封装部分的电源/GND的特性阻抗表示为Zvpkg并将其信号的特性阻抗表示为Zspkg，将芯片的端子部分的电源/GND的特性阻抗表示为Zvbump并将其信号的特性阻抗表示为Zsbump。由于它们与输出阻抗Rout、后述的印刷布线基板的特性相比影响小，因此即使没有这些信息，尽管精度会下降，但是不会对电源噪声分析造成太大的影响。

可以通过下式(5)计算出LSI的电源—GND间的输入阻抗。

Zlsi＝Zvterm+Zvpkg+Zvbump+{Rout+Zsbump+Zspkg+Zsterm+Rs+Z0}/n                   …(5)

在省略了Zvtern、Zsterm、Zvpkg、Zspkg、Zvbump、Zsbump的情况下，单纯地变为下式。

Zlsi＝{Rout+Rs+Z0}/n      …(6)

根据式(6)，LSI的电源—GND间的输入阻抗Zlsi等于信号输出的输出阻抗Rout、布线的特性阻抗Z0、阻尼电阻Rs之和除以信号线数而得到的值。

另外，这里全部为相同的输出阻抗、相同的布线的特性阻抗、阻尼电阻，但是即使互不相同，也能够在理论上置换为合成电阻的计算。即，作为所求的电阻值R，为下式所示，即使Rout、Rs、Z0互不相同，也能够求出。

1/R＝1/R1+1/R2+…+1/Rn   …(7)。

图4是示意性地表示安装在印刷布线基板10上的LSI芯片的内部结构(具有相当于n比特的输出缓冲器)的图。当为LSI内部电路时，需要芯片内的内部输出门数、芯片内布线(铝布线等)的特性阻抗，基本的考虑方法与图3相同。

根据LSI设计信息1A，将芯片内的内部输出门数表示为n，将输出阻抗表示为Rout，将LSI端子部分的电源/GND的特性阻抗表示为Zvterm，将LSI封装部分的电源/GND的特性阻抗表示为Zvpkg，将芯片的端子部分的电源/GND的特性阻抗表示为Zvbump，将芯片内布线(铝布线等)的特性阻抗表示为Zschip，可以通过式(8)计算出LSI的电源—GND间的输入阻抗。

Zlsi＝Zvterm+Zvpkg+Zvbump+{Rout+Zschip}/n   …(8)

表示了半导体(输出缓冲器)将从印刷布线基板的电源—GND提供的电能转换为信号传播的能量、并向其他的LSI进行信号传播的模型。另外，在图4中，表示了不是LSI间的信号、而是自身的LSI内部电路的能量传播。

如图5所示，印刷布线基板的电源—GND可以通过将传输线路排列为网状(mesh)的模型来近似。图5的(A)的电源—GND平面如图5的(B)所示通过传输线路模型来近似(模型化)，或者如图5的(C)所示通过电阻·电容·电感等的网状结构来近似(模型化)。图5的(C)是表示使用L(电感)、C(电容)、R(电阻)模型化了图5的(B)的二维传输线路模型的一个示例的图。

图5的(D)是在印刷布线基板上安装有两个LSI和数个旁路电容器的模型。为了便于说明，将LSI的模型表示为纯电阻，将电容器模型表示为纯电容，但是它们分别具备具有频率特性的阻抗特性。另外，在图5的(D)中，为了简单化而假定安装有两个LSI(在LSI模型中为Zlsi[1]和Zlsi[2]这两个)，但在实际的分析中使用安装在电子电路基板上的LSI和半导体元件的特性阻抗数据来进行分析。对于印刷布线基板的电源GND来说，如图5的(A)至(C)所示，将电源—GND的并列平板电容器分割为网状结构。在图5的(D)所示的例子中，电源层为一层，GND层为一层，但是电源、GND存在多层也没关系，在该情况下需要考虑各自的电源层、GND层的结合来进行模型化。在该网状模型中相应于在电子电路基板上的安装位置来连接LSI和电容器的模型，由此构成了分析模型。电容器模型通过电容(C)、等价串联电阻(ESR：Equivalent SeriesResistance)、等价串联电感(ESL：Equivalent Series inductance)的串联电路来表示。

说明使用图5的(D)所示的模型的电源噪声分析方法。对于第1个LSI(LSI模型Zlsi[1])，反射电压Vn[1]经由印刷基板上的传输线路网向四处传播。

在图5的(D)中，从一个接点(节点，node)连接4条传输线路，在每条传输线路中传播噪声Vn[1]/4的振幅。在任意的传输线路中传播的噪声一旦遇到下一个接点，则会产生反射·透过的现象。假定所有的传输线路具有相同的阻抗，由于一条传输线路分支为三条，因此与连接到特性阻抗为1/3的传输线路是等价的。

此时，为式(9)和式(10)所示，随着不断地向下传播，振幅变小。

反射的噪声振幅＝原振幅·(Z0/3—Z0)/(Z0/3+Z0)

                    ＝—原振幅/2           …(9)

每条传输线路的透过的噪声振幅＝(原振幅—反射的振幅)/3

                            ＝原振幅/2     …(10)

另外，反射也是每遇到接点就重复地进行反射·透过，作为整体，噪声如同波纹扩散那样向整个基板传播。另外，上述式(9)、式(10)是当为一个接点连接有四个传输线路的模型的情况，根据模型的形式为不同的式子。

通过重复这样的运算，从LSI产生的噪声向整个基板扩散，并且能够计算出各噪声量。

然后，对图5的(D)的第2个LSI(LSI模型Zlsi[1]；i为自然数，为用于识别LSI的值)也进行同样的计算。如果在印刷布线基板上安装有三个以上的LSI，则对所有的LSI进行计算。

然后，取安装在印刷布线基板上的所有LSI的噪声量之和，由此根据叠加原理相当于计算出了考虑了所有LSI的电源噪声。这样，能够再现电源噪声产生的机理，从而能够在印刷布线基板的设计阶段掌握电源噪声的情况。

图6的(A)、(B)表示了印刷布线基板的电源—GND间的反射阻抗特性(Z11)、透过阻抗特性(Z21)的计算示例。横轴为频率(对数坐标)。在图6的(A)、(B)中，“100um(εr＝4.4)”中的εr为平行平板电容器(例如图5的(A)中的由电源层21、GND层22的平行平板和它们之间的绝缘体24构成的电容器)的绝缘体(电介质)的介电常数，100um(微米)为绝缘体(电介质)的膜厚。

如果在该印刷电路基板上安装旁路电容器，则如图6的(C)和(D)所示，阻抗特性(反射阻抗特性(Z11)、透过阻抗特性(Z21))发生变化。表示了由于在印刷布线基板上安装旁路电容器(电容器)而使基板整体的阻抗特性改变，表示了即使是相同容量的电容器、如果安装位置改变则特性本身也会发生变化。在图6的(C)、(D)中，“NO CAP”表示没有电容。“0.1uF×4Upside@50mm”表示将容量为0.1uF(微法)的四个电容在元件面侧相互间隔开50mm而配置的情况。另外，“0.1uF×4Downside@50mm”表示将容量为0.1uF(微法)的四个电容在焊接面侧相互间隔开50mm而配置的情况。

LSI自身也具有电源—GND间的输入阻抗，在与印刷布线基板的接触点会发生阻抗不匹配(参照图7的(B))，反射理论成立。

这样，对任意的LSI和印刷布线基板进行反射分析并叠加反射波，由此能够分析出电源噪声。

接下来，说明本发明的设计妥当性验证。

在第i个LSI的模型中，将特性(输入阻抗)表示为Zlsi[i](i为自然数，为用于识别LSI的值)，将LSI的电源电压表示为VDD，将LSI要求的电源允许值表示为±ΔV(ΔV为正数)。

如图7的(A)的模型所示，除去了第i个LSI之后的基板整体的反射阻抗特性Z11[i]与LSI的输入阻抗Zlsi[i]连接，当VDD被Z11[i]和Zlsi[i]分压后，该边界的电位为下式所示。

Zlsi[i]×VDD/(Zlsi[i]+Z11[i])   …(11)

当由于LSI内部的开关动作而使内部断开(off)时，由于该边界的电位为VDD，因此从印刷布线基板(Z11[i])向LSI(Zlsi[i])输入的输入电压Vin[i]如通过上述(3)式说明的那样变为下式。

Vin[i]＝VDD—{Zlsi[i]×VDD/(Zlsi[i]+Z11[i])}

        ＝Z11[i]×VDD/(Zlsi[i]+Z11[i])   …(12)

在上述说明中，由于根据反射分析来求出电源噪声，因此在第i个LSI的输入阻抗Zlsi[i]和除去了第i个LSI之后的基板整体的反射阻抗特性Z11[i]之间，反射的关系式(13)成立。

Vr[i]/Vin[i]＝(Zlsi[i]—Z11[i])/(Zlsi[i]+Z11[i])   …(13)

这里，一般来说，LSI被规定了能够保证工作的电源噪声量，将其表示为±ΔV(ΔV为正数)。

由于必须将反射电压Vr[i]抑制在±ΔV的范围内，因此必须满足下式的关系。

ΔV≧|Vr[i]|   …(14)

ΔV≧|Vin[i]×(Zlsi[i]—Z11[i]/(Zlsi[i]+Z11[i])|

   ＝|{Z11[i]×VDD/(Zlsi[i]+Z11[i])}×{(Zlsi[i]—Z11[i])/(Zlsi[i]+Z11[i])}|   …(15)

(其中，||为绝对值)

假定下式(16)成立，其中±v为允许电压变动率，，如果展开(15)式，则变为下式(17)。

ΔV/VDD＝v   …(16)

—v≦{Z11[i]×VDD/(Zlsi[i]+Z11[i])}×{(Zlsi[i]—Z11[i])/(Zlsi[i]+Z11[i])}≦v   …(17)

根据式(17)，求出Z11[i]的允许范围。

即，根据式(17)的左边(—v≦{Z11[i]×VDD/(Zlsi[i]+Z11[i])}×{(Zlsi[i]—Z11[i])/(Zlsi[i]+Z11[i])})，

(1—v)Z11[i]^2—(2v+1)Zlsi[i]Z11[i]—vZlsi[i]^2≦0

                    …(18)

(其中，^2表示自乘)。

如果求解关于Z11[i]的二次不等式(18)，则

{2v+1—√(8v+1)}×Zlsi[i]/{2(1—v)}≦Z11[i]≦{2v+1+√(8v+1)}×Zlsi[i]/{2(1—v)}   …(19)

(其中，√( )表示平方根)

根据式(17)的右边({Z11[i]×VDD/(Zlsi[i]+Z11[i])}×{(Zlsi[i]—Z11[i])/(Zlsi[i]+Z11[i])}≦v)，

(1+v)Z11[i]^2+(2v—1)Zlis[1]Z11[i]+vZlsi[i]^2≧0

     …(20)

如果求解关于Z11[i]的二次不等式(20)，则

Z11[i]≦{1—2v—√(1—8v)}×Zlsi[i]/{2(1+v)}

或者，

{1—2v+√(1—8v)}×Zlsi[i]/{2(1+v)}≦Z11[i]

                    …(21)

满足式(20)和(21)这两者的条件为Z11[i]的判定条件。式(20)、(21)的条件式均通过Zlsi[i]的系数来表示。

即，如果解出LSI的输入阻抗Zlsi[i]，则能够求出印刷布线基板的电源—GND间的特性阻抗Z11[i]。将Z11[i]称为“目标阻抗”。

为了使式(20)、(21)容易求解，分析Zlsi[i]的系数。

由于Zlsi[i]的系数为v的函数，因此通过f(v)来表示，

f(v)＝{2v+1—√(8v+1)}/{2(1—v)}   …(22)(式(19)的左边)

f(v)＝{2v+1+√(8v+1)}/{2(1—v)}    …(23)(式(19)的右边)

f(v)＝{1—2v—√(1—8v)}/{2(1+v)}  …(24)(式(21)的第1式)

f(v)＝{1—2v+√(1—8v)}/{2(1+v)}   …(25)(式(21)的第2式)

如果图示f(v)的图表，则如图8所示。图8按照式(19)、(21)的条件，对不合适的区域加了阴影线。

由于Z11[i]为负的特性阻抗是不可能的，因此对f(v)<0也加了阴影线。

未加阴影线的区域是满足这些条件的区域。即，应求出的目标阻抗Z11[i]为式(26)。

0≦Z11[i]≦{2v+1+√(8v+1)}×Zlsi[i]/{2(1—v)}

                          …(26)

以上，说明了本发明的基本原理。下面，使用图1来说明本发明的电源噪声妥当性验证的系统整体的结构和处理的流程。

由于基于上述反射理论来进行噪声分析，因此从电子电路设计信息1提取出基板的电源—GND信息(步骤S11)。通过图5那样的模型，能够容易地计算出图6的(A)、(B)所示的阻抗特性。

然后，提取出连接在电源—GND之间的电容器(旁路电容器)的连接信息(步骤S12)，调出电容器特性数据库2(步骤S14)。电容器的模型不是通过纯电容来表示的，而是通过电容(C)、等价串联电阻(ESR：Equivalent Series Resistance)、等价串联电感(ESL：Equivalent Seriesinductance)的串联电路来表示的。对于电容器的模型来说，可以通过根据实际测量数据(LCR表测量值)计算出电源—GND阻抗(Z参数)的方法、或者通过测量S参数S11并转换为Z参数而求出阻抗特性。或者，也可以通过模拟求出阻抗特性。电容器的电源—GND阻抗预先作为元件信息而存储在数据库2中(图1的步骤S15)。

然后，计算出基板和旁路电容器的合起来的阻抗特性(步骤S18)。这相当于图6的(C)、(D)的特性。

关于LSI的模型化，从电子电路设计信息1中提取出LSI信息(步骤S13)，从LSI特性数据库3调出(步骤S17)，并利用LSI特性信息。没有特殊的限制，关于LSI的模型化，例如利用参照图3、图4说明的模型。在图3中，将LSI的输出缓冲器数表示为n，将LSI的输出缓冲器的输出阻抗表示为Rout，将LSI端子部分的电源/GND的特性阻抗表示为Zvterm并将其信号的特性阻抗表示为Zsterm，将LSI封装部分的电源/GND的特性阻抗表示为Zvpkg并将其信号的特性阻抗表示为Zspkg，将芯片的端子部分的电源/GND的特性阻抗表示为Zvbump并将其信号的特性阻抗表示为Zsbump，将与上述LSI的输出缓冲器的端子连接的布线图案的特性阻抗表示为Z0，如果所述布线图案中安装有阻尼电阻则将其电阻值表示为Rs，通过式(27)计算出上述LSI的电源—GND间的输入阻抗Zlsi。

Zlsi＝Zvterm+Zvpkg+Zvbump+{Rout+Zsbump+Zspkg+Zsterm+Rs+Z0}/n           …(27)

或者，在图4中，将LSI的内部门数表示为n，将输出阻抗表示为Rout，将所述LSI端子部分、封装部分、芯片端子部分的电源—GND的特性阻抗分别表示为Zvterm、Zvpkg、Zvbump，将芯片内布线的特性阻抗表示为Zschip，通过式(28)计算出上述LSI的电源—GND间的输入阻抗Zlsi。LSI的电源—GND输入阻抗模型预先登记在LSI特性数据库3中(步骤S16)。

Zlsi＝Zvterm+Zvpkg+Zvbump+(Rout+Zschip)/n   …(28)

计算出作为对象的第i个LSI的模型(输入阻抗)Zlis[i]和从印刷布线基板中除去了旁路电容器和第i个LSI之后的模型(反射阻抗)Z11[i](步骤S19)。

按照上式(25)，根据Z11[i]对于Zlis[i]、电源变动允许范围ΔV与电源电压VDD之比v(＝ΔV/VDD)是否满足Z11[i]≦{1+2v+√(8v+1)}Zlsi[i]/{2(1—v)}来判断电源噪声的妥当性(步骤S20)。

对于安装在印刷布线基板上的所有LSI，如果图1的步骤S20中的妥当性判断为OK，则验证完成。

当步骤S20中的妥当性判断的结果为NG(不可以)时，发出设计变更指示(步骤S21)，对设计进行反馈，由此进行设计变更，从而能够确保设计质量。图1中的各步骤(功能·手段)当然也可以通过在计算机上执行的程序来实现。

根据本实施例，通过这样利用反射理论来分析电源噪声，能够明确设计妥当性的判定基准。另外，根据本实施例，容易确认用于使LSI稳定动作的印刷布线基板的电源—GND的设计，从而能够提高设计质量。

以上，在本发明中按照使LSI稳定动作的观点而提出了根据单体LSI所要求的电源噪声允许值来进行妥当性判断的系统、方法。作为本发明的其他实施例，也可以设想多个LSI并使用从某个LSI至其他LSI的透过阻抗来进行考虑了其他LSI的允许值的验证。

还可以在本发明的全部公开内容(包括权利要求)的框架内根据其基本的技术思想来改变、调整实施方式或实施例。另外，可以在本发明的权利要求的框架内对各种公开要素进行多种组合或选择。即，勿庸置疑本发明包括本领域技术人员根据包括权利要求在内的所有公开内容、技术思想而能够实现的各种变形、修正。

Claims (15)

1.一种电子电路基板的设计妥当性验证方法，在所述电子电路基板上安装半导体器件，所述验证方法的特征在于，

求出对从所述电子电路基板侧向所述半导体器件输入的电压的所述半导体器件中的反射电压，

判定所述反射电压是否处于能够保证所述半导体器件的工作的电源变动允许的范围内来验证设计妥当性。

2.如权利要求1所述的电子电路基板的设计妥当性验证方法，其特征在于，

根据反射系数求出对来自所述电子电路基板侧的输入电压的所述半导体器件中的反射电压，所述反射系数是基于所述电子电路基板上的所述半导体器件的电源—GND间输入阻抗和除去了所述半导体器件后的所述电子电路基板整体的反射阻抗特性而规定的。

3.如权利要求1或2所述的电子电路基板的设计妥当性验证方法，其特征在于，

假定n个所述半导体器件安装在所述电子电路基板上，其中所述n为预定的正整数，

关于第i个所述半导体器件，其中i＝1～n，将输入阻抗特性表示为Zlsi[i]，

将从所述电子电路基板整体中除去了所述第i个半导体器件后的特性、并且是从所述第i个半导体器件的安装位置观察时的反射阻抗特性表示为Z11[i]，

将电源电压表示为VDD，

则从所述电子电路基板向所述半导体器件输入的电压Vin[i]由Vin[i]＝VDD—Zlsi[i]×VDD/(Zlsi[i]+Z11[i])给出，

通过Vr[i]＝Vin[i]×(Zlsi[i]+Z11[i])/(Zlsi[i]—Z11[i])求出反射电压Vr[i]，

判定是否满足所述反射电压Vr[i]的绝对值|Vr[i]|小于等于电源变动允许范围ΔV的条件、即|Vr[i]|≦ΔV。

4.如权利要求3所述的电子电路基板的设计妥当性验证方法，其特征在于，

将ΔV/VDD表示为v，当存在Z11[i]、Zlsi[i]不满足条件式0≦Z11[i]≦{2v+1+√(8v+1)}×Zlsi[i]/{2(1—v)}的半导体器件时，判定为设计不妥当，

当安装在所述电子电路基板上的所有半导体器件均满足上述条件式时，判定为设计妥当。

5.如权利要求3所述的电子电路基板的设计妥当性验证方法，其特征在于，

从电子电路基板的设计信息提取出电源—GND信息，计算出所述电子电路基板的阻抗特性，

提取出连接在所述电子电路基板的电源—GND间的旁路电容器的连接信息，计算出所述电子电路基板和旁路电容器的合起来的阻抗特性Z11，

计算出除去了所述第i个半导体器件后的特性、并且是从所述第i个半导体器件的安装位置观察时的反射阻抗特性Z11[i]，以及第i个所述半导体器件的电源—GND间输入阻抗Zlsi[i]，

对安装在电子电路基板上的半导体器件检查电源变动允许范围ΔV与电源电压VDD之比v＝ΔV/VDD是否满足0≦Z11[i]≦{2v+1+√(8v+1)}×Zlsi[i]/{2(1—v)}。

6.一种电子电路基板的设计妥当性验证装置，在所述电子电路基板上安装半导体器件，所述验证装置的特征在于，包括：

求出对从所述电子电路基板侧向所述半导体器件输入的电压的所述半导体器件中的反射电压的单元；以及

判定所述反射电压是否处于能够保证所述半导体器件的工作的电源变动允许的范围内来验证设计妥当性的单元。

7.如权利要求6所述的电子电路基板的设计妥当性验证装置，其特征在于，

所述求出反射电压的单元根据反射系数求出对来自所述电子电路基板侧的输入电压的所述半导体器件中的反射电压，所述反射系数是基于所述电子电路基板上的所述半导体器件的电源—GND间输入阻抗和除去了所述半导体器件后的所述电子电路基板整体的反射阻抗特性而规定的。

8.如权利要求6或7所述的电子电路基板的设计妥当性验证装置，其特征在于，

假定n个所述半导体器件安装在所述电子电路基板上，其中所述n为预定的正整数，

关于第i个所述半导体器件，其中i＝1～n，将输入阻抗特性表示为Zlsi[i]，

将从所述电子电路基板整体中除去了所述第i个半导体器件后的特性、并且是从所述第i个半导体器件的安装位置观察时的反射阻抗特性表示为Z11[i]，

将电源电压表示为VDD，

则从所述电子电路基板向所述半导体器件输入的输入电压Vin[i]由Vin[i]＝VDD—Zlsi[i]×VDD/(Zlsi[i]+Z11[i])给出，

通过Vr[i]＝Vin[i]×(Zlsi[i]+Z11[i])/(Zlsi[i]—Z11[i])求出反射电压Vr[i]，

判定是否满足所述反射电压Vr[i]的绝对值|Vr[i]|小于等于电源变动允许范围ΔV的条件、即|Vr[i]|≦ΔV。

9.如权利要求8所述的电子电路基板的设计妥当性验证装置，其特征在于，

将ΔV/VDD表示为v，当存在Z11[i]、Zlsi[i]不满足条件式0≦Z11[i]≦{2v+1+√(8v+1)}×Zlsi[i]/{2(1—v)}的半导体器件时，判定为设计不妥当，

当安装在所述电子电路基板上的所有半导体器件均满足上述条件式时，判定为设计妥当。

10.如权利要求8所述的电子电路基板的设计妥当性验证装置，其特征在于，包括：

从电子电路基板的设计信息提取出电源—GND信息，计算出所述电子电路基板的阻抗特性，

提取出连接在所述电子电路基板的电源—GND间的旁路电容器的连接信息，计算出所述电子电路基板和旁路电容器的合起来的阻抗特性Z11，

计算出除去了所述第i个半导体器件后的特性、并且是从所述第i个半导体器件的安装位置观察时的反射阻抗特性Z11[i]，以及第i个所述半导体器件的电源—GND间输入阻抗Zlsi[i]的单元；以及

对安装在电子电路基板上的半导体器件检查电源变动允许范围ΔV与电源电压VDD之比v＝δV/VDD是否满足0≦Z11[i]≦{2v+1+√(8v+1)}×Zlsi[i]/{2(1—v)}的单元。

11.一种计算机可读的记录介质，所述记录介质记录有使计算机执行以下处理的程序，所述计算机验证电子电路基板的设计妥当性，在所述电子电路基板上安装半导体器件，所述处理包括：

求出对从所述电子电路基板侧向所述半导体器件输入的电压的所述半导体器件中的反射电压的处理；以及

判定所述反射电压是否处于能够保证所述半导体器件的工作的电源变动允许的范围内来验证设计妥当性的处理。

12.如权利要求11所述的计算机可读的记录介质，所述记录介质记录有使所述计算机执行以下处理的程序：

根据反射系数求出对来自所述电子电路基板侧的输入电压的所述半导体器件中的反射电压，所述反射系数是基于所述电子电路基板上的所述半导体器件的电源—GND间输入阻抗和除去了所述半导体器件后的所述电子电路基板整体的反射阻抗特性而规定的。

13.如权利要求11或12所述的计算机可读的记录介质，所述记录介质记录有使所述计算机执行以下处理的程序：

假定n个所述半导体器件安装在所述电子电路基板上，其中所述n为预定的正整数，

关于第i个所述半导体器件，其中i＝1～n，将输入阻抗特性表示为Zlsi[i]，

将从所述电子电路基板整体中除去了所述第i个半导体器件后的特性、并且是从所述第i个半导体器件的安装位置观察时的反射阻抗特性表示为Z11[i]，

将电源电压表示为VDD，

则从所述电子电路基板向所述半导体器件输入的输入电压Vin[i]由Vin[i]＝VDD—Zlsi[i]×VDD/(Zlsi[i]+Z11[i])给出，

通过Vr[i]＝Vin[i]×(Zlsi[i]+Z11[i])/(Zlsi[i]—Z11[i])求出反射电压Vr[i]，

判定是否满足所述反射电压Vr[i]的绝对值|Vr[i]|小于等于电源变动允许范围ΔV的条件、即|Vr[i]|≦ΔV。

14.如权利要求13所述的计算机可读的记录介质，所述记录介质记录有使所述计算机执行以下处理的程序：

将ΔV/VDD表示为v，当存在Z11[i]、Zlsi[i]不满足条件式0≦Z11[i]≦{2v+1+√(8v+1)}×Zlsi[i]/{2(1—v)}的半导体器件时，判定为设计不妥当，

当安装在所述电子电路基板上的所有半导体器件均满足上述条件式时，判定为设计妥当。

15.如权利要求13所述的计算机可读的记录介质，所述记录介质记录有使所述计算机执行以下处理的程序：

从电子电路基板的设计信息提取出电源—GND信息，计算出所述电子电路基板的阻抗特性，

提取出连接在所述电子电路基板的电源—GND间的旁路电容器的连接信息，计算出所述电子电路基板和旁路电容器的合起来的阻抗特性Z11，

计算出除去了所述第i个半导体器件后的特性、并且是从所述第i个半导体器件的安装位置观察时的反射阻抗特性Z11[i]，以及第i个所述半导体器件的电源—GND间输入阻抗Zlsi[i]，

对安装在电子电路基板上的半导体器件检查电源变动允许范围ΔV与电源电压VDD之比v＝ΔV/VDD是否满足0≦Z11[i]≦{2v+1+√(8v+1)}×Zlsi[i]/{2(1—v)}。

Images