CN101542630A - 使用垂直纳米管的非易失性切换和存储器器件 - Google Patents

使用垂直纳米管的非易失性切换和存储器器件 Download PDF

Info

Publication number
CN101542630A
CN101542630A CNA2006800271276A CN200680027127A CN101542630A CN 101542630 A CN101542630 A CN 101542630A CN A2006800271276 A CNA2006800271276 A CN A2006800271276A CN 200680027127 A CN200680027127 A CN 200680027127A CN 101542630 A CN101542630 A CN 101542630A
Authority
CN
China
Prior art keywords
sept
top surface
bit line
nanotube
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800271276A
Other languages
English (en)
Inventor
古川俊治
M·C·哈基
S·J·霍姆斯
D·V·霍拉克
C·W·科布格尔三世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101542630A publication Critical patent/CN101542630A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/16—Memory cell being a nanotube, e.g. suspended nanotube
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/939—Electron emitter, e.g. spindt emitter tip coated with nanoparticles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

非易失性和抗辐射切换与存储器器件(225)，所述器件使用垂直纳米管(155)并且通过范德华力可逆地保持状态，以及制造所述器件的方法。用于读出所述器件的状态的装置包括测量电容、和隧穿电流以及场发射电流。

Description

使用垂直纳米管的非易失性切换和存储器器件
技术领域
本发明涉及非易失性存储器器件领域；更具体而言，涉及使用垂直纳米管的非易失性切换和存储器器件和制造使用垂直纳米管的非易失性切换和存储器器件的方法。
背景技术
对于固态电子器件，尤其是那些用于存储器器件和切换器件单元的器件，持续地需要改善性能、降低功率消耗、减小尺寸。而且，随着半导体器件尺寸的减小，已经显示出各种辐射源会引起基于半导体的存储器和切换器件的状态的改变。
因此，需要存储器和切换器件是非易失和抗辐射的。
发明内容
本发明的第一方面是一种结构，包括：在衬底顶表面上的绝缘层；导电位线，其在所述绝缘层中形成或者在所述绝缘层的顶表面上形成，所述位线的顶表面平行于所述衬底的所述顶表面；第一导电字线，其具有底表面、顶表面以及第一侧壁；第二导电字线，其具有底表面、顶表面以及第二侧壁，所述第一和第二字线的所述顶表面与底表面都平行于所述位线的所述顶表面，所述第一和第二侧壁近似垂直于所述位线的所述顶表面，所述第一和第二字线是分开的，所述第一和第二侧壁彼此相对；介质层，在所述第一和第二字线的所述底表面与所述位线的所述顶表面之间；在所述第一侧壁上的介质第一间隔物和在所述第二侧壁上的介质第二间隔物；所述第一和第二间隔物是分开的，所述第一和第二间隔物彼此相对，并在所述第一与第二间隔物之间暴露所述位线的所述顶表面；以及至少一个导电纳米管，其具有第一端和相对的第二端，所述第一端被永久地附着到所述位线，所述至少一个纳米管延伸离开所述位线的顶表面。
本发明的第二方面是这样的本发明的第一方面，其中所述至少一个纳米管是挠性的并具有在所述第一与第二端之间的长度，以便邻近所述第二端的所述一个或多个纳米管的一部分可以可逆地(reversibly)接触所述第一间隔物或所述第二间隔物。
本发明的第三方面是这样的本发明的第一方面，其中所述至少一个纳米管通过范德华(van der waals)力可逆地与所述第一或第二间隔物保持接触。
本发明的第四方面是这样的本发明的第一方面，其中所述至少一个纳米管是碳纳米管。
本发明的第五方面是这样的本发明的第一方面，其中所述至少一个纳米管是单壁碳纳米管。
本发明的第六方面是这样的本发明的第一方面，其还包括：装置，用于与所述第二字线相反地电压偏置所述第一字线和所述位线，以及与所述第一字线相反地电压偏置所述第二字线和所述位线。
本发明的第七方面是这样的本发明的第一方面，其还包括：用于检测在所述第一或第二字线上或者在所述位线上的电流尖峰的装置，或者用于读出在所述第一字线与所述位线之间或在所述第二字线与所述位线之间的电容改变的装置。
本发明的第八方面是这样的本发明的第一方面，其还包括在所述第一间隔物的顶上的第三间隔物，垂直于所述第一侧壁测量的所述第一和第二间隔物的总厚度大于垂直于所述第二侧壁测量的所述第二间隔物的厚度。
本发明的第九方面是这样的本发明的第一方面，其还包括：装置，用于读出通过所述第二间隔物的隧穿电流，所述电流在所述第二字线与所述位线之间流动，所述电流流动通过所述一个或多个纳米管。
本发明的第十方面是这样的本发的第一方面，其还包括：第一介质帽，其具有底表面、顶表面和第三侧壁，所述第一介质帽的所述底表面与所述第一字线的所述顶表面直接物理接触并共同延伸(coextensive)；第二介质帽，其具有底表面、顶表面和第四侧壁，所述第二介质帽的所述底表面与所述第二字线的所顶表面直接物理接触并共同延伸，所述第三和第四侧壁彼此相对，所述第一间隔物在所述第三侧壁之上延伸并与所述第三侧壁直接物理接触，并且所述第二间隔物所述第四侧壁之上延伸并与所述第四侧壁直接物理接触；以及在所述第一间隔物上的导电的第三间隔物和在所述第二间隔物上的导电的第四间隔物，所述第三和第四间隔物是分开的，所述第三和第四间隔物彼此相对，所述第三间隔物的底表面与在所述第一与第二间隔物之间暴露的所述位线的所述顶表面相对并悬于所述位线的所述顶表面之上，所述第四间隔物的所述底表面与在所述第一与第二间隔物之间暴露的所述位线的所述顶表面相对并悬于所述位线的所述顶表面之上。
本发明的第十一方面是这样的本发明的第十方面，其中：当邻近所述至少一个纳米管的所述第二端的所述至少一个纳米管的上部接触所述第一间隔物时，所述至少一个纳米管的所述第二端位于所述第三间隔物的所述底表面之下但却不接触所述第三间隔物的所述底表面；以及当邻近所述至少一个纳米管的所述第二端的所述至少一个纳米管的上部接触所述第二间隔物时，所述至少一个纳米管的所述第二端位于所述第四间隔物的所述底表面之下但却不接触所述第四间隔物的所述底表面。
本发明的第十二方面是这样的本发明的第十一方面，其还包括：装置，用于与所述第二字线和所述位线相反地电压偏置所述第一字线和所述第三间隔物，并用于与所述第一字线相反地电压偏置所述第二字线和所述第四间隔物。
本发明的第十三方面是这样的本发明的第十一方面，其还包括：装置，当邻近所述至少一个纳米管的所述第二端的所述至少一个纳米管的上部接触所述第一间隔物时，用于读出跨所述至少一个纳米管的所述第二端与所述第三间隔物的所述底表面之间的第一间隙的场发射电流；以及装置，当邻近所述至少一个纳米管的所述第二端的所述至少一个纳米管的上部接触所述第二间隔物时，用于读出跨所述至少一个纳米管的所述第二端与所述第四间隔物的所述底表面之间的第二间隙的场发射电流。
本发明的第十四方面是这样的本发明的第一方面，其中所述位线包括用于形成碳纳米管的催化材料。
附图说明
在所附权利要求中阐述了本发明的特征。然而，通过参考下列示例性实施例的详细描述并结合附图阅读，将最好地理解本发明本身，其中：
图1A至1G是截面视图，示例了根据本发明的第一实施例的器件的制造；
图2是根据本发明的第一实施例的器件的等距(isometric)截面图；
图3A至3G是截面视图，示例了根据本发明的第二实施例的器件的制造；
图4是根据本发明的第二实施例的器件的等距截面图；
图5A至5K是截面视图，示例了根据本发明的第三实施例的器件的制造；
图6是根据本发明的第三实施例的器件的等距截面图；以及
图7、8以及9是平面视图，示例了使用根据本发明的实施例的器件的存储器阵列。
具体实施方式
纳米管更准确的称呼是富勒烯(fullerene)，其是包括以六边形和五边形设置的原子的封闭笼形分子。存在两种类型的富勒烯，即封闭球笼形富勒烯，也称作“巴基球”，以及富勒烯管。富勒烯管有两种类型，类中空管的结构的单壁富勒烯管，或/和多壁富勒烯管。多壁富勒烯类似于同轴圆柱的集合。单壁富勒烯此后称作单壁纳米管(SWNT)，而多壁富勒烯在此后称作多壁纳米管(MWNT)。
虽然使用由sp2杂化的碳构成的导电单壁和多壁碳纳米管来描述本发明，但是由其他导电或半导电材料构成的导电或半导电的单壁和多壁纳米管可以替代导电或半导电的单壁和多壁碳纳米管。为了本发明的目的，除非另外说明，术语碳纳米管(CNT)表示碳SWNT或碳MWNT。
通过在升高的温度下将位线暴露到CNT前体(precursor)和可选的CNT催化剂的蒸气混合物，在绝缘层上形成的导电位线上或在绝缘层中嵌入的导电位线上生长本发明的实施例中所使用的CNT。在一个实例中，CNT前体是烃或烃异构体混合物，以及位线包括铁(Fe)、钴(Co)、镍(Ni)或者其他公知的材料。在一个实例中，在约400℃到约900℃之间的升高的温度中进行CNT的形成。
当使用非碳SWNT和MWNT代替CNT时，除了改变所使用的反应物以形成非碳SWNT和MWNT之外，还需要适宜地改变位线的成分，然而，位线的材料仍是导电材料。
图1A至1G是截面视图，示例了根据本发明的第一实施例的器件的制造。在图1A中，在衬底100的顶表面上形成第一绝缘层105。衬底100的顶表面限定了水平面，而垂直于衬底100顶表面的线限定了垂直方向。在第一绝缘层105的顶表面上形成位线110。可选地，可以将位线110镶嵌到第一绝缘层105中，第一绝缘层105的顶表面与位线110共面(参见图2)。在位线110的顶表面(和第一绝缘层105的暴露顶表面)上形成第一介质层115。
在一个实例中，第一绝缘层105包括SiO2。在一个实例中，位线110包括Fe、Co、Ni、其他的导电CNT催化材料、或其组合。在一个实例中，位线110包括Fe、Co、Ni、或其他CNT催化材料及其组合的层。在一个实例中，位线110包括在一层或多层的钨(W)、钛(Ti)、钽(Ta)，氮化钛(TiN)、氮化钽(TaN)、铜(Cu)、铝(Al)或其组合之上的Fe、Co、Ni、或其他CNT催化材料的层。在一个实例中，第一介质层115包括氮化硅(Si3N4)。
在图1B中，在第一介质层115上形成第一导电字线120A和第二导电字线120B。第一和第二字线120A和120B均被在字线的各自的顶表面上形成的各自的介质帽125所覆盖。例如，可以通过在第一介质层115的顶表面上淀积导电层，在导电层的顶表面上淀积盖帽层，之后通过光刻掩蔽工艺和各向异性蚀刻限定第一和第二字线以及介质帽，来形成第一和第二字线120A和120B以及介质帽125。
光刻掩蔽工艺包括，施加光致抗蚀剂层，通过将阻挡辐射到达光致抗蚀剂层的区域的构图的掩膜，将光致抗蚀剂暴露到光化辐射，然后显影光致抗蚀剂层以生产光致抗蚀剂的图形。在蚀刻下面的结构之后，去除光致抗蚀剂岛。
在一个实例中，第一和第二字线120A和120B包括掺杂的多晶硅、W、Ti、Ta、Cu、TiN、TaN、Al及其组合。在一个实例中，介质帽125包括Si3N4。
在图1C中，在第一介质层115、第一和第二字线120A和120B以及介质帽125的所有暴露的表面之上形成保形的第二介质层130。在一个实例中，第二介质层130包括Si3N4。在一个实例中，第二介质层130是高K(介电常数)材料，其实例包括但不限于金属氧化物，例如Ta2O5、BaTiO3、HfO2、ZrO2、Al2O3，或者金属硅酸盐，例如HfSixOy或HfSixOyNz或其层的组合。高K介质材料具有高于约10的相对介电常数。在一个实例中，第二介质层130具有约7nm到约20nm的厚度。
在图1D中，从第二介质层130(见图1C)进行反应离子蚀刻(RIE)工艺以在第一和第二字线120A和120B的侧壁上形成介质侧壁间隔物135。
在图1E中，形成第二绝缘层140。第二绝缘层140的顶表面与介质帽125的顶表面共面。在一个实例中，可以通过将介质材料淀积至这样的深度，该深度大于第一介质层115的顶表面与介质帽125的顶表面之间的距离，随后是化学-机械-抛光(CMP)，来形成第二绝缘层140。在一个实例中，第二绝缘层140包括SiO2。
在图1F中，通过去除字线之间的第二绝缘层140和第一介质层115，在第一和第二字线120A与120B之间形成暴露位线110的顶表面150的沟槽145。在一个实例中，使用光刻掩蔽工艺，随后是RIE，来形成沟槽145。
在图1G中，在第一和第二字线120A和120B之间的暴露的位线110的顶表面150上，生长一个或多个半导电或导电CNT 155。CNT 155具有两个相对的端。第一端被永久地附着到位线110，而第二端并没有被永久地附着到任何其他结构。CNT 155一般沿垂直方向自位线110向上延伸。在一个实例中，选择CNT 155的生长条件以便生长至少一个CNT至多个CNT，该多个CNT使用CNT 155的上端的近似单层足够覆盖字线120A或120B中的一个或另一个上的暴露的介质间隔物135。在一个实例中，限制CNT 155的生长以便CNT不延伸超过介质帽125的顶表面。CNT 155是挠性的，以便能够弯曲并临时接触字线120A上的侧壁间隔物135(已示出)或者接触字线120B上的侧壁间隔物135。预计，单壁CNT将比多壁CNT更具挠性。
根据本发明的第一实施例，位线110、字线120A和120B、介质帽125、介质间隔物135和CNT 155构成切换或存储器器件(或者存储器单元)225。衬底100是半导体衬底，例如体硅或绝缘体上硅(SOI)，并包括被连接到一起以形成用于器件225的支持电路的器件例如晶体管、电容器、电阻器、二极管以及电感器。
下面参考图2描述器件225的操作，但是需要首先讨论范德华力。虽然没有完全理解，但一般而言，范德华力是分子间的引力。轨道电子引起分子的成键。在任何时间，可以认为任何给定的电子在分子的一侧或者另一侧，产生在分子的一侧上的负电荷的盈余和在分子的对侧上的电荷的缺少(正电荷)，即偶极子。当对准邻近的分子的偶极子时，正极对负极，负极对正极，存在弱和瞬时的静电吸引。由于物体由很多分子组成，因此总存在具有吸引偶极子的有限数目的分子对。范德华力是非常小的力，并可以被容易地打破，但是如果缺乏迫使两个物体分开的外力，通过范德华力附着到彼此的物体将保持附着。在纳米尺度时，范德华力是显著的力。
因为范德华力不需要外部供给的功率，所以本发明的实施例的器件当去掉功率(de-powered)时将保持在最后供给功率时所保持的状态，因而是非易失性存储器器件。因为范德华力不受电离辐射的影响，所以即使遇到电离辐射的冲击，本发明的实施例的器件也将保持其状态，因而是抗辐射的器件。
图2是根据本发明的第一实施例的器件的等距截面图。在图2中，第一字线120A上具有正(负)电荷，而在第二字线120B和位线110上具有负(正)电荷，CNT 155将变为是负(正)充电的并被吸引朝向第一字线120A。在第一字线120A与位线110之间施加足够的电压，CNT 155的上端将压贴第一字线120A上的介质侧壁间隔物135。伴随着电压差的消除(第一和第二字线120A和120B以及位线全部具有相同的电势)，由于CNT 155中的分子与介质侧壁间隔物135中的分子之间的van der Wall引力，CNT 155将继续附着到第一字线120A上的侧壁间隔物135。
可以通过在第二字线120B上设置正(负)电荷并在第一字线120A和位线110上设置负(正)电荷，CNT 155将变成是负(正)充电的并被吸引朝向第二字线120B，来“反转”CNT 155的位置。在第二字线120B与位线110之间施加足够的电压，CNT 155的上端将从第一字线120A的侧壁间隔物135释放，向第二字线120B的侧壁间隔物135移动并压贴第二字线120B的侧壁间隔物135。伴随着电压差的消除(第一和第二字线120A和120B以及位线全部具有相同的电势)，由于CNT 155中的分子与介质侧壁间隔物135中的分子之间的van der Wall引力，CNT 155将继续附着到第二字线120B的介质侧壁间隔物135。
可以读出状态(CNT是附着到第一字线120A的介质侧壁间隔物135，还是附着到第二字线120B的介质侧壁间隔物135)作为字线的电容的改变或者通过位线的电流流动的尖峰的改变。
图3A至3G是截面视图，示例了根据本发明的第二实施例的器件的制造。本发明的第二实施例的初始制造步骤与在图1A、1B、1C和1D以及前文中所描述的初始制造步骤相同。图3A与图1D相同。
在图3B中，进行光刻掩蔽工艺之后是各向同性蚀刻以从邻近第一字线120A的第二字线120B的侧壁160B去除介质侧壁间隔物135，暴露第一字线120B的侧壁160B。第一字线120A的侧壁160A仍然由侧壁间隔物135覆盖。
在图3C中，在第一介质层115、介质帽125、介质侧壁间隔物135、以及第二字线120B的暴露的侧壁160B的所有暴露的表面之上形成保形的第三介质层165。在一个实例中，第三介质层165包括Si3N4。在一个实例中，第三介质层165是高K(介电常数)材料，其实例包括但不限于金属氧化物，例如Ta2O5、BaTiO3、HfO2、ZrO2、Al2O3，或金属硅酸盐例如HfSixOy或HfSixOyNz或其层的组合。高K介质材料具有约高于10的相对介电常数。在一个实例中，第三介质层165具有约1nm至约5nm的厚度。
在图3D中，进行RIE工艺以在第一字线120A的介质侧壁间隔物135、第二字线120B的介质侧壁间隔物135、以及第二字线120B的侧壁160B上通过第三介质层165(参见图3C)形成介质侧壁间隔物170。
在图3E中，形成第二绝缘层140，如前文所述，参考图1E。在图3F中，在第一和第二字线120A和120B之间形成沟槽145，暴露位线110的顶表面，如前文所述，参考图1F。在图3G中，在第一和第二字线120A和120B之间的位线110的暴露的顶表面150上生长一个或多个导电CNT155，如前文所述，参考图1G。
根据本发明的第二实施例，位线110、字线120A和120B、介质帽125、介质侧壁间隔物135、介质间隔物170、以及CNT155包括切换或存储器器件(或者存储器单元)230。衬底100可以是半导体衬底，例如体硅或者绝缘体上硅(SOI)，并包括被连接到一起以形成用于器件230的支持电路的器件例如晶体管、电容器、电阻器、二极管以及电感器。器件230的操作如下文所述，参考图4。
图4是根据本发明的第二实施例的器件的等距截面图。器件230的状态改变类似于与图2相关的器件225的状态改变。然而，读出器件230的状态的方法与用于器件225(参见图2)的所描述的方法不同。当CNT 155通过范德华力附着到第二字线120B的介质间隔物170时，根据自第二字线120B，通过介质间隔物170，通过CNT 155到位线110的隧穿泄漏电流的流动(通过介质的电子流)，可以读出状态(CNT 155是附着到第一字线120A的介质侧壁间隔物135上的介质间隔物170，还是附着到第二字线120B的介质间隔物170)。当CNT 155附着到第一字线120A的介质侧壁间隔物135上的介质间隔物170的时候，不存在从第一字线120A到位线110的电流流动(或者非常小的电流流动)。
隧穿泄漏电流是通过介质间隔物170的电流流动，类似于场效应管(FET)中的隧穿电流流动。FET中的隧穿电流流动是从栅极，通过栅极介质到沟道中，继而到达源极或者漏极的电流流动。当FET的栅极在器件的阈值电压(VT)处时，隧穿泄漏电流不同于FET中从源极到漏极(反之亦然)的正常电流流动。当FET的栅极低于器件的阈值电压(VT)时，隧穿泄漏电流不同于FET中从源极到漏极(反之亦然)亚阈值泄漏电流流动。
因此，介质间隔物170应该足够薄以允许隧穿泄漏电流，而介质侧壁间隔物135的厚度或者介质间隔物170与介质侧壁间隔物135的联合厚度应该足够厚以阻止隧穿泄漏电流或者至少阻止其升高到预定的电流水平之上。
图5A至5K是截面视图，示例了本发明的第三实施例的器件的制造。除了图1B、1C和1D中的介质帽125替换为图5A中明显较厚的介质帽175之外，本发明的第三实施例的初始构造步骤与示例于图1A、1B、1C和1D以及前文所描述的相同。否则，图5A与图1D是相似的。在一个实例中，介质帽175包括Si3N4，当沿垂直于衬底100的顶表面的方向测量时，介质帽175的厚度为字线120A和120B的厚度的约0.85至约1.5倍。
在图5B中，形成第二绝缘层180。第二绝缘层180的顶表面与介质帽175的顶表面共面。在一个实例中，可以通过将介质材料淀积至这样的深度，该深度大于第一介质层115的顶表面与介质帽175的顶表面之间的距离，接下来是CMP，来形成第二绝缘层180。在一个实例中，第二绝缘层180包括SiO2。
在图5C中，通过从字线之间去除第二绝缘层180和第一介质层115，在第一和第二字线120A和120B之间形成沟槽185，暴露位线110的顶表面150。在一个实例中，使用光刻掩蔽工艺，之后是RIE，来形成沟槽185。
在图5D中，在第一和第二字线120A和120B之间的字线110的顶表面150上生长一个或多个导电或半导电的CNT 190。CNT 190具有两个端。第一端永久地附着到字线110，而第二端并没有被永久地附着到任何的其他结构。在一个实例中，选择CNT 190的生长条件以便生长至少一个CNT至多个CNT，该多个CNT使用CNT 190的上端的近似单层足够覆盖字线120A或120B中的一个或另一个上的暴露的介质侧壁间隔物135。CNT 190可以延伸(如所示)超过介质帽175的顶表面，或者可以较短，而不延伸超过介质帽175的顶表面。
在图5E中，使用填充材料195填充字线120A与120B之间的间隔(图5C的沟槽185)，然后进行CMP，以使填充材料195的顶表面与介质帽175的顶表面共面。该CMP还抛光掉延伸超过介质帽175的顶表面的CNT190的任何部分，形成CNT 190A。在一个实例中，填充材料195包括多晶或无定形锗(Ge)。
在图5F中，去除填充层195的上部以形成由填充材料195所部分填充的沟槽200。还可以去除第二绝缘层180的上部。接下来，还要将图5E中的CNT 190A的高度减小至与填充层195的剩余部分相同的高度，以形成CNT 190B。可以进行这三个操作作为一、二或三个不同的蚀刻操作。在两个操作的情况下，可以蚀刻CNT 190连同填充材料195，可以蚀刻CNT 190连同第二绝缘层180，或者可以蚀刻填充材料195连同第二绝缘层180。
在图5G中，在第二绝缘层180、填充材料195、介质侧壁间隔物135以及介质帽175的所有的暴露的表面之上形成保形导电层200。在一个实例中，导电层200包括WSix，TiSi2，TiN，TaN，掺杂的多晶硅或其组合。
在图5H中，进行RIE，以在介质侧壁间隔物135的暴露的侧壁表面上形成导电间隔物205。
在图5I中，去除填充材料195(参见图5F)。在填充材料195是锗的实例中，可以使用双氧水(H2O2)或者其他氧化溶液的蚀刻，以去除填充材料195。现在CNT 190B是自支撑的(free-standing)。
在图5J中，进行各向同性蚀刻(例如湿法蚀刻或者高压力等离子体蚀刻)以从导电间隔物205(参见图5I)去除少量材料，生成导电间隔物205A和场发射间隙235，该场发射间隙235在导电间隔物205A的底部边缘与CNT 190B的顶端之间具有尺寸G。在一个实例中，G在约4nm至约10nm之间。
在图5K中，CNT 155是挠性的，以便能够弯曲并临时接触第一字线120A(如图所示)上的介质侧壁间隔物135，或者接触第二字线120B上的介质间隔物135。位线110、字线120A和120B、介质侧壁间隔物135、介质帽175、导电间隔物205A和CNT 190B构成根据本发明的第三实施例的切换或者存储器器件(存储器单元)240。衬底100是半导体衬底例如体硅或绝缘体上硅(SOI)，并包括被连接到一起以形成用于器件240的支持电路的器件例如晶体管、电容器、电阻器、二极管和电感器。器件240的操作如下文所述，参考图6。
图6是根据本发明的第三实施例的器件的等距截面图。器件240的状态改变类似于与图2相关的器件225的状态改变。然而，读出器件230的状态的方法与用于器件225(参见图2)的所描述的方法不同。可以读出状态(CNT 190B通过范德华力是附着到第一字线120A的介质侧壁间隔物135，还是附着到第二字线120B的介质侧壁间隔物135)作为从位线110到第一字线120A的导电间隔物205A，到第二字线120B的导电间隔物205A的场发射电流的流动。为提高场发射电流的量，可以调整极性以便导电间隔物205A是阳极，而CNT 190B是阴极。因此，这有助于保持位线110为负和在字线120A和120B上为相反的极性，而与正极性的字线相关的导电间隔物则作为阳极，电流将通过其流动。
图7、8、9是平面视图，示例了使用根据本发明的实施例的器件的存储器阵列。图7示例了存储器单元的第一阵列210，其使用了根据本发明第一和第二实施例的器件。在图7中，第一单元包括字线WL1和WL2、CNTs CNT1以及位线BL1。第二单元包括字线WL3和WL4、CNTs CNT2以及位线BL1。第三单元包括字线WL1和WL2、CNTs CNT3以及位线BL2。第四单元包括字线WL3和WL4、CNTs CNT4以及位线BL2。为了写阵列210的第一单元，使字线WL1为高，而使字线WL2、WL3和WL4为低。那么BL1的状态将决定CNTs CNT1通过范德华力被吸引并附着到WL1还是WL2。必须同时写字线WL1与WL2之间的所有单元。当写阵列210的第一单元时，WL3和WL4被短路到一起，以便第二单元不被干扰。
图8示例了存储器单元的第二阵列215，其用使根据本发明第一和第二实施例的器件。在图8中，第一单元包括字线WL1和WL2、CNTs CNT1和位线BL1。第二单元包括字线WL2和WL3、CNTs CNT2以及位线BL1。第三单元包括字线WL3和WL4、CNTs CNT3以及位线BL1。第四单元包括字线WL4和WL5(未示出)、CNTs CNT4以及位线BL1。第五单元包括字线WL1和WL2、CNTs CNT5以及位线BL2。第六单元包括字线WL2和WL3、CNTs CNT6以及位线BL2。第七单元包括字线WL3和WL4、CNTs CNT7以及位线BL2。第八单元包括字线WL4和WL5(未示出)，CNTs CNT8以及位线BL2。
为了写阵列215的第二单元，使字线WL1和WL2为高，而使字线WL3、WL4以及WL5为低。在图8的阵列中，为了不干扰未激活的字线位，将激活的单元“左方”的所有字线(即字线WL1)“短路”到激活的字线，字线WL2，而将激活的单元“右方”(即字线WL3和WL4)的所有字线短路一起并短路到字线WL2。(它们保持与“左边”字线相反的极性)。
图9与图7相似，除了存储器单元的第三阵列220包括根据本发明的第三实施例的器件之外。在图9中，第一单元包括字线WL1和WL2、CNTsCNT1、位线BL1以及阳极(导电间隔物)A1和A2。第二单元包括字线WL1和WL2、CNTs CNT2、位线BL2以及阳极A1和A2。第三单元包括字线WL3和WL4、CNTs CNT3、位线BL1以及阳极A3和A4。第四单元包括字线WL3和WL4、CNTs CNT4、位线BL2以及阳极A3和A4。为了写阵列220的第一单元，使字线WL1为高，使字线WL2、WL3以及WL4为低，并依赖于附着到第一单元CNTs CNT1的哪一“侧”而适宜地设置位线电势。为了读第一单元，将位线BL1负偏置，并将其他的位线和阳极A1、A2正偏置。将仅仅在CNTs CNT1与CNTs CNT1所附着的第一单元的那个侧面上的阳极之间产生隧道电流。
可以将根据本发明的第三实施例的器件设置为阵列，类似于图7和图8中所描述的情况。图7、8和9中示例的单元的数目是作为示例而选取的，可以制造以任意数目的行和列设置的任意数目的单元。
因而，本发明的实施例提供了非易失性和抗辐射的存储器和切换器件。
为了理解本发明，上面给出了本发明的实施例的描述。应该理解，本发明不局限于这里所描述的具体实施例，而是能够做出各种修改、重组以及替换而不背离本发明的范围，这对于本领域的技术人员将变得显而易见的。因此，旨在下列权利要求覆盖落入本发明的真实精神和范围内的所有这样的修改和改变。

Claims (30)

1.一种结构，包括：
绝缘层，在衬底的顶表面上；
导电位线，在所述绝缘层中形成或者在所述绝缘层的顶表面上形成，所述位线的顶表面平行于所述衬底的所述顶表面；
第一导电字线，具有底表面、顶表面以及第一侧壁；
第二导电字线，具有底表面、顶表面以及第二侧壁，所述第一和第二字线的所述顶表面和底表面平行于所述位线的所述顶表面，所述第一和第二侧壁近似垂直于所述位线的所述顶表面并且所述第一和第二字线是分开的，所述第一和第二侧壁彼此相对；
介质层，在所述第一和第二字线的所述底表面与所述位线的所述顶表面之间；
在所述第一侧壁上的介质第一间隔物和在所述第二侧壁上的介质第二间隔物，所述第一和第二间隔物是分开的，所述第一和第二间隔物彼此相对，并在所述第一与第二间隔物之间暴露所述位线的所述顶表面；以及
至少一个导电纳米管，其具有第一端和相对的第二端，所述第一端被永久地附着到所述位线，所述至少一个纳米管延伸离开所述位线的顶表面。
2.根据权利要求1的结构，其中所述至少一个纳米管是挠性的并具有在所述第一与第二端之间的长度，以便邻近所述第二端的所述一个或多个纳米管的一部分可以可逆地接触所述第一间隔物或所述第二间隔物。
3.根据权利要求1的结构，其中所述至少一个纳米管通过范德华力可逆地与所述第一或第二间隔物保持接触。
4.根据权利要求1的结构，其中所述至少一个纳米管是碳纳米管。
5.根据权利要求1的结构，其中所述至少一个纳米管是单壁碳纳米管。
6.根据权利要求1的结构，还包括：
装置，用于与所述第二字线相反地电压偏置所述第一字线和所述位线，以及用于与所述第一字线相反地电压偏置所述第二字线和所述位线。
7.根据权利要求1的结构，还包括：用于检测在所述第一或第二字线上或者在所述位线上的电流尖峰的装置，或者用于读出在所述第一字线与所述位线之间或所述第二字线与所述位线之间的电容改变的装置。
8.根据权利要求1的结构，还包括在所述第一间隔物的顶上的第三间隔物，垂直于所述第一侧壁测量的所述第一和第二间隔物的总厚度大于垂直于所述第二侧壁测量的所述第二间隔物的厚度。
9.根据权利要求8的结构，还包括：
装置，用于读出通过所述第二间隔物的隧穿电流，所述电流在所述第二字线与所述位线之间流动，所述电流流动通过所述一个或多个纳米管。
10.根据权利要求1的结构，还包括：
第一介质帽，其具有底表面、顶表面以及第三侧壁，所述第一介质帽的所述底表面与所述第一字线的所述顶表面直接物理接触并共同延伸；
第二介质帽，其具有底表面、顶表面以及第四侧壁，所述第二介质帽的所述底表面与所述第二字线的所述顶表面直接物理接触并共同延伸，所述第三和第四侧壁彼此相对，所述第一间隔物在所述第三侧壁之上延伸并与所述第三侧壁直接物理接触，并且所述第二间隔物所述第四侧壁之上延伸并与所述第四侧壁直接物理接触；以及
在所述第一间隔物上的导电的第三间隔物和在所述第二间隔物上的导电的第四间隔物，所述第三和第四间隔物是分开的，所述第三和第四间隔物彼此相对，所述第三间隔物的底表面与在所述第一与第二间隔物之间暴露的所述位线的所述顶表面相对并悬于所述位线的所述顶表面之上，所述第四间隔物的所述底表面与在所述第一与第二间隔物之间暴露的所述位线的所述顶表面相对并悬于所述位线的所述顶表面之上。
11.根据权利要求10的结构，其中：
当邻近所述至少一个纳米管的所述第二端的所述至少一个纳米管的上部接触所述第一间隔物时，所述至少一个纳米管的所述第二端位于所述第三间隔物的所述底表面之下但却不接触所述第三间隔物的所述底表面；以及
当邻近所述至少一个纳米管的所述第二端的所述至少一个纳米管的上部接触所述第二间隔物时，所述至少一个纳米管的所述第二端位于所述第四间隔物的所述底表面之下但却不接触所述第四间隔物的所述底表面。
12.根据权利要求11的结构，还包括：
装置，用于与所述第二字线和所述位线相反地电压偏置所述第一字线和所述第三间隔物，并用于与所述第一字线相反地电压偏置所述第二字线和所述第四间隔物。
13.根据权利要求11的结构，还包括：
装置，当邻近所述至少一个纳米管的所述第二端的所述至少一个纳米管的所述上部接触所述第一间隔物时，用于读出跨所述至少一个纳米管的所述第二端与所述第三间隔物的所述底表面之间的第一间隙的场发射电流；以及
装置，当邻近所述至少一个纳米管的所述第二端的所述至少一个纳米管的所述上部接触所述第二间隔物时，用于读出跨所述至少一个纳米管的所述第二端与所述第四间隔物的所述底表面之间的第二间隙的场发射电流。
14.根据权利要求1的结构，其中所述位线包括用于形成碳纳米管的催化材料。
15.一种方法，包括以下步骤：
在衬底上形成第一绝缘层；
在所述第一绝缘层的顶表面上形成导电位线，或者在所述第一绝缘层中形成导电位线以便所述第一绝缘层的顶表面与所述位线的顶表面共面；
在所述第一绝缘层的暴露表面上和所述位线的暴露表面上形成介质层；
形成具有顶表面、第一侧壁的第一导电字线，并形成具有顶表面和第二侧壁的第二导电字线，所述第一和第二字线是分开的，所述第一和第二侧壁彼此相对；
形成第一介质帽，所述第一介质帽与所述第一字线的所述顶表面直接物理接触并共同延伸，并形成第二介质帽，所述第二介质帽与所述第二字线的所述顶表面直接物理接触并共同延伸；
在所述第一侧壁上形成第一介质间隔物，并在所述第二侧壁上形成第二介质间隔物，所述第一和第二间隔物是分开的，所述第一和第二间隔物彼此相对；
在所述第一绝缘层上形成第二绝缘层，所述第二绝缘层的顶表面与所述第一和第二介质帽的顶表面共面；
去除在所述第一与第二间隔物之间的所述第二绝缘层和所述介质层；以及
在所述第一与第二间隔物之间暴露的所述位线的所述顶表面上生长至少一个纳米管。
16.根据权利要求15的方法，其中所述至少一个纳米管是挠性的并具有在所述第一与第二端之间的长度，以便邻近所述第二端的所述一个或多个纳米管的一部分可以可逆地接触所述第一或所述第二间隔物。
17.根据权利要求15的方法，其中所述至少一个纳米管是碳纳米管。
18.根据权利要求15的方法，其中所述至少一个纳米管是单壁碳纳米管。
19.根据权利要求15的方法，其中所述位线包括用于形成碳纳米管的催化材料。
20.根据权利要求15的方法，还包括，去除所述第二间隔物，并在所述第一间隔物上形成介质第三间隔物和在所述第二字线的所述第二侧壁上形成第四间隔物。
21.根据权利要求20的方法，其中：
所述第一间隔物具有沿垂直于所述第一字线的所述顶表面的方向的第一厚度；
所述第三间隔物具有沿垂直于所述第一字线的所述顶表面的方向的第二厚度；
所述第四间隔物具有沿垂直于所述第二字线的所述顶表面的方向的第二厚度；以及
所述第二厚度小于所述第一厚度。
22.根据权利要求15的方法，其中：
所述第一介质帽具有与所述第一字线的第一侧壁共同延伸的第三侧壁，所述第二介质帽具有与所述第二字线的第二侧壁共同延伸的第四侧壁；所述第三和第四侧壁彼此相对，所述第一间隔物在所述第三侧壁之上延伸并与所述第三侧壁直接物理接触，和所述第二间隔物在所述第四侧壁之上延伸并与所述第四侧壁直接物理接触；以及
还包括在所述第一间隔物上形成导电的第三间隔物和在第二间隔物上的形成导电的第四间隔物，所述第三和第四间隔物是分开的，所述第三和第四间隔物彼此相对，所述第三间隔物的所述底表面与在所述第一与第二间隔物之间暴露的所述位线的所述顶表面相对并悬于所述位线的所述顶表面之上，所述第四间隔物的所述底表面与在所述第一与第二间隔物之间暴露的所述位线的所述顶表面相对并悬于所述位线的所述顶表面之上。
23.根据权利要求15的方法，还包括在形成所述至少一个纳米管之后：
使用填充材料填充所述第一与第二间隔物之间的间隔；
去除所述填充材料的一部分以形成在所述第一和第二介质帽的共面的顶表面之下的所述填充材料的凹进的顶表面，并去除邻近所述至少一个纳米管的所述第二端的所述至少一个纳米管的一部分以形成所述至少一个纳米管的新的第二端；
在所述第一间隔物上形成导电的第三间隔物，在所述第二间隔物上形成导电的第四间隔物，所述第三和第四间隔物是分开的，所述第三和第四间隔物的侧表面彼此相对，所述第三间隔物的底表面与所述填充材料的所述凹进的顶表面直接物理接触，和所述第四间隔物的底表面与所述填充材料的所述凹进的顶表面直接物理接触；
去除所有剩余的填充材料；以及
从所述第三间隔物的所有暴露的表面各向同性地去除所述第三间隔物层，从所述第四间隔物的所有暴露的表面各向同性地去除所述第四间隔物层。
24.一种方法，包括以下步骤：
提供一种器件包括：
位线；
第一导电字线，具有底表面、顶表面以及第一侧壁；
第二导电字线，具有底表面、顶表面以及第二侧壁，所述第一和第二字线的所述顶表面和底表面平行于所述位线的顶表面，所述第一和第二侧壁近似垂直于所述位线的所述顶表面，所述第一和第二字线是分开的，所述第一和第二侧壁彼此相对；
介质层，在所述第一和第二字线的所述底表面与所述位线的所述顶表面之间；
在所述第一侧壁上的介质第一间隔物和在所述第二侧壁上的介质第二间隔物，所述第一和第二间隔物是分开的，所述第一和第二间隔物彼此相对，并在所述第一与第二间隔物之间暴露所述位线的所述顶表面；以及
至少一个导电纳米管，其具有第一端和相对的第二端，所述第一端被永久地附着到所述位线，所述至少一个纳米管延伸离开所述位线的顶表面；以及
将所述至少一个纳米管静电吸引至所述第一间隔物或所述第二间隔物，邻近所述至少一个纳米管的所述第二端的所述至少一个纳米管的上部通过范德华力临时附着到所述第一间隔物或所述第二间隔物；以及
读出所述至少一个纳米管是临时附着到所述第一间隔物还是所述第二间隔物。
25.根据权利要求24的方法，其中所述读出包括测量所述第一字线与所述位线之间的电容改变，或者测量所述第二字线与所述位线之间的电容改变，或者测量在所述第一字线、所述第二字线或所述位线上的电流流动的尖峰。
26.根据权利要求24的方法，其中所述第一间隔物具有第一厚度，所述第二间隔物具有第二厚度，所述第二厚度小于所述第一厚度，并且其中所述读出包括测量所述第二字线与所述位线之间的隧穿电流流动，所述隧穿电流流动通过所述第二间隔物、和所述至少一个纳米管。
27.根据权利要求24的方法，其中所述器件还包括在所述第一间隔物上的导电的第三间隔物和在所述第二间隔物上的导电的第四间隔物，所述第三和第四间隔物是分开的，所述第三和第四间隔物彼此相对，所述第三间隔物的所述底表面与在所述第一与第二间隔物之间暴露的所述位线的所述顶表面相对并悬于所述位线的所述顶表面之上，所述第四间隔物的所述底表面与在所述第一与第二间隔物之间暴露的所述位线的所述顶表面相对并悬于所述位线的所述顶表面之上。
28.根据权利要求27的方法，其中所述读出包括测量在所述第三或第四间隔物与所述位线之间的场发射电流，当所述至少一个纳米管临时附着到所述第一间隔物时，所述场发射电流跳跃在所述至少一个纳米管的所述第二端与所述第三间隔物之间的间隙，并且当所述至少一个纳米管临时附着到所述第二间隔物时，所述场发射电流跳跃在所述至少一个纳米管的所述第二端与所述第四间隔物之间的间隙。
29.一种器件，包括：
单元的阵列，每一个单元包括：
第一导电字线，其具有底表面、顶表面以及第一侧壁；
第二导电字线，其具有底表面、顶表面以及第二侧壁，所述第一和第二字线的所述顶表面和底表面平行于所述位线的所述顶表面，所述第一和第二侧壁近似垂直于所述位线的所述顶表面，所述第一和第二字线是分开的，所述第一和第二侧壁彼此相对；
介质层，在所述第一和第二字线的所述底表面与所述位线的所述顶表面之间；
在所述第一侧壁上的介质第一间隔物和在所述第二侧壁上的介质第二间隔物，所述第一和第二间隔物是分开的，所述第一和第二间隔物彼此相对，并在所述第一与第二间隔物之间暴露所述位线的所述顶表面；以及
至少一个导电纳米管，其具有第一端和相对的第二端，所述第一末端被永久地附着到所述位线，所述至少一个纳米管延伸离开所述位线的所述顶表面；
装置，用于对于每一个单元将每一个所述至少一个纳米管选择性地吸引至所述第一字线或所述第二字线；以及
装置，用于对于每一个单元选择性地读出所述至少一个纳米管附着到所述第一字线还是所述第二字线。
30.根据权利要求29的方法，其中用于读出的所述装置，读出所述器件的特定的字线与位线之间的电容、所述器件的特定的字线或位线上的电流流动的尖峰、所述器件的特定的字线与位线之间的隧穿电流流动、或者所述器件的特定的位线上的耗用电流。
CNA2006800271276A 2005-07-26 2006-07-21 使用垂直纳米管的非易失性切换和存储器器件 Pending CN101542630A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/161,183 2005-07-26
US11/161,183 US7352607B2 (en) 2005-07-26 2005-07-26 Non-volatile switching and memory devices using vertical nanotubes

Publications (1)

Publication Number Publication Date
CN101542630A true CN101542630A (zh) 2009-09-23

Family

ID=37694097

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800271276A Pending CN101542630A (zh) 2005-07-26 2006-07-21 使用垂直纳米管的非易失性切换和存储器器件

Country Status (7)

Country Link
US (2) US7352607B2 (zh)
EP (1) EP1938330A2 (zh)
JP (1) JP5004960B2 (zh)
KR (1) KR101004650B1 (zh)
CN (1) CN101542630A (zh)
TW (1) TW200719471A (zh)
WO (1) WO2008039166A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356451A (zh) * 2015-07-16 2017-01-25 华邦电子股份有限公司 电阻式存储装置
CN107634060A (zh) * 2016-07-18 2018-01-26 中芯国际集成电路制造(北京)有限公司 半导体器件及其制作方法、电子装置
CN111293555A (zh) * 2018-12-10 2020-06-16 北京清正泰科技术有限公司 一种具有碳纳米管的电刷-换向器结构

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352607B2 (en) * 2005-07-26 2008-04-01 International Business Machines Corporation Non-volatile switching and memory devices using vertical nanotubes
KR100695166B1 (ko) * 2006-01-03 2007-03-14 삼성전자주식회사 플러렌층을 구비한 상변화 메모리 소자의 제조 방법
KR100695167B1 (ko) * 2006-01-04 2007-03-14 삼성전자주식회사 다중벽 탄소나노튜브를 이용한 불휘발성 탄소나노튜브메모리 소자 및 그 동작방법
US7492046B2 (en) * 2006-04-21 2009-02-17 International Business Machines Corporation Electric fuses using CNTs (carbon nanotubes)
GB0618045D0 (en) * 2006-09-13 2006-10-25 Cavendish Kinetics Ltd Non-volatile memory bitcell
KR100799722B1 (ko) * 2006-12-12 2008-02-01 삼성전자주식회사 메모리 소자 및 그 제조 방법
KR100821082B1 (ko) * 2006-12-15 2008-04-08 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
FR2910706B1 (fr) * 2006-12-21 2009-03-20 Commissariat Energie Atomique Element d'interconnexion a base de nanotubes de carbone
US7982209B2 (en) 2007-03-27 2011-07-19 Sandisk 3D Llc Memory cell comprising a carbon nanotube fabric element and a steering element
KR100878016B1 (ko) * 2007-06-27 2009-01-13 삼성전자주식회사 스위치 소자 및 그 제조 방법
US20090166610A1 (en) * 2007-12-31 2009-07-02 April Schricker Memory cell with planarized carbon nanotube layer and methods of forming the same
US9019756B2 (en) * 2008-02-14 2015-04-28 Cavendish Kinetics, Ltd Architecture for device having cantilever electrode
KR20090120729A (ko) * 2008-05-20 2009-11-25 삼성전자주식회사 탄소나노튜브를 포함하는 메모리소자 및 이의 제조방법
US20090289524A1 (en) * 2008-05-21 2009-11-26 Michelangelo Rossetto Colloid motor: a mechanical mechanism that harnesses colloid forces to serve as a memory, oscillator, or amplifier in the mechanical domain; a hair cell mimesis
DE102008026134A1 (de) * 2008-05-30 2009-12-17 Advanced Micro Devices, Inc., Sunnyvale Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
KR20100001747A (ko) * 2008-06-27 2010-01-06 삼성전자주식회사 도전 구조물, 이의 형성 방법, 수직 필러 트랜지스터 및이의 제조 방법.
KR20110008553A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
JP4913190B2 (ja) 2009-09-24 2012-04-11 株式会社東芝 不揮発性記憶装置
US8158967B2 (en) * 2009-11-23 2012-04-17 Micron Technology, Inc. Integrated memory arrays
KR101871522B1 (ko) 2010-09-21 2018-06-26 카벤디시 키네틱스, 인크. 풀업 전극 및 와플형 마이크로구조
EP2557567A1 (en) 2011-08-09 2013-02-13 Thomson Licensing Programmable read-only memory device and method of writing the same
CN102855927B (zh) * 2012-08-20 2015-01-28 西北工业大学 抗辐射sram时序控制电路及时序处理方法
US9047985B2 (en) 2012-10-19 2015-06-02 Infineon Technologies Dresden Gmbh Apparatus, storage device, switch and methods, which include microstructures extending from a support
WO2014118778A1 (en) * 2013-01-31 2014-08-07 Dina Katsir Low fluorescence utensils
US10770469B2 (en) * 2016-12-28 2020-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
DE102017122526B4 (de) 2016-12-28 2022-07-28 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung und Verfahren zum Herstellen von dieser

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445006B1 (en) * 1995-12-20 2002-09-03 Advanced Technology Materials, Inc. Microelectronic and microelectromechanical devices comprising carbon nanotube components, and methods of making same
US6088258A (en) * 1998-05-28 2000-07-11 International Business Machines Corporation Structures for reduced topography capacitors
SE0001123L (sv) * 2000-03-30 2001-10-01 Abb Ab Kraftkabel
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
US6625047B2 (en) * 2000-12-31 2003-09-23 Texas Instruments Incorporated Micromechanical memory element
AU2002367711A1 (en) * 2001-06-14 2003-10-20 Hyperion Catalysis International, Inc. Field emission devices using modified carbon nanotubes
US6924538B2 (en) * 2001-07-25 2005-08-02 Nantero, Inc. Devices having vertically-disposed nanofabric articles and methods of making the same
US6706402B2 (en) * 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
US6919592B2 (en) * 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
US6433543B1 (en) * 2002-01-04 2002-08-13 Mohsen Shahinpoor Smart fiber optic magnetometer
US6515325B1 (en) 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
KR100790859B1 (ko) 2002-11-15 2008-01-03 삼성전자주식회사 수직 나노튜브를 이용한 비휘발성 메모리 소자
KR100493166B1 (ko) 2002-12-30 2005-06-02 삼성전자주식회사 수직나노튜브를 이용한 메모리
US20040238907A1 (en) * 2003-06-02 2004-12-02 Pinkerton Joseph F. Nanoelectromechanical transistors and switch systems
WO2005017967A2 (en) * 2003-08-13 2005-02-24 Nantero, Inc. Nanotube device structure and methods of fabrication
US7352607B2 (en) * 2005-07-26 2008-04-01 International Business Machines Corporation Non-volatile switching and memory devices using vertical nanotubes

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106356451A (zh) * 2015-07-16 2017-01-25 华邦电子股份有限公司 电阻式存储装置
CN106356451B (zh) * 2015-07-16 2019-01-11 华邦电子股份有限公司 电阻式存储装置
CN107634060A (zh) * 2016-07-18 2018-01-26 中芯国际集成电路制造(北京)有限公司 半导体器件及其制作方法、电子装置
CN107634060B (zh) * 2016-07-18 2020-04-10 中芯国际集成电路制造(北京)有限公司 半导体器件及其制作方法、电子装置
CN111293555A (zh) * 2018-12-10 2020-06-16 北京清正泰科技术有限公司 一种具有碳纳米管的电刷-换向器结构
CN111293555B (zh) * 2018-12-10 2021-10-15 北京清正泰科技术有限公司 一种具有碳纳米管的电刷-换向器结构

Also Published As

Publication number Publication date
WO2008039166A2 (en) 2008-04-03
TW200719471A (en) 2007-05-16
US7668004B2 (en) 2010-02-23
WO2008039166A3 (en) 2009-05-28
JP5004960B2 (ja) 2012-08-22
KR20080055784A (ko) 2008-06-19
KR101004650B1 (ko) 2011-01-04
US20070025138A1 (en) 2007-02-01
US20080137397A1 (en) 2008-06-12
US7352607B2 (en) 2008-04-01
EP1938330A2 (en) 2008-07-02
JP2009516362A (ja) 2009-04-16

Similar Documents

Publication Publication Date Title
CN101542630A (zh) 使用垂直纳米管的非易失性切换和存储器器件
Yu et al. Nanotechnology: Role in emerging nanoelectronics
US7045421B2 (en) Process for making bit selectable devices having elements made with nanotubes
KR100315845B1 (ko) 마이크로전자 디바이스
US7161218B2 (en) One-time programmable, non-volatile field effect devices and methods of making same
US7075141B2 (en) Four terminal non-volatile transistor device
US7342277B2 (en) Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric
Jang et al. Nanoscale memory cell based on a nanoelectromechanical switched capacitor
US8143658B2 (en) Charge storage nanostructure
KR100682925B1 (ko) 멀티비트 비휘발성 메모리 소자 및 그 동작 방법
US7262991B2 (en) Nanotube- and nanocrystal-based non-volatile memory
US7382648B2 (en) Nanomechanical switching device
US7839710B2 (en) Nano-electro-mechanical memory cells and devices
US7692953B2 (en) Method and device for demultiplexing a crossbar non-volatile memory
CN101714576B (zh) 半导体装置及其制造方法和操作方法
KR20120007438A (ko) 불휘발성 기억 장치 및 그 제조 방법
US8541776B2 (en) Nanostructure-based memory
US20090059654A1 (en) High density magnetic memory based on nanotubes
Zhang Carbon nanotube based nonvolatile memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090923