CN101714576B - 半导体装置及其制造方法和操作方法 - Google Patents

半导体装置及其制造方法和操作方法 Download PDF

Info

Publication number
CN101714576B
CN101714576B CN200910175709.4A CN200910175709A CN101714576B CN 101714576 B CN101714576 B CN 101714576B CN 200910175709 A CN200910175709 A CN 200910175709A CN 101714576 B CN101714576 B CN 101714576B
Authority
CN
China
Prior art keywords
layer
electric charge
semiconductor device
charge capture
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910175709.4A
Other languages
English (en)
Other versions
CN101714576A (zh
Inventor
洪承焄
明圣
任智芸
李敏百
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Seoul National University Industry Foundation
Original Assignee
Samsung Electronics Co Ltd
Seoul National University Industry Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Seoul National University Industry Foundation filed Critical Samsung Electronics Co Ltd
Publication of CN101714576A publication Critical patent/CN101714576A/zh
Application granted granted Critical
Publication of CN101714576B publication Critical patent/CN101714576B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明可以公开一种半导体装置及所述半导体装置的制造方法和操作方法。所述半导体装置可以包括不同的纳米结构。所述半导体装置可以具有由纳米线形成的第一元件和由纳米颗粒形成的第二元件。所述纳米线可以是双极性碳纳米管(CNT)。第一元件可以是沟道层。第二元件可以是电荷捕获层。就此，所述半导体装置可以是晶体管或存储装置。

Description

半导体装置及其制造方法和操作方法
技术领域
一个或多个示例实施例涉及一种半导体装置以及制造和操作所述半导体装置的方法。
背景技术
可能已经极大地改进了硅(Si)类半导体装置的集成度和容量。然而，由于Si材料的受限的特性和在制造工艺中的限制，可以预期的是，今后难以实现更高集成和更高容量的Si类半导体装置。
可能已经进行可关于超越现有Si类半导体装置的限制的下一代装置的研究。例如，已经可以通过应用纳米结构(例如，碳纳米管(CNT))而尝试制造具有显著性能的微型装置。CNT可以具有几纳米(nm)至几十纳米(nm)的直径，可以有利于更小尺寸的装置，并可以具有高迁移率、高电导率、高热导率、高机械强度等的显著性质。因此，CNT可能已经是显著地超越了Si类半导体装置的限制的材料。
然而，由于一些未解决的问题而可能不易于实现可以应用CNT的装置。更具体地讲，合成具有再现性的CNT和处理合成的CNT会是困难的。例如，会需要在用于制造装置的基底的期望区域上精确地布置CNT，以通过利用CNT来实现装置。另外，将CNT和其他的纳米结构应用到单个装置会是不容易的，这限制了各种高容量装置的实现。
发明内容
一个或多个示例实施例可以包括一种包括纳米结构的半导体装置。
一个或多个示例实施例可以包括一种制造包括纳米结构的半导体装置的方法。
一个或多个示例实施例可以包括一种操作包括纳米结构的半导体装置的方法。
将在下面的描述中部分地阐述另外的方面和/或优点，并且部分通过描述将是明显的，或者可以通过实施示例实施例而获知。
为了实现上面和/或其他方面和优点，一个或多个示例实施例可以包括一种半导体装置，所述半导体装置包括：沟道层，包括多个第一纳米结构；源电极和漏电极，接触沟道层的两端；第一隧道绝缘层，形成在沟道层上；第一电荷捕获层，形成在第一隧道绝缘层上，并包括与所述多个第一纳米结构不同的多个第二纳米结构；第一阻挡绝缘层，形成在第一电荷捕获层上；第一控制栅极，形成在第一阻挡绝缘层上。
多个第一纳米结构可以是双极性的。
多个第一纳米结构可以是纳米线。
多个第二纳米结构可以是纳米颗粒。
沟道层可以形成在亲水层上。
疏水层形成在亲水层上并在沟道层周围，源电极和漏电极可以形成在疏水层上。
第一隧道绝缘层可以包括顺序堆叠的第一绝缘层和第二绝缘层，第二绝缘层可以是亲水分子层或疏水分子层。
所述半导体装置还可以包括与沟道层分开的第二控制栅极，其中，沟道层可以设置在第一控制栅极和第二控制栅极之间。
所述半导体装置还可以包括：第二电荷捕获层，设置在沟道层和第二控制栅极之间；第二隧道绝缘层，设置在沟道层和第二电荷捕获层之间；第二阻挡绝缘层，设置在第二电荷捕获层和第二控制栅极之间。
第二电荷捕获层可以包括纳米颗粒。
所述半导体装置可以是晶体管或非易失性存储装置。
为了实现上面和/或其他方面和优点，一个或多个示例实施例可以包括一种制造半导体装置的方法，所述方法包括如下步骤：在基底上形成包括多个第一纳米结构的沟道层；形成接触沟道层的两端的源电极和漏电极；在沟道层上形成第一隧道绝缘层；在第一隧道绝缘层上形成包括与所述多个第一纳米结构不同的多个第二纳米结构的第一电荷捕获层；在第一电荷捕获层上形成第一阻挡绝缘层；在第一阻挡绝缘层上形成第一控制栅极。
多个第一纳米结构可以是双极性的。
形成沟道层的步骤可以包括：在基底上形成非疏水层；在非疏水层上形成疏水层，疏水层具有用于暴露非疏水层的第一区域的开口；在通过开口暴露的第一区域中吸收所述多个第一纳米结构。
多个第一纳米结构可以是纳米线。
形成第一隧道绝缘层的步骤可以包括：形成覆盖沟道层、源电极、漏电极的绝缘层；在绝缘层上、在沟道层上方、在源电极和漏电极之间形成吸收所述多个第二纳米结构的吸收层。
所述方法还可以包括：在形成绝缘层的步骤之后并在形成吸收层的步骤之前，在除了将要形成吸收层的区域的绝缘层上形成抗吸收层，抗吸收层不吸收所述多个第二纳米结构。
多个第二纳米结构可以是纳米颗粒。
所述方法还可以包括：形成与沟道层分开的第二控制栅极，其中，沟道层设置在第一控制栅极和第二控制栅极之间。
所述方法还可以包括：在沟道层和第二控制栅极之间形成第二电荷捕获层；在沟道层和第二电荷捕获层之间形成第二隧道绝缘层；在第二电荷捕获层和第二控制栅极之间形成第二阻挡绝缘层。
为了实现上面和/或其他方面和优点，一个或多个示例实施例可以包括一种操作半导体装置的方法，所述方法包括：在第一电荷捕获层中捕获电荷。
电荷可以是电子或空穴。
半导体装置还包括第二电荷捕获层和第二控制栅极，所述方法还包括：在第二电荷捕获层中捕获电子或空穴。
附图说明
通过下面结合附图的详细描述，将更清楚地理解示例实施例。图1-图10示出如这里描述的非限制性示例实施例。
图1至图3是根据一个或多个示例实施例的半导体装置的剖视图；
图4A至图4I是用于说明根据示例实施例的制造半导体装置的方法的透视图；
图5是示出根据示例实施例的图1中示出的半导体装置的栅极电压与漏电流的特性的曲线图；
图6是示出根据示例实施例的施加到图1中示出的半导体装置的栅极电压的波形和与栅极电压相关的漏电流的变化的曲线图；
图7是示出根据示例实施例的施加到图2中示出的半导体装置的两个栅极电压的波形和与两个栅极电压相关的漏电流的变化的曲线图；
图8A和图8B是示出根据示例实施例的具有图3中示出的结构并具有不同制造方法的两个半导体装置的栅极电压与漏电流的特性的曲线图；
图9A至图9D是示出图3中示出的半导体装置的四个不同状态的剖视图；
图10是示出根据示例实施例的施加到图3中示出的半导体装置的两个栅极电压的波形和与两个栅极电压相关的漏电流的变化的曲线图。
应该注意的是，这些附图意在示出在特定示例实施例中采用的方法、结构和/或材料的一般特性，并意在作为下面提供的书面描述的补充。然而，这些附图不意在按比例绘制，并可以不精确地反应任何给出的实施例的精确结构或性能特性，这些附图不应该被解释为限定或限制示例实施例包括的值或性质的范围。例如，为了清晰起见，可以缩小或放大分子、层、区域和/或结构性元件的相对厚度和定位。在各附图中使用的相似或相同的标号意在指示存在相似或相同的元件或特征。
具体实施方式
应该理解的是，当元件被称作“连接到”另一元件或“结合到”另一元件时，该元件可以直接连接到另一元件或直接结合到另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接到”另一元件或者“直接结合到”另一元件时，不存在中间元件。相同的标号始终表示相同的元件。如这里所使用的，术语“和/或”包括一个或多个相关所列的项目的任意组合和所有组合。
应该理解的是，尽管在这里可使用术语第一、第二等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分并不应受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
为了方便描述，在这里可使用如“在...之下”、“在...下方”、“下面的”、“在...上方”、“上面的”等的空间相对术语来描述如图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语还意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果在附图中装置被翻转，则描述为“在”其它元件或特征“之下”或“下方”的元件随后将被定位为“在”其它元件或特征“上方”。因此，术语“在...下方”可包括上方和下方两种方位。所述装置可被另外定位(例如旋转90度或者在其它方位)，并相应地解释这里使用的空间相对描述符。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制示例实施例。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
在此参照作为示例实施例的理想实施例(和中间结构)的示意性示出的剖视图来描述示例实施例。这样，预计会出现例如由制造技术和/或公差引起的示出的形状变化。因此，示例实施例不应该被解释为限制于在此示出的区域的具体形状，而应该被解释为包括例如由制造导致的形状变形。例如，示出为矩形的注入区域通常在其边缘具有倒圆或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样，通过注入形成的掩埋区域可导致在掩埋区域和通过其发生注入的表面之间的区域中出现一些注入。因此，在图中示出的区域实际上是示意性的，它们的形状并不意图示出装置的区域的实际形状，也不意图限制示例实施例的范围。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与示例实施例所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，除非这里明确定义，否则术语(包括在通用的字典中定义的术语)应该被解释为具有与相关领域的上下文中它们的意思相一致的意思，而不是理想地或者过于正式地解释它们的意思。
图1是根据示例实施例的半导体装置的剖视图。
参照图1，沟道层C1可以形成在基底SUB1上。沟道层C1可以包括多个第一纳米结构n1。第一纳米结构n1可以是放置在基底SUB1上的纳米线。第一纳米结构n1可以由具有n型半导体特性和p型半导体特性的双极性材料形成。例如，双极性材料可以为碳纳米管(CNT)。因此，沟道层C1可以包括由CNT形成的多个纳米线。非疏水层L1可以设置在沟道层C1和基底SUB1之间。非疏水层L1可以形成在基底SUB1的整个表面上。沟道层C1可以形成在非疏水层L1的预定区域上。非疏水层L1可以是亲水层。例如，非疏水层L1可以是绝缘材料层，例如，SiO2层、玻璃、Al2O3层、ZrO2层或HfO2层。疏水层L2可以形成在非疏水层L1上在沟道层C1周围。疏水层L2可以是包括疏水分子例如，OTS(十八烷基三氯硅烷)、OTMS(十八烷基三甲氧基硅烷)或OTE(十八烷基三乙氧基硅烷)等的层。因为可以不在疏水层L2中吸收第一纳米结构n1而可以在非疏水层L1(例如，亲水层)中吸收第一纳米结构n1，所以沟道层C1可以在可以没有形成疏水层L2的非疏水层L1上自组装。亲水分子层(未示出)可以设置在非疏水层L1和沟道层C1之间。在这样的情况下，第一纳米结构n1可以在亲水分子层(未示出)上自组装。亲水分子层(未示出)可以包括亲水分子，例如，APTES(氨基丙基-三乙氧基硅烷)、MPTMS((3-巯基丙基)三甲氧基硅烷)等。
源电极S1和漏电极D1接触沟道层C1的两端。源电极S1和漏电极D1可以从沟道层C1的两端延伸到疏水层L2上。源电极S1和漏电极D1可以由金属(例如，金(Au)或钯(Pd))、金属氧化物或可以重掺杂有导电杂质的半导体形成。
第一电荷捕获层CT1可以形成在沟道层C1上方。第一电荷捕获层CT1可以按场合的需要而被称为浮置栅极。第一电荷捕获层CT1可以包括多个第二纳米结构n2。第二纳米结构n2的结构可以与第一纳米结构n1的结构不同。例如，第二纳米结构n2可以是纳米颗粒。纳米颗粒可以由金属、金属氧化物、半导体中的至少一种形成。例如，第二纳米结构n2可以是由例如金(Au)的金属形成的纳米颗粒。
第一隧道绝缘层TL1可以设置在沟道层C1和第一电荷捕获层CT1之间。第一隧道绝缘层TL1可以包括可以顺序形成在沟道层C1上的第一层L10和第二层L20。第一层L10可以形成在源电极S1和漏电极D1上。第二层L20可以形成在沟道层C1上方位于源电极S1和漏电极D1之间。第三层L30可以形成在可以没有形成有第二层L20的第一层L10上。第一层L10可以由SiO2、Al2O3、ZrO2、HfO2和其他绝缘材料形成，并可以具有小于10nm的厚度，例如，具有大于1nm至大约5nm的厚度。第二层L20可以为用于容易地吸收第二纳米结构n2的吸收层，并可以为亲水分子层或疏水分子层。第二层L20的材料可以根据第二纳米结构n2的类型来确定。第三层L30可以为可以不吸收第二纳米层n2的抗吸收层。第三层L30的特性可以与第二层L20的特性相对。更具体地讲，如果第二层L20可以为亲水分子层，则第三层L30可以为疏水分子层。可选择地，如果第二层L20可以为疏水分子层，则第三层L30可以为亲水分子层。因为在第三层L30中可以不吸收第二纳米结构n2而可以在第二层L20中吸收第二纳米结构n2，所以第一电荷捕获层CT1可以在第二层L20上自组装。如果第二纳米结构n2可以为金(Au)纳米颗粒，则第二层L20可以由亲水分子(例如，APTES)形成且第三层L30可以由疏水分子(例如，OTS、OTMS、OTE等)形成。根据第二纳米颗粒n2和第一层L10的材料可以不需要第二层L20。可选择地，可以不需要第三层L30而可以需要第二层L20。在另一情况下，第一层L10可以形成在沟道层C1上在源电极S1和漏电极D1之间，且可以不需要第二层L20和第三层L30。
第一阻挡绝缘层BL1可以形成在第一电荷捕获层CT1和第三层L30上。第一阻挡绝缘层BL1可以由例如SiO2、Al2O3、ZrO2、HfO2和其他绝缘材料形成。第一阻挡绝缘层BL1可以由可以与非疏水层L1和第一层L10的材料相同或不同的材料形成。第一阻挡绝缘层BL1可以厚于第一绝缘层L10。例如，第一阻挡绝缘层BL1的厚度可以大于几十nm。
第一控制栅极G1可以形成在第一阻挡绝缘层BL1上在第一电荷捕获层CT1上方。第一控制栅极G1可以由例如金(Au)或钯(Pd)的金属、金属氧化物或可以重掺杂有导电杂质的半导体形成。
虽然可以参照图1描述具有单个栅极结构的半导体装置，但是可以有如图2和图3中所示的具有双栅极结构的半导体装置。
图2是根据示例实施例的半导体装置的剖视图。
参照图2，第二控制栅极G2可以形成在基底SUB1′的上层部分中。基底SUB1′可以为半导体装置。第二控制栅极G2可以为可以重掺杂有导电杂质的区域。第二控制栅极G2可以形成在沟道层C1、源电极S1、漏电极D1下方，或可以仅形成在沟道层C1下方。设置在第二控制栅极G2和沟道层C1之间的非疏水层L1可以为栅极绝缘层。非疏水层L1和非疏水层L1的上部结构可以与参照图1描述的结构相同。
可选择地，第二电荷捕获层CT2可以设置在第二控制栅极G2和沟道层C1之间，如图3中所示。
参照图3，第二电荷捕获层CT2可以设置在第二控制栅极G2和沟道层C1之间。与第一电荷捕获层CT1相似，第二电荷捕获层CT2可以被称为浮置栅极。第二电荷捕获层CT2可以包括纳米结构。例如，第二电荷捕获层CT2可以与第一电荷捕获层CT1相似或相同。更具体地讲，第二电荷捕获层CT2可以包括纳米结构n2′，纳米结构n2′可以与第二纳米结构n2相似或相同。然而，示例实施例不限于此。第二电荷捕获层CT2的结构可以与第一电荷捕获层CT1的结构不同，或者第二电荷捕获层CT2可以由与第一电荷捕获层CT1的材料不同的材料形成。层L10′、L20′、L30可以设置在第二捕获层CT2和第二控制栅极G2之间。更具体地讲，第四层L10′可以形成在第二控制栅极G2上，第五层L20′可以设置在第二电荷捕获层CT2和第四层L10′之间。第五层L20′可以为用于吸收纳米结构n2′的吸收层。第六层L30′可以形成在第四层L10′上在第五层L20′周围。第六层L30′可以是可以不吸收纳米结构n2′的抗吸收层。设置在第二电荷捕获层CT2和第二控制栅极G2之间的第四层L10′和第五层L20′可以为第二阻挡绝缘层。第四层L10′、第五层L20′、第六层L30′的材料可以分别对应于第一层L10、第二层L20、第三层L30的材料。因此，第二电荷捕获层CT2可以在第五层L20′上自组装。可以以第二层L20和第三层L30为可选的方式相同的方式，第五层L20′和第六层L30′可以为可选的。覆盖第二电荷捕获层CT2的非疏水层L1可以形成在第六层L30′上。非疏水层L1′可以与非疏水层L1对应。设置在第二电荷捕获层CT2和沟道层C1之间的非疏水层L1′可以为第二隧道绝缘层。形成在非疏水层L1′上的结构可以与图1中示出的形成在非疏水层L1上的结构相似。
参照图2和图3，虽然第二控制栅极G2可以在基底SUB1′的上层部分中，但是第二控制栅极G2可以形成为基底SUB1′上的层(金属层或掺杂的半导体层)。可选择地，参照图3，可以不需要第一电荷捕获层CT1和第一控制栅极G1。例如，半导体装置可以具有底部单栅极结构。
图4A至图4I是用于说明根据示例实施例的制造半导体装置的方法的透视图。
参照图4A，可以在基底SUB1上形成非疏水层L1。非疏水层L1可以为亲水层。例如，非疏水层L1可以为绝缘材料层，例如，SiO2层、玻璃、Al2O3层、ZrO2层、HfO2层。可以在非疏水层L1上形成具有用于暴露非疏水层L1的一部分(下文中，称为第一区域)的开口的疏水层L2。疏水层L2可以为包括例如OTS、OTMS、OTE等的疏水分子的层。更具体地讲，可以这样形成疏水层L2，即，通过在非疏水层L1的第一区域上形成树脂层(未示出)，将基底SUB1放置到溶解有疏水分子的溶液中，并在非疏水层L1的除了树脂层之外的其他部分中吸收疏水分子。树脂层可以为感光层，并可以利用例如光刻方法来形成。此外，可以溶解有疏水分子的溶液的溶剂可以为不溶解树脂层的己烷。在可以形成了疏水层L2之后，可以通过利用例如丙酮的溶剂选择性地去除树脂层。可以利用各种方法来形成疏水层L2。例如，可以利用微接触印刷方法(micro-contact printing method)或光刻方法来形成疏水层L2。
虽然没有示出，但是可以将亲水分子层形成在非疏水层L1的例如第一区域的暴露区域上。为此，可以将基底SUB1放置到可以溶解有亲水分子的溶液中。为此，在疏水层L2中可以不吸收亲水分子，而在非疏水层L1中可以吸收亲水分子。例如，亲水分子可以为APTES和MPTMS等。可以溶解有亲水分子的溶液的溶剂可以为乙醇、己烷等。因为非疏水层L1可以为亲水的，所以选择性地形成亲水分子层。
参照图4B，可以制备可以溶解有第一纳米结构n1的溶液(下文中，称为第一纳米结构溶液)NS1。第一纳米结构n1可以为纳米线，例如，CNT。第一纳米结构溶液NS1的溶剂(例如，二氯苯)可以不影响第一纳米结构n1。可以将图4A中示出的结构放置到第一纳米结构溶液NS1中。因为在疏水层L2中可以不吸收第一纳米结构n1而在非疏水层L1(例如，亲水层)中可以吸收第一纳米结构n1，所以第一纳米结构n1可以在可以没有形成疏水层L2的非疏水层L1上自组装。
参照图4C，多个第一纳米结构n1可以组成沟道层C1。自组装性使得可以容易地在基底SUB1的期望的位置处形成具有期望形状的纳米结构沟道层C1。
参照图4D，可以形成接触沟道层C1的两端的源电极S1和漏电极D1。源电极S1和漏电极D1可以从沟道层C1的两端延伸到疏水层L2上。源电极S1和漏电极D1可以由例如金(Au)或钯(Pd)的金属、金属氧化物或可以重掺杂有导电杂质的半导体形成。就此，可以利用物理气相沉积(PVD)或化学气相沉积(CVD)(例如，溅射方法或热蒸发方法)来沉积层。可以利用光刻或E束方法来图案化沉积的层。
参照图4E，可以在疏水层L2上形成覆盖沟道层C1、源电极S1、漏电极D1的第一绝缘层L10。第一绝缘层L10可以由SiO2、Al2O3、ZrO2、HfO2或其他绝缘材料形成，第一绝缘层L10的厚度可以小于大约10nm，例如，可以为大约1nm至大约5nm。可以利用CVD、等离子体增强(PE)-CVD、原子层沉积(ALD)来形成第一绝缘层L10。形成第一绝缘层L10的工艺可以不影响第一纳米结构n1的特性。
参照图4F，可以在第一绝缘层L10上、在沟道层C1上方、在源电极S1和漏电极D1之间形成第二绝缘层L20。可以在可以没有形成第二绝缘层L20的第一绝缘层L10上形成第三绝缘层L30。在可以形成第三绝缘层L30之后，可以形成第二绝缘层L20，反之亦然。第二绝缘层L20可以为吸收第二纳米结构n2(见图4G)的吸收层。第三绝缘层L30可以为不吸收第二纳米结构n2的抗吸收层。第二绝缘层L20和第三绝缘层L30中的一个可以为亲水的而另一个可以为疏水的。例如，第二绝缘层L20可以为亲水的，第三绝缘层L30可以为疏水的。在这样的情况下，与如图4A中示出的形成疏水层L20的方法相似，可以在可以形成第二绝缘层L20之前形成第三绝缘层L30。就此，可以将可以形成有第三绝缘层L30的基底SUB1放置到可以溶解有亲水分子的溶液中，以形成第二绝缘层L20。在这样的情况下，因为在第三绝缘层L30中可以不吸收亲水分子而在第一绝缘层中可以吸收亲水分子，所以可以得到图4F中示出的结构。亲水分子可以为例如APTES和MPTMS等。可以溶解有亲水分子的溶液的溶剂可以为乙醇、己烷等。可选择地，可以不形成第三绝缘层L30而可以形成第二绝缘层L20，或可以不形成第三绝缘层L30和第二绝缘层L20。
参照图4G，可以制备可以溶解有第二纳米结构n2的溶液(下文中，称为第二纳米结构溶液)NS2。例如，第二纳米结构n2可以为纳米颗粒。第二纳米结构溶液NS2的溶剂可以为去离子水。可以将图4F中示出的结构放置到第二纳米结构溶液NS2中。因为在第三绝缘层L30中可以不吸收第二纳米结构n2而在第二绝缘层L20中可以吸收第二纳米结构n2，所以第二纳米结构n2可以在第二绝缘层L20上自组装，如图4H中所示。
参照图4H，自组装的多个第二纳米结构n2可以组成第一电荷捕获层CT1。自组装性使得可以容易地在基底SUB1的期望的位置处形成具有期望的形状的第一电荷捕获层CT1。
参照图4I，可以在第三绝缘层L30上形成覆盖第一电荷捕获层CT1的第一阻挡绝缘层BL1。例如，第一阻挡绝缘层BL1可以由SiO2、Al2O3、ZrO2、HfO2和其他绝缘材料形成。第一阻挡绝缘层BL1可以由可以与非疏水层L1和第一层L10的材料相同或不同的材料形成。第一阻挡绝缘层BL1可以厚于第一层L10。例如，第一阻挡绝缘层BL1的厚度可以大于几十nm。可以利用可以不改变第二纳米结构n2的特性的CVD、PE-CVD或ALD等形成第一阻挡绝缘层BL1。可以在第一阻挡绝缘层BL1上形成第一控制栅极G1。第一控制栅极G1可以包括在沟道层C1的中心上方的第一部分P1和从第一部分P1的一端延伸的第二部分P2。第二部分P2可以垂直于第一部分P1。第一控制栅极G1可以具有各种形状。第一控制栅极G1可以由例如金(Au)或钯(Pd)的金属、金属氧化物或可以重掺杂有导电杂质的半导体形成。就此，可以利用PVD或CVD(例如，溅射方法或热蒸发方法)来沉积层。可以利用光刻或E束方法图案化沉积的层。图4I的沿I-I′线截取的剖视图可以与图1中示出的结构对应。
虽然可以参照图4A至图4I来描述制造图1中示出的具有单栅极结构的半导体装置的方法，但是也可以制造图2和图3中示出的具有双栅极结构的半导体装置。
例如，在可以参照图4A来形成非疏水层L1之前或之后，如果可以利用导电杂质重掺杂基底SUB1的上层部分，则可以形成如图2中所示的第二控制栅极G2。作为掺杂基底SUB1的上层部分并形成第二控制栅极G2的代替方法，可以在基底SUB1上将第二控制栅极G2形成为另外的层。此外，与形成第一电荷捕获层CT1的方法相似，可以在第二控制栅极G2和沟道层C1之间设置第二电荷捕获层CT2。
在本实施例中，可以在基底的期望的区域上容易地布置例如纳米线(CNT)或纳米颗粒的预定的纳米结构。此外，可以将至少两种不同的纳米结构应用于单个装置。因此，通过应用一个或多个纳米结构，可以容易地制造各种高密度装置。
现在，将在下文中描述根据一个或多个示例实施例的操作半导体装置的方法，半导体装置的特性、半导体装置的可用领域。
可以这样操作图1中示出的半导体装置，即，通过在第一电荷捕获层CT1中捕获电子或空穴，并将正常的操作电压施加到源电极S1、漏电极D1、第一控制栅极G1。在可以使用半导体装置的同时，可以改变第一电荷捕获层CT1中捕获的电荷的类型。可以将例如+10V的正高电压施加到第一控制栅极G1，从而在第一电荷捕获层CT1中捕获电荷。就此，根据正高电压，电子从沟道层C1传输到第一电荷捕获层CT1并可以被捕获。可以将例如-10V的负高电压施加到第一控制栅极G1，从而在第一电荷捕获层CT1中捕获空穴。就此，根据负高电压，空穴从沟道层C1传输到第一电荷捕获层CT1并可以被捕获。根据可以通过将正或负高电压施加到第一控制栅极G1以在第一电荷捕获层CT1中捕获电荷(电子或空穴)，半导体装置的特性可以变化。例如，当可以通过将负高电压施加到第一控制栅极G1以在第一电荷捕获层CT1中捕获空穴时，半导体装置可以具有在正常操作电压范围内的n型沟道晶体管(下文中，称为n型晶体管)的特性。当可以通过将正高电压施加到第一控制栅极G1以在第一电荷捕获层CT1中捕获电子时，半导体装置可以具有在正常操作电压范围内的p型沟道晶体管(下文中，称为p型晶体管)的特性。这将参照图5进行更详细的描述。
图5是示出根据示例实施例的图1中示出的半导体装置的栅极电压Vg与漏电流Id的特性的曲线图。可以将栅极电压Vg施加到第一控制栅极G1，漏电流Id在源电极S1和漏电极D1之间流动。可以通过变化栅极电压Vg来测量漏电流Id。可以将1V的漏电压施加在源电极S1和漏电极D1之间。
参照图5，示出栅极电压Vg可以从-10V增加到+10V的曲线(下文中，称为第一曲线)G1和示出栅极电压Vg可以从+10V降低到-10V的曲线(下文中，称为第二曲线)G2可以彼此完全不同。例如，第一曲线G1和第二曲线G2之间的电滞后可以不同。更具体地讲，当可以施加-10V的栅极电压Vg时，半导体装置可以具有第一曲线G1的特性，直到可以施加+10V的栅极电压Vg。当可以施加-10V的栅极电压Vg时，可以在第一电荷捕获层CT1中捕获空穴，使得施加到沟道层C1的电场沿正向增加。因此，第一曲线G1可以整体上沿负方向。如果可以在第一电荷捕获层CT1中捕获空穴，则在正电压低于与之电压的情况下，在第一电荷捕获层CT1中捕获的电荷保留空穴。当可以施加超过阈值电压的正高电压时，在第一电荷捕获层CT1中捕获的电荷可以改变为电子。如果栅极电压Vg可以从与超过阈值电压的正高电压对应的+10V降低，则半导体装置可以具有第二曲线G2的特性，直到可以施加-10V的栅极电压Vg。如果可以施加+10V的栅极电压Vg，则可以在第一电荷捕获层CT1中捕获电子，使得施加到沟道层C1的电场可以沿负向降低。因此，第二曲线G2可以整体上沿正方向。
根据在第一电荷捕获层CT1中捕获的电荷，栅极电压Vg和漏电流Id的特性可以显著地变化。在预定电压范围内，第一曲线G1和第二曲线G2可以具有相对的特性。例如，当栅极电压Vg在从大约-4V至大约+5V的栅极电压Vg范围(下文中，称为第一范围)R1内增加时，第一曲线G1增加，而第二曲线G2降低。n型晶体管的特性可以为漏电流Id根据栅极电压Vg的增加而增加。p型晶体管的特性可以为漏电流Id根据栅极电压Vg的增加而减小。正常操作电压可以在第一范围R1内。因此，根据在第一电荷捕获层CT1中捕获的电荷的类型，半导体装置可以具有n型晶体管的特性或p型半导体晶体管的特性。这意味着半导体装置可以被用作n型晶体管，从而实现预定的第一目的，并可以通过切换半导体装置的类型而被用作p型半导体，从而实现预定的第二目的。本实施例的半导体装置可以为可逆型切换装置(晶体管或存储装置)，因此，本实施例的半导体装置可以具有各种优点。例如，可以制造可重构电路。
图6是示出根据示例实施例的施加到图1中示出的半导体装置的栅极电压Vg的波形和与栅极电压Vg相关的漏电流Id的变化的曲线图。
参照图6，当可以将正高电压和强度小的第一电压V1顺序施加到第一控制栅极G1时，第一电压V1的波形可以与由第一电压V1的波形产生的漏电流Id的波形相反。如果将正高电压施加到第一控制栅极G1，则半导体装置可以具有p型晶体管的特性。当可以将负高电压和强度小的第二电压V2顺序施加到第一控制栅极G1时，第二电压V2的波形可以与通过第二电压V2的波形产生的漏电流Id的波形相似。如果可以将负高电压施加到第一控制栅极G1时，半导体装置可以具有n型晶体管的特性。
如果可以将半导体装置用作存储装置，则漏电流Id的量可以根据在第一电荷捕获层CT1中捕获的电荷(电子或空穴)或是否可以捕获了电荷来变化。因此，可以实现将第一电荷捕获层CT1用作存储层的非易失性存储装置。
图7是示出根据示例实施例的施加到半导体装置(例如，图2中示出的双栅极装置)的两个栅极电压(下文中，称为第一栅极电压和第二栅极电压)Vg1和Vg2的波形以及与第一栅极电压Vg1和第二栅极电压Vg2相关的漏电流Id的变化的曲线图。可以将第一栅极电压Vg1和第二栅极电压Vg2分别施加到图2中示出的第一控制栅极G1和第二控制栅极G2。
参照图7，当在可以施加+10V的第一栅极电压Vg1之后可以将正常操作电压的第一电压V1′施加到第二控制栅极G2时，由第一电压V1′的波形产生的漏电极Id的波形可以与第一电压V1′的波形相反。因为施加了+10V的第一栅极电压Vg1，所以半导体装置可以具有p型晶体管的特性。此外，在可以通过第一控制栅极G1在第一电荷捕获层CT1中捕获电子之后，可以通过利用第二控制栅极G2正常地操作半导体装置。当在可以施加-10V的第一栅极电压Vg1之后可以将正常操作电压的第二电压V2′施加到第二控制栅极G2时，通过第二电压V2′的波形产生的漏电流Id的波形可以与第二电压V2′的波形相似。因为施加了-10V的第一栅极电压Vg1，所以半导体装置可以具有n型晶体管的特性。此外，在可以通过第一控制栅极G1在第一电荷捕获层CT1中捕获空穴之后，可以通过利用第二控制栅极G2正常地操作半导体装置。更具体地讲，在可以在第一电荷捕获层CT1中捕获电子或空穴之后，可以将正常的操作电压施加到源电极S1、漏电极D1、第一控制栅极G1，或者可以将正常的操作电压施加到源电极S1、漏电极D1、第二控制栅极G2。图2中示出的半导体装置可以被用作晶体管或存储装置。
图8A和图8B是示出根据示例实施例的具有图3中示出的结构并具有不同制造方法的两个半导体装置的栅极电压Vg与漏电流Id的特性的曲线图。可以将栅极电压Vg施加到第一控制栅极G1。漏电流Id在源电极S1和漏电极D1之间流动。可以通过变化栅极电压Vg来测量漏电流Id。可以将1V的漏电压施加在源电极S1和漏电极D1之间。
参照图8A，与图5中示出的曲线图相似，当栅极电压Vg从大约-4V增加至大约+5V时，第一曲线G1′可以具有n型晶体管的特性，第二曲线G2′可以具有p型晶体管的特性。
参照图8B，当可以施加正高电压时，漏电流Id可以为小于可以从图8A中示出的大约0.4μA的漏电流Id的大约0.2μA。此外，当栅极电压Vg从大约-10V升高至大约0V时，第一曲线G1″和第二曲线G2″可以具有p型晶体管的特性。
更具体地讲，图8A中的半导体装置可以具有n型晶体管和p型晶体管的特性，而图8B中的半导体装置可以仅具有p型晶体管的特性而不具有n型晶体管的特性。这样的区别示出了根据制造半导体装置的方法，在结构上相似的半导体装置可以在滞后(例如，栅极电压Vg与漏电流Id的特性)上彼此不同。这可以以相同的方式适用于图1和图2中示出的半导体装置。
为了操作图3中示出的半导体装置，可以在第一电荷捕获层CT1中捕获电子或空穴，可以在第二电荷捕获层CT2中捕获电子或空穴，并可以将正常操作电压施加到源电极S1、漏电极D1、第一控制栅极G1，或者可以将正常操作电压施加到源电极S1、漏电极D1、第二控制栅极G2。与图1和图2中示出的半导体装置相同，图3中示出的半导体装置可以被用作晶体管或存储器。因为图3中示出的半导体装置可以具有两个电荷捕获层CT1和CT2，所以图3中示出的半导体装置的状态可以比图1和图2中示出的半导体装置的状态更多。当图3中示出的半导体装置可以用作存储装置时，根据在第一电荷捕获层CT1和第二电荷捕获层CT2中捕获的电荷的类型，图3中示出的半导体装置可以具有与不同的四个状态对应的状态，例如，(0，0)、(1，0)、(0，1)、(1，1)。所述四个状态可以对应于图9A和图9D中示出的状态。
参照图9A，可以在第一电荷捕获层CT1和第二电荷捕获层CT2中捕获电子。为此，可以将正高电压施加到第一控制栅极G1和第二控制栅极G2。
参照图9B，可以在第一电荷捕获层CT1捕获空穴，可以在第二电荷捕获层CT2中捕获电子。为此，可以将负高电压施加到第一控制栅极G1，可以将正高电压施加到第二控制栅极G2。
参照图9C，可以在第一电荷捕获层CT1中捕获电子，可以在第二电荷捕获层CT2中捕获空穴。为此，可以将正高电压施加到第一控制栅极G1，可以将负高电压施加到第二控制栅极G2。考虑到可以在沟道层C1的一侧中捕获空穴并在沟道层C1的另一侧中捕获电子的情况，图9C中示出的状态可以被认为是与图9B中示出的状态相似。然而，如果沟道层C1的上部结构可以不与沟道层C 1的下部结构完全对称，则图9B和图9C中示出的状态可以具有不同的电阻。更具体地讲，当第一隧道绝缘层TL1和第二隧道绝缘层L10′+L20′在厚度和材料上可以彼此不同且第一电荷捕获层CT1和第二电荷捕获层CT2在材料和尺寸上可以不同时，图9B和图9C中示出的状态可以具有不同的电阻。
参照图9D，可以在第一电荷捕获层CT1和第二电荷捕获层CT2中捕获空穴。为此，可以将负高电压施加到第一控制栅极G1和第二控制栅极G2。
因此，在本实施例中，可以实现多位(bit)存储装置，其中，单位存储单元可以具有四个不同的电阻状态。
图10是示出根据示例实施例的施加到图3中示出的半导体装置的第一控制栅极G1和第二控制栅极G2的两个栅极电压(下文中，称为第一栅极电压和第二栅极电压)Vg1和Vg2的波形以及与第一栅极电压Vg1和第二栅极电压Vg2相关的漏电流Id的变化的曲线图。曲线图指示具有图3中示出的结构和图8A中示出的特性的半导体装置。为此，源电极S1和漏电极D1之间的电压可以为大约1V。
参照图10，将+10V施加到第一控制栅极G1和第二控制栅极G2得到(0，0)的状态。将-10V施加到第一控制栅极G1并将+10V施加到第二控制栅极G2得到(1，0)的状态。将+10V施加到第一控制栅极G1并将-10V施加到第二控制栅极G2得到(0，1)的状态。将-10V施加到第一控制栅极G1和第二控制栅极G2得到(1，1)的状态。在状态(0，0)、(1，0)、(0，1)、(1，1)下，漏电流Id不同。
虽然已经参照示例实施例的不同实施例具体示出并描述了示例实施例的各方面，但是应该理解的是，这些示例性实施例应该被认为是仅是描述性的而不是出于限制的目的。在每个实施例内的特征或方面的描述通常应该被认为是对于其余的实施例中的其他相似的特征或方面来说是可用的。本领域普通技术人员应该理解的是，可以在图1至图3中示出的结构和图4A至图4I中示出的制造方法中作出改变。例如，沟道层C1可以由例如石墨烯的双极性材料形成而不是由CNT形成。
因此，虽然可以已经示出并描述了一些实施例，但是本领域普通技术人员应该理解的是，在不脱离示例实施例的原理和精神的情况下，可以在这些实施例中作出改变，示例实施例的范围可以由权利要求及其等同物限定。

Claims (19)

1.一种半导体装置，包括：
沟道层，包括多个第一纳米结构；
源电极和漏电极，接触沟道层的两端；
第一隧道绝缘层，形成在沟道层上；
第一电荷捕获层，形成在第一隧道绝缘层上，并包括与所述多个第一纳米结构不同的多个第二纳米结构；
第一阻挡绝缘层，形成在第一电荷捕获层上；
第一控制栅极，形成在第一阻挡绝缘层上，
其中，所述沟道层形成在亲水层上，
其中，疏水层形成在亲水层上并在沟道层周围，源电极和漏电极形成在疏水层上，
其中，第一纳米结构是双极性的。
2.如权利要求1所述的半导体装置，其中，所述多个第一纳米结构是纳米线。
3.如权利要求1所述的半导体装置，其中，所述多个第二纳米结构是纳米颗粒。
4.如权利要求1所述的半导体装置，其中，第一隧道绝缘层包括顺序堆叠的第一绝缘层和第二绝缘层，第二绝缘层是亲水分子层或疏水分子层。
5.如权利要求1所述的半导体装置，所述半导体装置还包括与沟道层分开的第二控制栅极，其中，沟道层设置在第一控制栅极和第二控制栅极之间。
6.如权利要求5所述的半导体装置，所述半导体装置还包括：
第二电荷捕获层，设置在沟道层和第二控制栅极之间；
第二隧道绝缘层，设置在沟道层和第二电荷捕获层之间；
第二阻挡绝缘层，设置在第二电荷捕获层和第二控制栅极之间。
7.如权利要求6所述的半导体装置，其中，第二电荷捕获层包括纳米颗粒。
8.如权利要求1所述的半导体装置，其中，所述半导体装置是晶体管或非易失性存储装置。
9.一种半导体装置，包括：
沟道层，包括多个第一纳米结构；
源电极和漏电极，接触沟道层的两端；
第一隧道绝缘层，形成在沟道层上；
第一电荷捕获层，形成在第一隧道绝缘层上，并包括与所述多个第一纳米结构不同的多个第二纳米结构；
第一阻挡绝缘层，形成在第一电荷捕获层上；
第一控制栅极，形成在第一阻挡绝缘层上，
其中，第一隧道绝缘层包括顺序堆叠的第一绝缘层和第二绝缘层，第二绝缘层是亲水分子层或疏水分子层，
其中，第一纳米结构是双极性的。
10.一种制造半导体装置的方法，所述方法包括如下步骤：
在基底上形成包括多个第一纳米结构的沟道层；
形成接触沟道层的两端的源电极和漏电极；
在沟道层上形成第一隧道绝缘层；
在第一隧道绝缘层上形成包括与所述多个第一纳米结构不同的多个第二纳米结构的第一电荷捕获层；
在第一电荷捕获层上形成第一阻挡绝缘层；
在第一阻挡绝缘层上形成第一控制栅极，
其中，形成沟道层的步骤包括：
在基底上形成非疏水层；
在非疏水层上形成疏水层，疏水层具有用于暴露非疏水层的第一区域的开口；
在通过开口暴露的第一区域中吸收所述多个第一纳米结构，
其中，第一纳米结构是双极性的。
11.如权利要求10所述的方法，其中，所述多个第一纳米结构是纳米线。
12.如权利要求10所述的方法，其中，所述多个第二纳米结构是纳米颗粒。
13.如权利要求10所述的方法，所述方法还包括：
形成与沟道层分开的第二控制栅极，
其中，沟道层设置在第一控制栅极和第二控制栅极之间。
14.如权利要求13所述的方法，所述方法还包括：
在沟道层和第二控制栅极之间形成第二电荷捕获层；
在沟道层和第二电荷捕获层之间形成第二隧道绝缘层；
在第二电荷捕获层和第二控制栅极之间形成第二阻挡绝缘层。
15.一种制造半导体装置的方法，所述方法包括如下步骤：
在基底上形成包括多个第一纳米结构的沟道层；
形成接触沟道层的两端的源电极和漏电极；
在沟道层上形成第一隧道绝缘层；
在第一隧道绝缘层上形成包括与所述多个第一纳米结构不同的多个第二纳米结构的第一电荷捕获层；
在第一电荷捕获层上形成第一阻挡绝缘层；
在第一阻挡绝缘层上形成第一控制栅极，
其中，形成第一隧道绝缘层的步骤包括：
形成覆盖沟道层、源电极、漏电极的绝缘层；
在绝缘层上、在沟道层上方、在源电极和漏电极之间形成吸收所述多个第二纳米结构的吸收层，
其中，第一纳米结构是双极性的。
16.如权利要求15所述的方法，所述方法还包括：
在形成绝缘层的步骤之后并在形成吸收层的步骤之前，在除了将要形成吸收层的区域的绝缘层上形成抗吸收层，抗吸收层不吸收所述多个第二纳米结构。
17.一种操作如权利要求1所述的半导体装置的方法，所述方法包括：
在第一电荷捕获层中捕获电荷。
18.如权利要求17所述的方法，其中，电荷是电子或空穴。
19.如权利要求17所述的方法，其中，半导体装置还包括第二电荷捕获层和第二控制栅极，所述方法还包括：
在第二电荷捕获层中捕获电子或空穴。
CN200910175709.4A 2007-10-18 2009-09-29 半导体装置及其制造方法和操作方法 Active CN101714576B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20070105102 2007-10-18
KR20080097406A KR101490109B1 (ko) 2007-10-18 2008-10-02 반도체 소자와 그의 제조 및 동작방법
KR10-2008-0097406 2008-10-02

Publications (2)

Publication Number Publication Date
CN101714576A CN101714576A (zh) 2010-05-26
CN101714576B true CN101714576B (zh) 2014-08-13

Family

ID=40763448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910175709.4A Active CN101714576B (zh) 2007-10-18 2009-09-29 半导体装置及其制造方法和操作方法

Country Status (2)

Country Link
KR (1) KR101490109B1 (zh)
CN (1) CN101714576B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101659816B1 (ko) 2010-02-25 2016-09-26 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20140077161A1 (en) * 2011-03-02 2014-03-20 The Regents Of The University Of California High performance graphene transistors and fabrication processes thereof
KR101508971B1 (ko) * 2014-04-22 2015-04-08 서울대학교산학협력단 재구성 가능한 전자 소자 및 이의 동작 방법
KR101602911B1 (ko) * 2014-08-11 2016-03-11 고려대학교 산학협력단 반도체 소자 및 반도체 소자 제조 방법
CN107978603A (zh) * 2016-10-20 2018-05-01 苏州大学 一种薄膜晶体管存储器及其多值存储方法
CN106952962A (zh) * 2017-03-17 2017-07-14 京东方科技集团股份有限公司 薄膜晶体管和阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716608A (zh) * 2004-06-29 2006-01-04 国际商业机器公司 存储增益单元和制造这种存储增益单元的方法
CN1825594A (zh) * 2005-01-26 2006-08-30 三星电子株式会社 使用碳纳米管沟道的多位非易失性存储器件及其操作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2877103B2 (ja) * 1996-10-21 1999-03-31 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
JP2003328140A (ja) * 2002-05-13 2003-11-19 Nagoya Industrial Science Research Inst 領域選択析出方法
US7262991B2 (en) * 2005-06-30 2007-08-28 Intel Corporation Nanotube- and nanocrystal-based non-volatile memory
JP4876520B2 (ja) 2005-10-07 2012-02-15 ソニー株式会社 不揮発性半導体メモリ及びその製造方法
US8168964B2 (en) * 2007-03-02 2012-05-01 Nec Corporation Semiconductor device using graphene and method of manufacturing the same
US7968935B2 (en) * 2008-08-25 2011-06-28 Seoul National University Research & Development Business Foundation Reconfigurable semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716608A (zh) * 2004-06-29 2006-01-04 国际商业机器公司 存储增益单元和制造这种存储增益单元的方法
CN1825594A (zh) * 2005-01-26 2006-08-30 三星电子株式会社 使用碳纳米管沟道的多位非易失性存储器件及其操作方法

Also Published As

Publication number Publication date
KR101490109B1 (ko) 2015-02-12
CN101714576A (zh) 2010-05-26
KR20090039610A (ko) 2009-04-22

Similar Documents

Publication Publication Date Title
US8063430B2 (en) Semiconductor devices and methods of manufacturing and operating same
CN101714576B (zh) 半导体装置及其制造方法和操作方法
Yu et al. Nanotechnology: Role in emerging nanoelectronics
US6472705B1 (en) Molecular memory & logic
US7045421B2 (en) Process for making bit selectable devices having elements made with nanotubes
US7668004B2 (en) Non-volatile switching and memory devices using vertical nanotubes
JP5356066B2 (ja) スイッチング素子及び不揮発性記憶装置
US7723223B2 (en) Method of doping transistor comprising carbon nanotube, method of controlling position of doping ion, and transistors using the same
JP5605705B2 (ja) 縦型電界効果トランジスタ
US7342277B2 (en) Transistor for non volatile memory devices having a carbon nanotube channel and electrically floating quantum dots in its gate dielectric
US9007732B2 (en) Electrostatic discharge protection circuits using carbon nanotube field effect transistor (CNTFET) devices and methods of making same
US20060128088A1 (en) Vertical integrated component, component arrangement and method for production of a vertical integrated component
Liu et al. Ferroelectric memory based on nanostructures
US20090189152A1 (en) Ferroelectric memory device
KR101659816B1 (ko) 반도체 소자 및 그 제조 방법
US7332740B2 (en) Memory device having molecular adsorption layer
Xu et al. Lateral piezopotential-gated field-effect transistor of ZnO nanowires
Meunier et al. Nonvolatile Memory Elements Based on the Intercalation<? format?> of Organic Molecules Inside Carbon Nanotubes
Ramezani et al. Fundamental phenomena in nanoscale semiconductor devices
KR100982956B1 (ko) 가요성 투명 박막 트랜지스터
JP5706077B2 (ja) 半導体素子とその製造及び動作方法
JP2023518406A (ja) 量子処理素子及びシステム
Ramezani et al. 1 Fundamental Phenomena
Zhang Carbon nanotube based nonvolatile memory devices
Ramezani et al. 1 Fundamental in Nanoscale Phenomena Semiconductor Devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant