CN101534457B - 一种数据交叉方法及其装置 - Google Patents

一种数据交叉方法及其装置 Download PDF

Info

Publication number
CN101534457B
CN101534457B CN2008100840070A CN200810084007A CN101534457B CN 101534457 B CN101534457 B CN 101534457B CN 2008100840070 A CN2008100840070 A CN 2008100840070A CN 200810084007 A CN200810084007 A CN 200810084007A CN 101534457 B CN101534457 B CN 101534457B
Authority
CN
China
Prior art keywords
cross
data
crossing
configuration
division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100840070A
Other languages
English (en)
Other versions
CN101534457A (zh
Inventor
黄炜
于莉
柯楚
张志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2008100840070A priority Critical patent/CN101534457B/zh
Publication of CN101534457A publication Critical patent/CN101534457A/zh
Application granted granted Critical
Publication of CN101534457B publication Critical patent/CN101534457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种数据交叉方法及其装置,其中:装置包括一个数据存储器和与各级别交叉配置一一对应的多个交叉配置存储器;方法包括:根据所述多个交叉配置存储器中的交叉配置获取最终交叉配置;将获取的最终交叉配置作为所述数据存储器的读地址去读取该数据存储器完成数据交叉。这种方法及其装置将多级交叉的数据交叉转换为配置信息之间的交叉使多级的空分交叉和时分交叉融为一体,这样仅使用了比单级时分交叉稍多的逻辑资源完全实现了多级的空分加时分交叉的功能,从而只需要使用一个交叉芯片就可以完成多级空分交叉和时分交叉的功能,大大降低了成本。

Description

一种数据交叉方法及其装置
技术领域
本发明涉及数据交换和传输,具体涉及一种数据交叉方法及其装置。
背景技术
目前,同步数字体系SDH通信系统中包含各种粒度的数据容器,按照容量大小可依次分为AU4,TU3,TU12,TU11等,其中AU4的数据净荷可由TU组成,一个AU4可由3个TU3,或63个TU12,或84个TU11组成。同类的数据容器需要进行相互交叉完成通信。通常AU4的交叉称为空分交叉,TU的交叉称为时分交叉。
在SDH的交叉系统中,通常会同时包括空分交叉和时分交叉,完成不同级别的数据交叉,例如可以在时分交叉前面放上一级空分交叉,用于AU4级别的交叉和保护选择等功能,在时分交叉的后面放上一级空分交叉可以用于将时分交叉完成的数据以AU4为粒度进行广播等功能。
由于在大容量SDH系统中,无论空分交叉还是时分交叉,都需要使用大量的逻辑资源,目前既有空分又有时分功能的SDH通信系统一般采用将空分交叉和时分交叉分别设计的方式,或者是时分板和空分板相加的方式,或者是一块单板上分别使用时分交叉芯片和空分交叉芯片,这两方式成本都很高。
在SDH系统中进行空分交叉和时分交叉的原理相似,都是需要一个数据Memory,用于存储需要交叉的数据,另外还需要一个配置Memory,用于存储交叉的配置,按照交叉配置使数据交叉到另外的AU或者TU,其中的所需的数据Memory远大于配置Memory。如图1所示,传统交叉装置使用了多个数据Memory。
发明内容
本发明需要解决的技术问题是如何提供一种数据交叉方法及其装置,可仅用一块交叉芯片同时实现空分和时分交叉。
本发明的上述第一个技术问题这样解决,提供一种数据交叉方法,利用一个数据存储器Memory和与各级别交叉配置一一对应的多个交叉配置存储器Memory,包括以下步骤:
1.1)根据所述多个交叉配置存储器Memory中的交叉配置获取最终交叉配置;
1.2)将获取的最终交叉配置作为所述数据存储器Memory的读地址去读取该数据存储器Memory完成数据交叉。
按照本发明提供的数据交叉方法,所述步骤1.1)具体是:顺序读取各级别交叉配置存储器Memory并将读出的数据作为下一级交叉配置存储器Memory的读地址直至最后一级交叉配置存储器数据读出。
按照本发明提供的数据交叉方法,所述各级别交叉配置包括时分交叉配置和空分交叉配置。
本发明的上述另一个技术问题这样解决,提供一种数据交叉装置,包括一个数据存储器Memory和与各级别交叉配置一一对应的多个交叉配置存储器Memory,该数据交叉装置这样进行数据交叉:根据所述多个交叉配置存储器Memory中的交叉配置获取最终交叉配置;再将获取的最终交叉配置作为所述数据存储器Memory的读地址去读取该数据存储器Memory完成数据交叉。
按照本发明提供的数据交叉装置,所述数据交叉装置内置于基于存储转发机制并且根据CPU配置进行交叉的设备中。
按照本发明提供的数据交叉装置,所述设备包括但不限制于SDH、PDH传输设备。
按照本发明提供的数据交叉装置,所述数据交叉装置具体内置于设备的交叉单板(包括时分和空分)中。
本发明提供的一种数据交叉方法及其装置,将多级交叉的数据交叉转换为配置信息之间的交叉,使多级的空分交叉和时分交叉融为一体,这样仅使用了比单级时分交叉稍多的逻辑资源完全实现了多级的空分加时分交叉的功能,从而只需要使用一个交叉芯片就可以完成多级空分交叉和时分交叉的功能,进而大大降低了成本。
附图说明
下面结合附图和具体实施例进一步对本发明进行详细说明。
图1是传统的时分交叉和空分交叉设计结构示意图;
图2是图1所示设计结构的等效结构示意图;
图3是本发明交叉结构示意图。
图4是图3所示交叉结构逻辑实现结构示意图。
具体实施方式
首先,说明本发明的核心思想:
如图2所示,仅从多级交叉结构的TU数据输入和数据输出的相互关系来看,传统交叉装置可以等效看成一个单一的交叉结构。本发明的核心思想就是找出最终的交叉关系,只使用一个时分交叉的数据Memory来完成全部的多级交叉。
第二步,说明本发明的关键“找出最终的交叉关系”:
如图3所示,通过依次读取多级交叉的配置Memory并进行计算,最终计算出一个输出的TU应来源于哪个输入TU。步骤如下:
1.顺序读取第一级配置Memory,将读出的交叉配置作为第二级配置Memory的读地址。
2.使用第一步中生成的第二级配置Memory读地址去读取第二级配置Memory,将读出的交叉配置作为第三级配置Memory的读地址。
3.重复第一步和第二步的操作一直到将最后一级配置Memory内的配置读取出来。得到当前时隙的最终交叉配置。
4.将得到的最终交叉配置作为数据Memory的读地址去读取数据Memory,从而完成数据交叉。
通过以上的步骤,完全可以将多级的交叉结构用一级时分交叉来模拟,将数据的交叉转换为配置信息之间的交叉。通过这样的转换,整个系统只需要一级时分交叉的数据Memory和多级配置Memory,完全可以在一个芯片内完成,大大降低了成本。
最后,结合本发明的一种具体实现详细说明本发明:
如图4所示,该装置这样工作:
和数据一起输入的还应包含SDH数据的帧头信号,用于定位数据位置。帧头信号被送到写地址产生模块用于产生数据Memory的写地址,同时经过延时用于产生数据Memory的读地址。
写地址计数器模块使用输入帧头信号作为初始化信号进行计数,将计数器的值作为写地址将输入数据循环写入数据Memory。
帧头信号经过delay模块的延时送到读地址计数器,延时的周期数为一路输入数据的TU支路数加上从读地址计数器输出计数值到Data_memory的读地址产生所需的时间,确保Data_memory的读写地址间刚好相差一路数据的所有TU支路数。
读地址计数器和写地址计数器类似,都是产生各级计数值,其中AU4计数值将被作为第一级空分配置Memory的读地址,读出当前AU4的交叉配置。
从读地址计数器送出的TU计数值经过和读第一级空分配置所需时间的延时,和从第一级空分配置中读出的数据对齐,送到tu_addr_gen模块,tu_addr_gen将从第一级空分中读出的配置作为高位地址(即AU4部分),将经过延时的TU计数值作为低位地址,从而生成读取时分交叉配置Memory的读地址tu_addr来读取时分交叉配置。
时分交叉配置Memory中的配置tu_config被读出后,tu_config的高位部分(即AU4部分)被作为最后一级空分交叉配置Memory的读地址au_addr读取最后一级空分交叉的配置,tu_config的低位部分(即TU部分)经过延时和从最后一级空分中读出的配置对齐送到raddr_gen中,raddr_gen将tu_config对低位部分作为低位地址,将从最后一级空分配置Memory中读出的空分配置作为高位地址来生成最终的数据Memory的读地址raddr。这个raddr就是最终的交叉配置。按照raddr读出数据就完成了交叉。
这样,本发明完成了两级空分和一级时分交叉,但只使用了一级时分交叉的数据Memory和三级配置Memory,减少了两级空分交叉所需的数据Memory,大大减少了存储器的消耗,从而将在单芯片中实现多级交叉变为可能。对系统的成本有很大的降低。

Claims (7)

1.一种数据交叉方法,其特征在于,利用一个数据存储器和与各级别交叉配置一一对应的多个交叉配置存储器,包括以下步骤:
1.1)根据所述多个交叉配置存储器中的交叉配置获取最终交叉配置,具体是:顺序读取各级别交叉配置存储器并将读出的数据作为下一级交叉配置存储器的读地址直至最后一级交叉配置存储器数据读出;
1.2)将获取的最终交叉配置作为所述数据存储器的读地址去读取该数据存储器完成数据交叉。
2.根据权利要求1所述数据交叉方法,其特征在于,所述各级别交叉配置包括时分交叉配置和空分交叉配置。
3.一种数据交叉装置,其特征在于,包括一个数据存储器和与各级别交叉配置一一对应的多个交叉配置存储器,该数据交叉装置这样进行数据交叉:根据所述多个交叉配置存储器中的交叉配置获取最终交叉配置,具体是顺序读取各级别交叉配置存储器并将读出的数据作为下一级交叉配置存储器的读地址直至最后一级交叉配置存储器数据读出;再将获取的最终交叉配置作为所述数据存储器的读地址去读取该数据存储器完成数据交叉。
4.根据权利要求3所述数据交叉装置,其特征在于,所述数据交叉装置内置于基于存储转发机制并且根据CPU配置进行交叉的设备内。
5.根据权利要求4所述数据交叉装置,其特征在于,所述设备是SDH传输设备。
6.根据权利要求4所述数据交叉装置,其特征在于,所述设备是PDH传输设备。
7.根据权利要求4所述数据交叉装置,其特征在于,所述数据交叉装置内置于所述设备的交叉单板中。
CN2008100840070A 2008-03-11 2008-03-11 一种数据交叉方法及其装置 Active CN101534457B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100840070A CN101534457B (zh) 2008-03-11 2008-03-11 一种数据交叉方法及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100840070A CN101534457B (zh) 2008-03-11 2008-03-11 一种数据交叉方法及其装置

Publications (2)

Publication Number Publication Date
CN101534457A CN101534457A (zh) 2009-09-16
CN101534457B true CN101534457B (zh) 2012-05-09

Family

ID=41104803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100840070A Active CN101534457B (zh) 2008-03-11 2008-03-11 一种数据交叉方法及其装置

Country Status (1)

Country Link
CN (1) CN101534457B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1016313B1 (en) * 1997-09-18 2004-02-25 Nokia Corporation Cross-connect switch for time division multiplexing systems
CN1671095A (zh) * 2004-03-19 2005-09-21 港湾网络有限公司 一种实现同步数字序列低阶时分全交叉的方法
CN1691561A (zh) * 2004-04-29 2005-11-02 华为技术有限公司 实现带收敛的低阶交叉的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1016313B1 (en) * 1997-09-18 2004-02-25 Nokia Corporation Cross-connect switch for time division multiplexing systems
CN1671095A (zh) * 2004-03-19 2005-09-21 港湾网络有限公司 一种实现同步数字序列低阶时分全交叉的方法
CN1691561A (zh) * 2004-04-29 2005-11-02 华为技术有限公司 实现带收敛的低阶交叉的方法

Also Published As

Publication number Publication date
CN101534457A (zh) 2009-09-16

Similar Documents

Publication Publication Date Title
TWI480734B (zh) 用於串聯配置中複數個記憶體裝置的方法、辨識裝置及包含串聯裝置的系統
CN100576140C (zh) 产生数字信号处理器和存储器的时钟信号的电路和方法
CN105162437B (zh) 一种波形发生装置及方法
CN212364988U (zh) 先入先出存储器及存储装置
CN107145465B (zh) 串行外设接口spi的传输控制方法、装置及系统
CN101534457B (zh) 一种数据交叉方法及其装置
CN201570024U (zh) 一种基于现场可编程逻辑的可配置片上系统
EP3049942B1 (en) Mapping memory controller connectors to memory connectors
Laddha et al. Implementation of serial communication using UART with configurable baud rate
CN104038851A (zh) 用于最低阶光学数据单元的子速率映射
CN102053815B (zh) 同步fifo电路系统
CN215341078U (zh) 存储访问电路、集成芯片及电子设备
CN204406848U (zh) 基于双fpga芯片的验证开发板
CN101599808A (zh) 一种交叉板测试方法、系统及芯片
US20010004365A1 (en) CAS data processing apparatus of STM-1 interface block
CN115563052A (zh) 存储访问电路、集成芯片、电子设备及存储访问方法
CN103678164A (zh) 一种存储器级联方法和装置
CN1852064B (zh) 一种中断处理装置及方法
CN110851393A (zh) 一种带有Aurora接口的USB转换控制板卡及方法
CN105653748A (zh) 一种时钟树资源的分配方法和时钟树架构
CN100385412C (zh) 存储器模组控制装置
EP4033347B1 (en) First in first out memory and storage device
CN112542187B (zh) 一种高速读ID和芯片状态的电路和flash存储器
CN220894796U (zh) 一种可编程时钟同步逻辑电路、系统及设备
US20010012290A1 (en) Data input circuit and semiconductor device utilizing data input circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151111

Address after: 518057 Nanshan District high tech Industrial Park, Guangdong, South Road, science and technology, ZTE building, legal department

Patentee after: ZTE Corp.

Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518057 Nanshan District high tech Industrial Park, Guangdong, South Road, science and technology, ZTE building, legal department

Patentee before: ZTE Corp.

TR01 Transfer of patent right

Effective date of registration: 20221130

Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518057 Department of law, Zhongxing building, South hi tech Industrial Park, Nanshan District hi tech Industrial Park, Guangdong, Shenzhen

Patentee before: ZTE Corp.

Patentee before: SANECHIPS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right