CN101524003A - 功率核心器件及其制造方法 - Google Patents

功率核心器件及其制造方法 Download PDF

Info

Publication number
CN101524003A
CN101524003A CNA2007800381092A CN200780038109A CN101524003A CN 101524003 A CN101524003 A CN 101524003A CN A2007800381092 A CNA2007800381092 A CN A2007800381092A CN 200780038109 A CN200780038109 A CN 200780038109A CN 101524003 A CN101524003 A CN 101524003A
Authority
CN
China
Prior art keywords
capacitor
electrode
single chip
power core
chip capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800381092A
Other languages
English (en)
Inventor
D·I·艾梅
W·博兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN101524003A publication Critical patent/CN101524003A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

一种包括功率核心的器件，其中所述功率核心包括至少一个嵌入式单片式电容器，所述嵌入式单片式电容器至少包括第一电极和第二电极，所述嵌入式单片式电容器置于功率核心的外层上，使得半导体器件的至少一个Vcc(电源)端和至少一个Vss(接地)端能够直接分别连接至至少一个第一电极和至少一个第二电极，并且所述单片式电容器的第一电极和第二电极分别与嵌入印刷线路母板内的外部平面电容器的第一电极和第二电极互连。

Description

功率核心器件及其制造方法
本申请要求2006年8月31日提交的美国专利申请No.11/514094的权益，该申请要求2005年10月21日提交的美国临时专利No.60/729275的权益。
发明领域
本技术领域涉及具有低电感和高电容量功能两者的器件，以及将这些器件结合至包括有机介电层压件和印刷线路板的功率核心(Power Core)封装中的方法。
发明背景
由于包括集成电路(IC)在内的半导体器件的工作频率越来越高、数据速率越来越高而电压越来越低，电源线和接地线(回路)中产生的噪声以及需要提供充足的电流以适应更快的电路切换成为越来越重要的问题。为了向IC提供低噪声和稳定能量，就要求配电系统具有低阻抗。在常规电路中，通过使用以并联方式互连的附加表面安装电容器来降低阻抗。工作频率越高(IC切换速度越快)，意味着对IC的电压响应时间必须越快。工作电压越低要求容许电压变化(波动)和噪声变得越小。例如，当微处理器IC切换并开始工作时，其需要电力来支持切换电路。如果电压供应的响应时间太慢，则微处理器将会经历超出容许波动电压和噪声容限的电压降或功率下降；IC将失效。另外，随着IC上电，缓慢的响应时间将导致功率过冲。必须通过使用足够接近IC的电容器在适当响应时间内提供或吸收能量，将功率下降和功率过冲控制在容许极限内。
用于降低阻抗以及使功率下降最小化或阻抑功率过冲的电容器一般被置于尽可能接近IC，以改善电路性能。电容器布置的常规设计将电容器安装在印刷线路板(PWB)的表面上，群集在IC周围。大容量电容器被置于接近电源，中等容量电容器被置于IC和电源之间，小容量电容器被置于非常接近IC。电容器的这种分布被设计成在电能从电源向IC移动时减少电压响应时间。
图1是电容器典型布置的示意图。所示为电源、IC和电容器4、6、8(分别表示大容量、中等容量和小容量电容器)，这些电容器用于如上所述降低阻抗、使功率下降最小化以及阻抑功率过冲。
图2是代表性的截面前视图，所示为表面安装技术(SMT)电容器50和60以及IC器件40至PWB基板中的电源层面和接地层面的连接。IC器件40通过焊片44连接至焊盘41。焊盘41通过电路线72和73经由通路90和100的垫料82连接至镀覆通孔。通路90电连接至导电层面120，而通路100连接至导电层面122。导电层面120和122中的一个连接至电源的功率侧或电压侧，另一个连接至电源的接地侧或回路侧。小容量电容器50和60以并联电连接至IC器件40的方式类似地电连接至通路和导电层面120与122。对于IC器件置于模块、内插件或封装上的情况，大容量和中等容量电容器可驻留于附连有这些模块、内插件或封装的印刷线路母板上。
要降低能量系统的阻抗，常常需要以并联方式互连的大量电容器。这就需要复杂的电路布线，导致增加电路回路的电感。然后，这种阻抗的增加限制了电流，从而降低了表面安装电容器的有益效果。随着频率增加且工作电压持续下降，必须以更快的速率供应增加的功率，从而要求越来越低的电感和阻抗级。
已经进行了相当多的努力使阻抗最小化。授予Howard等人的美国专利5161086提供了一种使阻抗和“噪声”最小化的方法。Howard等人揭示了一种电容性的印刷线路板，其具有置于层压板的多个层内的电容器层压件(平面电容器)，层压板上安装或形成了大量诸如集成电路之类的器件，并且这些器件与所述一个或多个电容器层压件有效耦合，从而提供利用借用或共用电容量的电容性功能。但是，这种电容器布置方法不能提供高电容量，而且不一定改进电压响应。经改进的电压响应要求电容器置于更接近IC处。而且，简单地将电容器层压件置于更接近IC处并不是令人满意的提供高电容量的技术方案，因为可用的总电容量可能不足。
授予Chakravorty的美国专利6611419揭示了一种通过嵌入电容器来降低切换噪声的备选方法。可以将集成电路管芯的电源端耦合至多层陶瓷基板中至少一个嵌入电容器的相应端。
因此，本发明提供了一种设计和制造功率核心的方法，使得能够在降低阻抗的同时改进电压响应以适应更高的IC切换速度。本发明提供了这种器件以及制造这种器件的方法。
发明概述
本发明涉及一种功率核心器件，其包括具有外层的功率核心，所述功率核心包括至少一个嵌入式单片式电容器(singulated capacitor)，其中所述嵌入式单片式电容器至少包括第一嵌入式单片式电容器电极和第二嵌入式单片式电容器电极，其中所述嵌入式单片式电容器置于所述功率核心的所述外层上，且其中所述第一嵌入式单片式电容器电极和所述第二嵌入式单片式电容器电极直接分别连接至半导体器件的至少一个Vcc(电源)端和至少一个Vss(接地)端，其中所述第一嵌入式单片式电容器电极和所述第二嵌入式单片式电容器电极分别与嵌入印刷线路母板内的外部平面电容器的第一外部平面电容器电极和第二外部平面电容器电极互连。
附图简要说明
详细说明涉及以下附图，其中类似的附图标记表示类似的要素，其中：
图1是应用电容器来降低阻抗、降低功率下降或阻抑功率过冲的典型现有技术的示意图。
图2是印刷线路板组件的代表性截面前视图，该组件具有常规现有技术表面安装(SMT)电容器，用以降低阻抗、降低功率下降或阻抑功率过冲。
图3显示诸如Pentium
Figure A200780038109D0005105640QIETU
4处理器封装的BGA组件布局的Vcc(电源)和Vss(接地)连接的典型安排。
图4是根据第一实施方式的功率核心器件的一部分的平面图，所示为单片式电容器的电极垫料与图3中所示布局对齐的情况。
图5是根据第一实施方式的功率核心器件的一部分沿图4直线a-a的代表性截面前视图，其中，外层上电容器的电极已并联连接至印刷线路母板内平面电容器层压件的电极。
图6是根据第一实施方式的功率核心器件的一部分沿图4直线b-b的代表性截面前视图，其中，外层上电容器的电极已并联连接至印刷线路母板内平面电容器层压件的电极。
图7是根据第一实施方式的功率核心器件的一部分沿图4直线c-c的代表性截面前视图，其中，外层上电容器的电极已并联连接至印刷线路母板内平面电容器层压件的电极。
图8A-8G说明制造单片式薄膜箔上烧制电容器以及将其层压至PWB核心的方法，其中单片式电容器位于PWB的金属外层上。
图9是根据图8A-8G方法的功率核心完成结构的代表性截面前视图，其中，单片式电容器位于功率核心器件的金属外层上并且通过微通路与功率核心器件底表面上的垫料互连。
详细说明
本文使用“箔上烧制电容器”表示通过在升高的温度下在金属箔上烧制沉积的介电层使其结晶并且烧结电介质形成高介电常数层而形成的电容器。可以在烧结电介质形成电容器之前或之后沉积顶电极。可以通过其他方法形成嵌入式单片式电容器并且简单地在箔上形成。通常使用烧制法，因此在详细说明中使用术语“箔上烧制”，但并不意味着是限制性的。
本文使用术语“印刷线路板(PWB)核心”表示由至少一个内层PWB层压件结构形成的印刷线路板结构，该内层PWB层压件结构包括至少一个可能包含电路的预浸料坯/金属层。PWB核心通常用作构建或随后添加至核心的其他金属/介电层的基础。
本文使用术语“高介电常数材料”或“高K薄膜电容器介电材料”表示体相介电常数超过500的材料，可以包括通式为ABO3的钙钛矿型铁电组合物。这些组合物的例子包括BaTiO3、BaSrTiO3、PbTiO3、PbTiZrO3、BaZrO3、SrZrO3，及其混合物。通过在A和/或B位置替换备选元素还可以有其他组合物，例如Pb(Mg1/3Nb2/3)O3和Pb(Zn1/3Nb2/3)O3，及其混合物。以上组合物的混合金属形式也是适用的。
本文使用术语“印刷线路板”、“PWB”或“印刷线路板器件”表示内插件、多芯片模块、面积阵列封装、半导体封装、系统上封装(system-on package)、系统内封装(system-in package)等，或如此应用的器件。
本文使用术语“印刷线路母板”表示一种大型印刷线路板，其上一般设置和互连了上文所定义的印刷线路板。所述印刷线路母板包括作为功率核心外部的平面电容器的至少一个平面电容器(即所述外部平面电容器)，该平面电容器与功率核心的嵌入式单片式电容器互连并为其供电。所述印刷线路母板平面电容器包括第一印刷线路母板平面电容器电极和第二印刷线路母板平面电容器电极。本文使用的母板或印刷线路母板包括板或插卡。
本文使用术语“半导体器件”包括微处理器、处理器、图形处理器、存储控制器、输入/输出控制器、ASIC、门阵列，以及执行类似功能的器件。半导体器件包括至少一个Vcc(电源)端和至少一个Vss(接地)端。
本文使用术语“功率核心”包括至少一个嵌入式单片式电容器，其中所述功率核心具有外层。功率核心的外层表示最接近所述半导体器件放置的功率核心的最外表面。
本文使用术语“平面电容器”表示箔/电介质/箔层压件电容器结构，其中的两个箔是共用电极。
本文使用“单片式电容器”表示在金属箔上形成的单独电容器。多个单片式电容器可以具有一个共用电极，或者多个单片式电容器可能不具有一个共用电极。
本文使用术语“箔”包括普通金属层、镀覆金属、溅射金属等。
本发明优选实施方式
根据第一实施方式揭示了功率核心器件的设计，其中，功率核心外层上单片式电容器的电极并联连接至印刷线路母板中功率核心外部的平面电容器的电极。
将功率核心结构中的单片式电容器设计成位于半导体器件的外层上，使得该器件(例如微处理器)的Vcc(电源)端和Vss(接地)端能够与单片式电容器的第一电极和第二电极对齐并且直接与它们连接。单片式电容器的第二电极可以是共用的，或者可以是分开的。将单片式电容器置于外层上还能提供低电感连接。
然后，单片式电容器的第一电极和第二电极分别连接至嵌入印刷线路母板中的外部平面电容器的电源层面和接地层面。平面电容器用作能量-接地层面，使电源-接地层面间距较薄，从而使电容量密度最大化，提供单片式电容器的快速充电。与其中设置了单片式电容器的PWB相比母板相当大，所以平面电容器较大，从而能够为单片式电容器的供电相当大。
图3显示用于BGA组件(例如Pentium4
Figure A200780038109D0005105640QIETU
处理器封装)的印刷线路板的Vcc(电源)和Vss(接地)连接的典型机械布置。Vcc/Vss端是功率核心的关注点。
图4显示根据本实施方式功率核心器件相关部分的顶视图。图4中描绘了单片式电容器的第一电极272和第二电极270。电极272和270通过下层金属箔中形成的沟槽265分开并且出现在功率核心器件的表面上。将第一电极272设计成直接连接至处理器封装的Vcc(电源)端。将第二电极270设计成直接连接至处理器封装的Vss(接地)端并且是共用的。电极垫料273和271的大小通过功率核心器件表面上显示的焊接掩模215限定。
图5-7分别是沿图4直线a-a、b-b和c-c的功率核心结构顶部的代表性截面前视图。图5是沿直线a-a的根据第一实施方式的功率核心器件的部分代表性截面前视图，所示器件附连半导体器件(如微处理器)，与印刷线路母板内的平面电容器互连。半导体器件201的Vcc(电源)端连接至单片式电容器第一电极272的由焊接掩模(215)限定的垫料273(图4中所示)，然后通过功率核心中的微通路241和印刷线路母板中的通路242连接至印刷线路母板内平面电容器340的电源层面285。半导体器件201的Vss(接地)端连接至单片式电容器第二电极270的由焊接掩模(215)限定的垫料271(图4中所示)，然后连接至印刷线路母板内平面电容器340的接地层面280。图6是沿直线b-b的根据第一实施方式的功率核心器件的部分代表性截面前视图，所示器件附连半导体器件，与印刷线路母板内的平面电容器互连。微处理器201的Vcc(电源)端连接至单片式电容器第一电极272的由焊接掩模(215)限定的垫料231(图4中所示)，然后通过功率核心中的微通路241和印刷线路母板中的通路242连接至印刷线路母板内平面电容器340的电源层面285。图7是沿直线c-c的根据第一实施方式的功率核心器件的部分代表性截面前视图，所示器件附连微处理器，与印刷线路母板内的平面电容器互连。半导体器件201的Vss(接地)端连接至单片式电容器共用第二电极270的由焊接掩模(215)限定的垫料271(图4中所示)，然后通过功率核心中的微通路241和印刷线路母板中的通路242连接至印刷线路母板内平面电容器340的接地层面280。
以上功率核心使得能够用各种材料形成包括单片式电容器的箔。一般来说，可优选采用箔上烧制技术使用陶瓷组合物来制造箔上单片式陶瓷电容器，在较高温度(通常700-1400℃)烧制组合物形成烧结的陶瓷电容器。这些电容器可以由薄膜法或厚膜法形成。可以采用标准印刷线路板层压法将包括所述箔上烧制电容器的箔层压至PWB核心，从而形成功率核心结构。
上述功率核心与印刷线路母板内嵌入的平面电容器互连。印刷线路母板一般比包括单片式电容器的PWB大许多，因此，制成的平面电容器面积可以比较大，从而支持更多和经改进的单片式电容器对单片式电容器的供电。
可以使用各种材料形成平面电容器。这些材料可以包括金属箔-电介质-金属箔层压件结构，其中，电介质可以包括有机层、陶瓷填充的有机层或陶瓷层。还可以使用多个平面电容器层。这些电介质可制造为薄层，例如厚度为4-25微米，用于改进电容量密度。平面电容器出于对称目的一般位于印刷线路母板的上层和下层中。合适的平面电容器层压件包括购自杜邦公司(E.I.du Pont deNemours and Company)的InterraTM HK 04系列、购自E杜邦公司的InterraTM HK11系列、购自杉米纳(Sanmina)注册层压件的BC-2000和BC-1000、购自奥科-三井公司(Oak-Mitsui Technologies)的FaradFlex系列、购自罗门哈斯公司(Rohm and Haas Electronic Materials)的InSiteTM嵌入式电容器系列、购自古尔德公司(Gould Electronics)的TCCTM、以及来自3M的C-Ply。
根据以上实施方式，可以在单个功率核心结构中同时结合低阻抗和高电容量功能，使得能够在较低电压下以降低的电压波动运行高速IC。而且，为单片式电容器供电的印刷线路母板内的平面电容器可以大于包括单片式电容器的PWB。而且，可以取消与SMT器件相关联的焊点，从而改进可靠性。
根据一般惯例，附图的各特征不一定按照比例绘制。各特征的尺寸可以放大或缩小以更清楚地说明本发明的实施方式。
图8A-8G说明制造箔上烧制单片式电容器并且将其层压至PWB核心结构的方法。图8D是箔上烧制电容器的平面图。图8G是对箔进行蚀刻之后从下方观察的PWB内单片式电容器的平面图。在图8G的平面图中显示了图3和4的直线a-a、b-b和c-c，用以说明电容器布局。图8A-8G说明只在需要区域中将电介质选择性沉积在金属箔上的方法。功率核心的备选设计可以包括由备选方法形成所述单片式电容器。例如，可以将电介质沉积在整个金属箔上，将顶电极沉积在电介质上，形成一系列平行板单片式电容器。这种方法需要不同的蚀刻图案化方法和通路形成方法，从而将半导体器件端连接至相应电极。以相同方式通过通路将电极与母板中的相应平面电容器层面连接。类似这种备选方法可以实现相同的设计要求。
以下详细描述箔上烧制电容器的具体实施例，以说明本发明的一个实施方式。
图8A是制造单片式电容器的第一阶段的侧视图。在图8A中，提供金属箔210。箔210可以是本领域中一般使用的类型。例如，箔210可以是铜、铜-不胀钢-铜、不胀钢、镍、镀镍铜，或者熔点超过电介质烧制温度的其他金属。优选的箔包括主要由铜或镍构成的箔。箔210的厚度可以例如约为1-100微米，优选3-75微米，最优选12-36微米，对应于约1/3至1盎司铜箔。合适铜箔的一个例子是得自Oak-Mitsuui的PLSP级1盎司铜箔。合适镍箔的一个例子是得自奥福尔公司(Allfoils)的Nickel Foil(镍箔)201。
在图8B中，将电容器介电材料沉积在金属箔210上，形成电容器介电层220。例如通过透过掩模溅射合适的高介电常数材料以限定介电区域，可以沉积电容器介电材料。其他沉积方法包括使用高介电常数材料的化学溶液涂覆箔的需要区域。其他方法可能是合适的。
高介电常数(高K)材料可以描述为体相介电常数超过500的材料，可以包括通式为ABO3的钙钛矿型铁电组合物。这些组合物的例子包括但并不限于BaTiO3、SrTiO3、PbTiO3、PbTiZrO3、BaZrO3、SrZrO3，及其混合物。通过在A和/或B位置中替换备选元素还可以有其他组合物，例如Pb(Mg1/3Nb2/3)O3、Pb(Zn1/3Nb2/3)O3，及其混合物。合适的高K材料是钛酸钡(BaTiO3)。以上组合物的掺杂和混合金属形式也是合适的。掺杂和混合主要是为了实现需要的最终应用性质规格，例如，需要的电容量温度系数(TCC)，从而使该材料符合工业要求，例如“X7R”或“Z5U”标准。
然后对电容器介电层220进行烧制。烧制温度可以为700-1400℃。烧制温度取决于下层金属箔的熔点和电介质需要的微结构生长。例如，铜的合适烧制温度上限约为1050℃，而对镍则高达1400℃，原因是其熔点不同。在烧制过程期间，电介质在500-700℃的温度范围结晶，进一步加热使电介质致密化，促进晶粒生长。在氧含量足够低的保护性或还原性气氛中进行烧制，对金属箔进行氧化防护。选择的确切气氛取决于温度和下层金属箔。这些保护性气氛可以通过热力学方法从出版物“F.D.Richardson and J.H.E.Jeffes，J.Iron Steel Inst.，160，261(1948)”揭示的因变于温度计算值或图表形成氧化物的标准自由能中导出。例如，使用铜作为下层金属箔，在700、900和1050℃进行烧制时分别要求氧分压(PO2)小于约4×10-11、3.7×10-8和1.6×10-6个大气压以保护铜以免发生氧化。
在图8C中，在介电层220上形成电极230。通过例如溅射方法可以形成电极230，但是其他方法也是可能的。一般来说，介电层220的表面积大于电极230的表面积。通常在对电介质进行烧制之后沉积电极230。但是在一些情况中，可以在对电介质进行烧制之前沉积。
图8D是图8C中制品的平面图。在图8D中，示出箔210上的4个介电层220和4个电极230。但是，可以在箔210上安排任意数量的介电层220和电极230，其各种图案可以与半导体器件的电源端和接地端相容。
箔上电容器结构可以是反转的，可以将包括介电层220和电极层230的箔的元件面层压至包括预浸料坯360和金属箔310的PWB核心，从而形成图8E中所示的功率核心结构。例如可以使用标准印刷线路板方法中的FR4环氧树脂预浸料坯进行层压。在一个实施方式中，可以使用106型环氧树脂预浸料坯。合适的层压条件可以为185℃、208psig、1小时，在抽空至28英寸汞柱的真空室中进行。可以用硅橡胶压垫和光滑的PTFE填充玻璃脱模片与箔210和310接触，以防止环氧树脂将层压板胶粘在一起。电介质预浸料坯和层压材料可以是任意类型的介电材料，例如标准环氧树脂、高Tg环氧树脂、聚酰亚胺、聚四氟乙烯、氰酸酯树脂、填充树脂体系、BT环氧树脂，以及提供电绝缘的其他树脂和层压件。脱模片可以与箔接触以防止环氧树脂将电路层之间的层压板胶粘在一起。制得的结构在一侧用箔210包封，在另一侧用箔310包封。
参见图8F，层压之后，将光刻胶施用于箔210和310上(图8E中所示)。使光刻胶成像、显影，并对金属箔进行蚀刻，使用标准印刷线路板加工条件剥离光刻胶。蚀刻操作在箔210中产生沟槽265，其切断了第一电极230和箔210之间的电接触，由箔210形成两个表面电极270和272。同时对微通路241进行钻孔和镀覆。还由箔210形成所有可以用作信号分配或配电电路的相关电路。蚀刻操作还由箔310形成垫料275和所有相关联电路。
图8G是对箔进行蚀刻之后的单片式电容器的平面图。图8G是从下方观察，位于图8F的PWB内。视图中显示了图3和4的直线a-a、b-b和c-c，用以说明介电层220、电极270和272、微通路241对应于微处理器端的布局。
图9表示在图8F所示制品上添加焊接掩模215从而形成功率核心5000最后实施方式的由光掩模限定的垫料271和272之后的截面前视图。
功率核心结构5000可以与至少一个信号层互连。因此，功率核心结构也可以在其与半导体器件信号端对齐的表面上具有信号连接垫料。
应当理解，功率核心5000可以包括其他层和电路，可以由例如层压和构建过程的组合的其他序列形成。
本发明的功率核心器件包括一种功率核心结构，该结构互连通过至少一个信号层。该器件可以包括一个以上的信号层，其中，这些信号层通过导电通路连接。
本发明中可以采用垂直互连的例子(通道填充、印刷的、蚀刻的、镀覆的凸块)，在垂直互连的例子中，多个层独立构建，然后在一个步骤中进行层压。

Claims (7)

1.一种印刷线路板器件，其包括一种具有外层的功率核心，所述功率核心包括至少一个嵌入式单片式电容器，其中，所述嵌入式单片式电容器至少包括第一嵌入式单片式电容器电极和第二嵌入式单片式电容器电极，所述嵌入式单片式电容器置于所述功率核心的所述外层上，其中所述第一嵌入式单片式电容器电极和所述第二嵌入式单片式电容器电极直接分别连接至半导体器件的至少一个Vcc(电源)端和至少一个Vss(接地)端，所述第一嵌入式单片式电容器电极和所述第二嵌入式单片式电容器电极分别与嵌入印刷线路母板内的外部平面电容器的第一外部平面电容器电极和第二外部平面电容器电极互连，所述印刷线路母板为所述嵌入式单片式电容器提供充电。
2.如权利要求1所述的印刷线路板器件，其特征在于，所述半导体器件是微处理器。
3.如权利要求1所述的印刷线路板器件，其特征在于，所述功率核心与至少一个信号层互连。
4.一种制造印刷线路板器件的方法，其包括：
提供至少一个箔结构，其包括至少一个箔上烧制单片式电容器，该电容器具有箔侧和元件侧；
将所述箔结构的元件侧层压至印刷线路板核心；
对所述箔结构的所述箔侧进行蚀刻；
形成微通路和垫料，从而形成所述单片式电容器至母板中平面电容器的连接。
5.如权利要求3所述的印刷线路板器件，其特征在于，信号层通过蚀刻电容器箔或者通过在功率核心内结合附加金属层形成。
6.如权利要求5所述的方法，其特征在于，所述层之间的互连是导电通路。
7.如权利要求1-3中任一项所述的印刷线路板器件，其特征在于，将附加的无源元件连接至所述功率核心，使该元件位于功率核心的外部。
CNA2007800381092A 2006-08-31 2007-04-04 功率核心器件及其制造方法 Pending CN101524003A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/514,094 2006-08-31
US11/514,094 US7701052B2 (en) 2005-10-21 2006-08-31 Power core devices

Publications (1)

Publication Number Publication Date
CN101524003A true CN101524003A (zh) 2009-09-02

Family

ID=38477321

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800381092A Pending CN101524003A (zh) 2006-08-31 2007-04-04 功率核心器件及其制造方法

Country Status (6)

Country Link
US (1) US7701052B2 (zh)
EP (1) EP2057869B1 (zh)
JP (1) JP2010503199A (zh)
KR (1) KR101042464B1 (zh)
CN (1) CN101524003A (zh)
WO (1) WO2008027080A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7811231B2 (en) 2002-12-31 2010-10-12 Abbott Diabetes Care Inc. Continuous glucose monitoring system and methods of use
US7587287B2 (en) 2003-04-04 2009-09-08 Abbott Diabetes Care Inc. Method and system for transferring analyte test data
US8066639B2 (en) * 2003-06-10 2011-11-29 Abbott Diabetes Care Inc. Glucose measuring device for use in personal area network
WO2005089103A2 (en) * 2004-02-17 2005-09-29 Therasense, Inc. Method and system for providing data communication in continuous glucose monitoring and management system
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US20060158828A1 (en) * 2004-12-21 2006-07-20 Amey Daniel I Jr Power core devices and methods of making thereof
US7778038B2 (en) * 2004-12-21 2010-08-17 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
KR100633850B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
US7766829B2 (en) 2005-11-04 2010-08-03 Abbott Diabetes Care Inc. Method and system for providing basal profile modification in analyte monitoring and management systems
US7620438B2 (en) 2006-03-31 2009-11-17 Abbott Diabetes Care Inc. Method and system for powering an electronic device
JP4904891B2 (ja) * 2006-03-31 2012-03-28 富士通株式会社 回路基板および電子装置、回路基板の製造方法
US8226891B2 (en) 2006-03-31 2012-07-24 Abbott Diabetes Care Inc. Analyte monitoring devices and methods therefor
US20080199894A1 (en) 2007-02-15 2008-08-21 Abbott Diabetes Care, Inc. Device and method for automatic data acquisition and/or detection
US8123686B2 (en) 2007-03-01 2012-02-28 Abbott Diabetes Care Inc. Method and apparatus for providing rolling data in communication systems
US7902662B2 (en) * 2007-04-02 2011-03-08 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
US8461985B2 (en) 2007-05-08 2013-06-11 Abbott Diabetes Care Inc. Analyte monitoring system and methods
US8456301B2 (en) 2007-05-08 2013-06-04 Abbott Diabetes Care Inc. Analyte monitoring system and methods
US8665091B2 (en) 2007-05-08 2014-03-04 Abbott Diabetes Care Inc. Method and device for determining elapsed sensor life
US20080281179A1 (en) * 2007-05-08 2008-11-13 Abbott Diabetes Care, Inc. Analyte monitoring system and methods
US7928850B2 (en) 2007-05-08 2011-04-19 Abbott Diabetes Care Inc. Analyte monitoring system and methods
US20080281171A1 (en) * 2007-05-08 2008-11-13 Abbott Diabetes Care, Inc. Analyte monitoring system and methods
US7841075B2 (en) * 2007-06-19 2010-11-30 E. I. Du Pont De Nemours And Company Methods for integration of thin-film capacitors into the build-up layers of a PWB
AU2008265541B2 (en) * 2007-06-21 2014-07-17 Abbott Diabetes Care, Inc. Health management devices and methods
CN101686804B (zh) 2007-06-21 2013-05-08 雅培糖尿病护理公司 健康监控器
KR100907896B1 (ko) * 2007-06-22 2009-07-14 주식회사 동부하이텍 시스템 인 패키지의 금속 전극 형성방법
JP2009094333A (ja) * 2007-10-10 2009-04-30 Nippon Mektron Ltd キャパシタを内蔵したプリント配線板およびその製造方法
US8564967B2 (en) * 2007-12-03 2013-10-22 Cda Processing Limited Liability Company Device and method for reducing impedance
US7826382B2 (en) 2008-05-30 2010-11-02 Abbott Diabetes Care Inc. Close proximity communication device and methods
KR101002680B1 (ko) * 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9402544B2 (en) 2009-02-03 2016-08-02 Abbott Diabetes Care Inc. Analyte sensor and apparatus for insertion of the sensor
WO2010127050A1 (en) 2009-04-28 2010-11-04 Abbott Diabetes Care Inc. Error detection in critical repeating data in a wireless sensor system
WO2010127187A1 (en) 2009-04-29 2010-11-04 Abbott Diabetes Care Inc. Method and system for providing data communication in continuous glucose monitoring and management system
WO2010138856A1 (en) 2009-05-29 2010-12-02 Abbott Diabetes Care Inc. Medical device antenna systems having external antenna configurations
JP5795584B2 (ja) 2009-08-31 2015-10-14 アボット ダイアベティス ケア インコーポレイテッドＡｂｂｏｔｔ Ｄｉａｂｅｔｅｓ Ｃａｒｅ Ｉｎｃ． 医療用装置
US9314195B2 (en) * 2009-08-31 2016-04-19 Abbott Diabetes Care Inc. Analyte signal processing device and methods
EP2473099A4 (en) 2009-08-31 2015-01-14 Abbott Diabetes Care Inc ANALYTICAL SUBSTANCE MONITORING SYSTEM AND METHODS OF MANAGING ENERGY AND NOISE
EP2398071B1 (en) * 2010-06-17 2013-01-16 Imec Method for forming a doped region in a semiconductor layer of a substrate and use of such method
EP2680754B1 (en) 2011-02-28 2019-04-24 Abbott Diabetes Care, Inc. Devices, systems, and methods associated with analyte monitoring devices and devices incorporating the same
US9069536B2 (en) 2011-10-31 2015-06-30 Abbott Diabetes Care Inc. Electronic devices having integrated reset systems and methods thereof
WO2013070794A2 (en) 2011-11-07 2013-05-16 Abbott Diabetes Care Inc. Analyte monitoring device and methods
US9968306B2 (en) 2012-09-17 2018-05-15 Abbott Diabetes Care Inc. Methods and apparatuses for providing adverse condition notification with enhanced wireless communication range in analyte monitoring systems
US9209141B2 (en) 2014-02-26 2015-12-08 International Business Machines Corporation Shielded package assemblies with integrated capacitor
JP6669513B2 (ja) 2016-02-03 2020-03-18 富士ゼロックス株式会社 回路基板および回路基板の製造方法
US10051729B2 (en) * 2016-09-21 2018-08-14 Seagate Technology Llc Configuration element for printed circuit board assemblies
JP2019165072A (ja) * 2018-03-19 2019-09-26 富士通株式会社 配線基板、半導体モジュール及び配線基板の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161086A (en) * 1989-08-23 1992-11-03 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6346743B1 (en) * 2000-06-30 2002-02-12 Intel Corp. Embedded capacitor assembly in a package
US6611419B1 (en) * 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6370012B1 (en) * 2000-08-30 2002-04-09 International Business Machines Corporation Capacitor laminate for use in printed circuit board and as an interconnector
US6532143B2 (en) 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
US20020166697A1 (en) * 2001-05-11 2002-11-14 International Business Machines Corporation Circuit board construction
JP4387076B2 (ja) * 2001-10-18 2009-12-16 株式会社ルネサステクノロジ 半導体装置
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
TW566674U (en) * 2003-04-17 2003-12-11 Advanced Semiconductor Eng Package substrate for improving electrical performance
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US20060158828A1 (en) * 2004-12-21 2006-07-20 Amey Daniel I Jr Power core devices and methods of making thereof
US7778038B2 (en) * 2004-12-21 2010-08-17 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
US7235745B2 (en) * 2005-01-10 2007-06-26 Endicott Interconnect Technologies, Inc. Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate
US7384856B2 (en) * 2005-01-10 2008-06-10 Endicott Interconnect Technologies, Inc. Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
US7548432B2 (en) * 2005-03-24 2009-06-16 Agency For Science, Technology And Research Embedded capacitor structure
US7442879B2 (en) * 2005-07-11 2008-10-28 Endicott Interconect Technologies, Inc. Circuitized substrate with solder-coated microparticle paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same and method of making said substrate

Also Published As

Publication number Publication date
EP2057869B1 (en) 2012-06-13
JP2010503199A (ja) 2010-01-28
WO2008027080A1 (en) 2008-03-06
US7701052B2 (en) 2010-04-20
KR101042464B1 (ko) 2011-06-16
KR20090045403A (ko) 2009-05-07
US20070090511A1 (en) 2007-04-26
EP2057869A1 (en) 2009-05-13

Similar Documents

Publication Publication Date Title
CN101524003A (zh) 功率核心器件及其制造方法
KR101409559B1 (ko) 개선된 중간 주파수 디커플링 방법
US7384856B2 (en) Method of making an internal capacitive substrate for use in a circuitized substrate and method of making said circuitized substrate
KR100816623B1 (ko) 전력 코어 장치 및 그 제조 방법
US7449381B2 (en) Method of making a capacitive substrate for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
US7429510B2 (en) Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
US7902662B2 (en) Power core devices and methods of making thereof
JP2006196886A (ja) 電力コアデバイス及びその作製方法
JP2006179923A (ja) 電力コアデバイス、およびその作製の方法
US7656644B2 (en) iTFC with optimized C(T)
EP2158797A2 (en) Methods for integration of thin-film capacitors into the build-up layers of a printed wiring board
US7456459B2 (en) Design of low inductance embedded capacitor layer connections
US20120228014A1 (en) Circuitized substrate with internal thin film capacitor and method of making same
KR20070066927A (ko) 세라믹 상호접속 기판 상의 후막 커패시터
US8501575B2 (en) Method of forming multilayer capacitors in a printed circuit substrate
CN1819184A (zh) 电源芯线器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090902