CN101521474A - 逆变器装置的驱动方法 - Google Patents

Abstract

一种PWM逆变器装置，通过防止多相同时切换，从而在切换元件的端子间不会施加浪涌电压。该同时切换防止电路具备：读取作为输入信号的PWM信号发生电路输出的多相控制信号的多个输入装置、对应各相输入信号的上升，在各自的预定期间内产生用于屏蔽其它相的输入信号的上升的屏蔽脉冲的屏蔽脉冲发生装置、屏蔽信号形成装置，输出屏蔽信号，该屏蔽信号是屏蔽由来自其它相的上述屏蔽脉冲发生装置的多个屏蔽脉冲的逻辑和形成的脉冲的脉冲宽度为屏蔽期间的信号、接受上述一相的输入信号，输出使其上升或下降延迟到上述屏蔽期间结束的信号的信号屏蔽装置、向外部输出来自上述信号屏蔽装置的输出信号多个输出装置，该同时切换防止电路(100)插入在栅极驱动电路(3)和3相PWM信号发生电路(1)之间。

Description

逆变器装置的驱动方法

本申请是下述申请的分案申请：

发明名称：多相同时切换防止电路、PWM逆变器装置及其驱动方法

申请日：2004年2月19日

申请号：200480015041.2(PCT/JP2004/001863)

技术领域

本发明涉及根据脉冲宽度调制(PWM)信号将直流电变成交流电的逆变器装置，特别涉及具有防止多相同时切换的电路及功能的逆变器装置。

背景技术

以下，参照附图说明以往的3相PWM逆变器装置的一个构成例。

图20的虚线内部是用于驱动控制以往的3相交流电机的3相PWM逆变器装置的结构的电路框图(例如参照日本专利申请公开特开平7-298633号公报第2-3页、第4图)。众所周知，3相交流电机具有被称为U相、V相、W相的3相。当逆变器元件驱动这3相时，控制电路分别输出各PWM信号进行控制。3相PWM信号发生电流1基于向电机2提供的3相交流电压波形(PWM波形)的基本频率数和实际电压值，输出PWM信号，并将该输出信号分别传送到6个栅极驱动电路3a、3b、3c、3d、3e、3f，进而其输出与6个作为开关元件的绝缘栅双极晶体管(以下称为IGBT)4a、4b、4c、4d、4e、4f的栅极端子连接。各IGBT上反向并列连接了6个二极管5a、5b、5c、5d、5e、5f。主电源6是向电机2提供电功率的直流电源，实际上一般是将AC100V整流平滑到DC140V左右或将AC200整流平滑到DC280V左右的电源，图面上进行简化以电池记号表示。主电源6上并联有电容7。高端的IGBT4a、4b、4c的集极端子分别与主电源6的正极一侧的端子、低端的IGBT4d、4e、4f的发射极端子分别与主电源6的负极一侧的端子连接。另外，IGBT4a的发射极端子与IGBT4d的集极端子连接，并配置了从其连接点与电机2部分连接的输出端子U。同样，IGBT4b的发射极端子与IGBT4e的集极端子连接，并配置了从其连接点与电机2部分连接的输出端子V。IGBT4c的发射极端子与IGBT4f的集极端子连接，并配置了从其连接点与电机2部分连接的输出端子W。

利用图2说明这种结构的3相PWM逆变器装置的动作。图21是上述3相PWM信号发生电路1的动作的信号波形图。3相PWM信号发生电路1基于向电机2提供3相交流电压波形的基本频率数和实际电压，生成了相位相互相差120度的3相正弦波的变频波信号EU、EV、EW，将这些信号与三角波的载波信号EC比较后，生成向上述栅极驱动电路3a、3b、3c、3d、3e、3f传送的PWM信号U_po、V_po、W_po、U_No、V_No、W_No(图21中只表示了PWM信号U_po、V_po、W_po)。此处，驱动高端的PWM信号U_po、V_po、W_po和驱动低端的U_No、V_No、W_No信号互为逻辑反转的关系，由此高端的IGBT4a、4b、4c与低端的IGBT4d、4e、4f互为对应且交互进行接通和切断屏蔽动作。因此输出端子U、V、W与主电源6的正极一侧端子和负极一侧端子交互进行切换，并驱动与其连接的电机2。实际上，驱动高端的PWM信号U_po、V_po、W_po和驱动低端的PWM信号U_No、V_No、W_No信号不是单纯的逻辑反转关系，而是为了防止在切换动作的过渡期，上下端同时接通从而引起负载短路的问题，虽然通常设置有空档时间(dead time)，但是由于与本发明的本质无关，所以省略说明。

更详细地说明上述3相PWM逆变器装置的动作。3相PWM信号发生装置1通过将相对频率较高的载波信号EC与代表各相希望的波形的相对频率较低的变频波信号EU、EV、EW进行比较，生成了PWM信号。具体地，如果某变频波信号的大小比载波的大小要大，则从3相PWM信号发生电路1输出对应该变频波信号的相的高端IGBT切换，相同相低端的IGBT屏蔽那样的PWM信号。当载波信号伪三角波时，如图21所示，存在着载波的下降在2个变频波信号的交点一致的瞬间。在这种情况下，高端一致的2相的IGBT同时切换，导致剧烈的电流变化，其结果在IGBT端子间施加了较高的浪涌电压。这特别对应在相当于相反侧端子的二极管为飞轮模式、2个IGBT同时切换的情形。进而通过图22也能说明。图22表示在反向恢复模式下的飞轮二极管的电流变化率(di/dt)的绝对值在较低电流下具有更高的倾向。图22意味着由2个IGBT传送的起因于全电流的2个同时反向恢复电流变化率的总和绝对值比由1个IGBT传送的起因于相同大小的全电流的同时反向恢复电流变化率的绝对值要大。载波为锯齿波时，如图23所示，进而还存在载波的下降在3个变频波信号的交点一致的瞬间。这时3向IGBT同时切换。

发明内容

本发明是为了解决上述问题而得出的，其目的在于通过防止多相同时切换，提供了一种在切换元件的端子间不产生浪涌电压的PWM逆变器装置。

为达到上述目的，涉及本发明的多相同时切换防止电路的实施方式1具有以下装置：读取作为输入信号的PWM信号发生电路输出的多相控制信号的多个输入装置、与一相的输入信号的上升或下降同步，并在各自的预定期间内产生用于屏蔽其它相的输入信号的上升或下降的屏蔽脉冲的屏蔽脉冲发生装置、屏蔽信号形成装置，输出屏蔽信号，该屏蔽信号是屏蔽由来自其它相的上述屏蔽脉冲发生装置的多个屏蔽脉冲的逻辑和形成的脉冲的脉冲宽度为屏蔽期间的信号、接受上述一相的输入信号，输出使其上升或下降延迟到上述屏蔽期间结束的信号的信号屏蔽装置、向外部输出来自上述信号屏蔽装置的输出信号的多个输出装置。

为达到上述目的，涉及本发明的多相同时切换防止电路的实施方式2具有以下装置：读取作为输入信号的PWM信号发生电路输出的多相控制信号的多个输入装置、检出一相的输入信号和其它相的输入信号在预定的禁止期间内同时上升或下降的情况，并输出该检出信号的同时切换检出装置、接受来自上述同时切换检出装置的检出信号，并输出具有预定屏蔽期间的屏蔽信号的屏蔽信号发生装置、接受上述一相的输入信号，输出使其上升或下降延迟上述屏蔽期间的信号的信号屏蔽装置、向外部输出来自上述信号屏蔽装置的输出信号的多个输出装置。

由于具有上述那样的结构，能够降低作为切换元件的切换结而在切换元件的端子间产生浪涌电压，从而能够谋求作为包含浪涌电压的切换电压与切换电流的积的切换损失的降低。

附图说明

图1是涉及本发明的PWM逆变器装置的实施方式1及2的结构的电路框图。

图2是涉及本发明的同时切换防止电路的实施方式1中的实施例1的电路图。

图3是锁存电路的一例的电路图。

图4是锁存电路的真值表的图。

图5是涉及本发明的同时切换防止电路的实施方式1中的实施例1的动作的时间图。

图6是在以往的3相PWM逆变器装置中，2相同时切换瞬间在装置的端子P及端子N之间施加的电压V_pN和从端子P流入装置的电流I_p的波形的示波器的画面。

图7是在以往的3相PWM逆变器装置中，2相同时切换瞬间在装置的端子P及端子N之间施加的电压V_pN和从端子P流入装置的电流I_p的波形的示波器的画面。

图8是涉及本发明的同时切换防止电路的实施方式1中的实施例2的电路图。

图9是涉及本发明的同时切换防止电路的实施方式1中的实施例3的电路图。

图10是涉及本发明的同时切换防止电路的实施方式1中的实施例4的电路图。

图11是涉及本发明的同时切换防止电路的实施方式1中的实施例5的电路图。

图12是涉及本发明的同时切换防止电路的实施方式1中的实施例5的动作的时间图。

图13是涉及本发明的同时切换防止电路的实施方式1中的实施例6的电路图。

图14是涉及本发明的同时切换防止电路的实施方式2中的实施例1的电路图。

图15是涉及本发明的同时切换防止电路的实施方式2中的实施例1的动作的时间图。

图16是涉及本发明的同时切换防止电路的实施方式2中的实施例2的电路图。

图17是涉及本发明的PWM逆变器装置的实施方式3的结构的电路框图。

图18是涉及本发明的与同时切换防止电路的实施方式3有关的实施例1的流程图。

图19是涉及本发明的与同时切换防止电路的实施方式3有关的实施例2的流程图。

图20是以往的PWM逆变器装置的结构的电路框图。

图21是由三角波载波传输的3相PWM信号发生电路的动作的信号波形图。

图22是在反向恢复模式下飞轮二极管的电流变化率和电流的关系的图。

图23是由锯齿波载波传输的3相PWM信号发生电路的动作的信号波形图。

具体实施方式

<实施方式1>

下面参照附图对涉及本发明的PWM逆变器装置的实施方式1中的实施例1进行详细说明。图1的虚线内部是涉及本发明的实施方式1中的实施例1的3相PWM逆变器装置的结构的电路框图，与以往的PWM逆变器装置的结构的电路框图的图20几乎相同，但在同时切换防止电路100插入栅极驱动电路3a、3b、3c、3d、3e、3f与3相PWM信号发生电路1之间这一点上不同。此处，3相PWM信号发生电路的载波信号是三角波。图2是该同时切换防止电路100的内部结构的电路框图，作为与外部电路的接口，具备输入装置和输出装置，输入装置由以下端子构成：接受来自3相PWM信号发生电路1的高端的PWM信号U_po的U相高端输入端子101，接受来自3相PWM信号发生电路1的高端的PWM信号V_po的V相高端输入端子102，接受来自3相PWM信号发生电路1的高端的PWM信号W_po的W相高端输入端子103，输出端子由以下端子构成：向栅极驱动电路3a输送输出信号U_p2的U相高端输出端子104，向栅极驱动电路3b输送输出信号V_p2的V相高端输出端子105，向栅极驱动电路3c输送输出信号W_p2的W相高端输出端子106。该同时切换防止电路100在接受的来自3相PWM信号发生电路1的各相PWM信号上添加了用于同时切换防止的信号处理后，输出到各相栅极驱动电路。

在图2的电路中，与高端的U相信号处理相关的部分由：作为U相信号屏蔽装置的U相非电路107及U相锁存电路108，作为U相信号屏蔽脉冲发生装置的U相单触发脉冲发生电路109，作为U相屏蔽信号形成装置的U相或非(NOR)电路110组成。来自U相高端输入端子101的线路在中途分支，一方与U相非电路107连接，另一方与U相单触发脉冲发生电路109连接。同样，与高端的V相信号处理相关的部分由：作为V相信号屏蔽装置的V相非(NOT)电路111及V相锁存电路112，作为V相信号屏蔽脉冲发生装置的V相单触发脉冲发生电路113，作为V相屏蔽信号形成装置的V相或非电路114组成。与高端的W相信号处理相关的部分由：作为W相信号屏蔽装置的W相非电路115及W相锁存电路116，作为W相信号屏蔽脉冲发生装置的W相单触发脉冲发生电路117，作为W相屏蔽信号形成装置的W相或非电路118组成。

来自U相高端输入端子101的线路在中途分支，一方与U相单触发脉冲发生电路109的输入连接，另一方与U相非电路107的输入连接。U相单触发脉冲发生电路109输出的线路在中途分支，一方与V相或非电路114的输入连接，另一方与W相或非电路118的输入连接。来自V相高端输入端子102的线路在中途分支，一方与V相单触发脉冲发生电路113的输入连接，另一方与V相非电路111的输入连接。V相单触发脉冲发生电路113输出的线路在中途分支，一方与U相或非电路110的输入连接，另一方与W相或非电路118的输入连接。来自W相高端输入端子103的线路在中途分支，一方与W相单触发脉冲发生电路117的输入连接，另一方与U相非电路115的输入连接。W相单触发脉冲发生电路117输出的线路在中途分支，一方与U相或非电路110的输入连接，另一方与V相或非电路114的输入连接。U相非电路107输出的线路与U相锁存电路108的R端子连接，U相或非电路110输出的线路与U相锁存电路108的S端子连接，来自U相锁存电路108的Q端子的线路与U相高端输出端子104连接。V相非电路111输出的线路与V相锁存电路112的R端子连接，V相或非电路114输出的线路与V相锁存电路112的S端子连接，来自V相锁存电路112的Q端子的线路与V相高端输出端子105连接。W相非电路115输出的线路与W相锁存电路116的R端子连接，W相或非电路115输出的线路与W相锁存电路116的S端子连接，来自W相锁存电路116的Q端子的线路与W相高端输出端子106连接。图2仅表示了高端的同时切换防止电路。低端也存在同样的同时切换防止电路，由于其电路结构与高端的结构相同，因此省略了图示。此外，各锁存电路例如为图3所示的电路，是进行图4的真值表所示动作的电路。

通过这种结构的同时切换防止电路避免了2相同时切换，其动作用图5进行说明。图5是涉及本发明的同时切换防止电路的实施方式1中的实施例1的动作的时间图。从3相PWM信号发生电路1输出的U相PWM信号U_po、V相PWM信号V_po、W相PWM信号W_po分别由U相输入端子101、V相输入端子102、W相输入端子103输入到本电路内。此处，由于3相PWM信号发生电路1的载波信号是三角波，因此如图5前半部分所示，考虑在时刻t₁，U相PWM信号U_po与V相PWM信号V_po的值同时从低(L)上升为高(H)时的情形，也即是U相的切换元件与V相切换元件同时切换时的情形。输入到本电路内的U相PWM信号U_po的其中一部分被送到U相单触发脉冲发生电路109。U相单触发脉冲发生电路109与该上升同步，并产生图5所示的预定时间宽度T1的屏蔽脉冲U_p1，该屏蔽脉冲U_p1被送到V相或非电路114和W相或非电路118。在本实施例中，设T1＝0.5us。同样，输入到本电路内的V相PWM信号V_po的其中一部分被送到V相单触发脉冲发生电路113。V相单触发脉冲发生电路113与该上升同步，并产生图5所示的预定时间宽度T2的屏蔽脉冲V_p1，该屏蔽脉冲V_p1被送到U相或非电路110和W相或非电路118。在本实施例中，设T2＝1.0us。输入到本电路内的W相PWM信号W_po的其中一部分被送到W相单触发脉冲发生电路117。由于值没有从L上升到H，因此W相单触发脉冲发生电路117不产生屏蔽脉冲W_p1。

当来自V相的屏蔽脉冲V_p1和来自W相的屏蔽脉冲W_p1的中的任意一个为H时，U相或非电路110作为屏蔽信号输出L信号除此之外输出H信号，但由于此时仅传送了V相屏蔽脉冲V_p1，所以成为了反转的V相屏蔽脉冲V_p1被送至U相锁存电路108的端子S。另一方面，输入到本电路内的U相PWM信号U_po的其它一部分经U相非电路107，并以反转的状态被送至U相锁存电路108的端子R。接受了来自U相非电路107的反转的U相PWM信号U_po和来自U相或非电路110的反转的V相屏蔽脉冲V_p1，U相锁存电路108按照图4的真值表，向U相高端输出端子104输出U相PWM信号U_po的上升仅延迟时间宽度T2的信号、也即是图5所示的U相PWM信号U_po的上升仅在V相屏蔽脉冲V_p1为H的期间屏蔽的输出信号U_p2。同样，V相或非电路114将反转了的U相屏蔽脉冲U_p1传送到V相锁存电路112的端子S，另一方面，输入到本电路内的V相PWM信号V_po的其它一部分经由V相非电路111并以反转的状态被传送到V相锁存电路112的端子R。V相锁存电路112按照图4的真值表，向V相高端输出端子105传送V相PWM信号V_p0的上升仅延迟时间宽度T1的信号，也即是图5所示的V相PWM信号V_p0的上升在U相屏蔽脉冲U_p1为H的期间屏蔽的输出信号V_p2。此时如果T1＝T2，则不能避免延迟的2个信号PWM信号的上升再次一致并同时切换，因此如本实施例必需使T1≠T2。

其次，如图5的后半部分所示，考虑在时刻t2首先W相PWM信号W_po的值从L上升到H，在没到0.5us的微小时间后U相PWM信号U_po的值从L上升到H时的情况。输入到本电路内的W相PWM信号W_po的一部分被传送到W相单脉冲发生电路117。W相单脉冲发生电路117与该上升同步并产生如图5所示的预定时间宽度T3的屏蔽脉冲W_p1，该屏蔽脉冲W_p1被传送到U相或非电路110和V相或非电路114。在本实施方式中设T3＝1.5us。另一方面，输入到本电路内的W相PWM信号W_po的一部分经由W相非电路115并以反转的状态被传送到W相锁存电路116的端子R。W相或非电路118在此时没有接受到U相屏蔽脉冲U_p1或V相屏蔽脉冲V_p1，因此向W向锁存电路116的端子S输出H信号。由此，W相锁存电路116按照图4的真值表，不屏蔽W相PWM信号W_po地向W相高端输出端子106原样输出输出信号W_p2。

经过微小时间后，输入到本电路内地U相PWM信号U_po的一部分被传送到U相单触发脉冲发生电路109。U相单触发脉冲发生电路109与该上升同步并产生如图5所示的预定时间宽度T1的屏蔽脉冲U_p1，该屏蔽脉冲U_p1被传送到V相或非电路114和W相或非电路118。此时，接受了屏蔽脉冲U_p1的W相或非电路118向W相锁存电路116的端子S输出L信号，但由于端子R为L，因此按照图4的真值表，W相锁存电路116的端子Q为了维持当前的状态，输出信号W_p2不反转为L。另一方面，输入到本电路内的U相PWM信号U_p0的一部分经由U相非电路107并以反转的状态被传送到U相锁存电路108的端子R。接受了来自U相非电路107的反转的U相PWM信号U_po和来自U相或非电路110的反转的W相屏蔽脉冲W_p1，U相锁存电路108按照图4的真值表，向U相高端输出端子104输出U相PWM信号U_po的上升比W相PWM信号W_po的上升延迟了时间宽度T3的信号、也即是图5所示的U相PWM信号U_po的上升仅在W相屏蔽脉冲W_p1为H的期间屏蔽的输出信号U_p2。

以上，基于图5针对二种情况说明了本实施例的动作，无论在哪一种情况下，由于设计了延迟接通时间、使2相的切换时间存在时间差，明白了为避免2相同时切换而使该2相至少存在0.5us的时间间隔后再接通。另外，在上述动作说明中，说明了对于前半部分为U相和V相同时切换的情形、以及后半部分U相和W相存在微小的时间差同时切换的情形。无需赘言，由于各相信号处理部分的结构相同，另外的同时切换或者存在微小时间差同时切换的情况下，也能实现同样的动作。更概念性地说明本实施方式的动作：当一相输入信号从L上升到H时，屏蔽脉冲发生装置与该上升同步，向其它相输出预定时间宽度的屏蔽脉冲。该屏蔽脉冲其值在H的期间为要求其它相抑制接通的信号。其它相通过屏蔽信号形成装置取得多个屏蔽脉冲并求得其逻辑和，在多个屏蔽脉冲的任意一个为H的期间(此期间称为屏蔽期间)形成其值为H的屏蔽信号。此时如有必要，也可以如本实施方式那样，以反转的形式向下一个信号屏蔽装置输出屏蔽信号。这时屏蔽期间为屏蔽信号的值为L的期间。进而，其它相通过信号屏蔽装置，基于来自屏蔽信号形成装置的屏蔽信号，向输出端子输出仅在屏蔽期间屏蔽其它相的输入信号的上升的输出信号。以上为简要说明本实施方式中的同时切换防止的动作的情况。

由于本实施方式具有上述结构·作用，因此能够避免2相同时切换，从而能够降低作为切换元件的切换结果而产生的切换元件端子间的浪涌电压，进而能够谋求切换损失的降低。图6是在以往的3相PWM逆变器装置中，2相同时切换瞬间在装置的端子P及端子N之间(参照图20)施加的电压V_pN和从端子P流入装置的电流I_p的波形的示波器的画面。图7是在以往的3相PWM逆变器装置中，2相同时切换瞬间在装置的端子P及端子N之间(参照图1)施加的电压V_pN和从端子P流入装置的电流I_p的波形的示波器的画面。两图都是横轴为时间轴、刻度为200ns/Div，纵轴上方的波形为电压、刻度是100V/Div，下方的波形是电流、刻度是100A/Div。图6与图7比较，没有2相同时切换防止功能的以往的3相PWM逆变器装置的情况时(图6)，相对于恒定电压300施加了最大402V的浪涌电压，具有2相同时切换防止功能的本实施方式的3相PWM逆变器装置的情况时(图7)，相对于恒定电压300施加最大370V的浪涌电压，由此表示了具有浪涌电压降低的效果。

另外，根据图6及图7，明白了2相切换元件接通时的时间差只要在0.5us以上，则不存在因2相切换而产生的浪涌电压的重叠，从而充分发挥了本效果。因此上述时间宽度T1、T2、T3优选为0.5us以上，进而希望设定为相互间存在0.5us以上的时间差。

根据上述实施方式1得出的同时切换方式的考虑方法，也可以在图8所示的涉及本发明的与同时切换防止电路的实施方式1有关的第2实施例中实现。在图8中，与图2相同的标号表示相同的构成元件，因而省略其说明，与图2不同之处在于：U相或非电路替换成U相与(AND)电路204、V相或非电路替换成V相与电路205，W相或非电路替换成W相与电路206，从U相单触发脉冲发生电路109至V相与电路205以及W相与电路206的线路上插入了第2U相非电路201，从V相单触发脉冲发生电路113至U相与电路204以及W相与电路206的线路上插入了第2V相非电路202，从W相单触发脉冲发生电路117至U相与电路204以及V相与电路205的线路上插入了第2W相非电路203。也即是，相对于图2电路中各相的屏蔽信号形成装置由反转的逻辑和电路构成，图8电路中各相的屏蔽信号形成装置由逻辑积电路和与该多个输入端子连接的反转电路的构成。这两种结构根据笛摩根定理是等价的，因此无需赘言图8的同时切换防止电路与图2的同时切换防止电路具有相同的作用·效果。但是，图2的实施例1各相都不需要第2非电路，因此具有电路结构简单的优点。

图2及图8电路中使用的锁存电路基于图4所示的真值表进行动作，但是当向R端子的输入信号和向S端子的输入信号之间产生微小的时间差时，存在着按照图4的真值表不进行动作的情况。例如，当S端子的值为H、R端子的值为H、因此Q端子的值为L的状态下，当下一个瞬间S端子的值和R端子的值同时迁移至L时，按照图4的真值表，Q端子的值应该为迁移前的L，但是在本来应该同时迁移而产生了延迟使得R端子的值比S端子的值要早一段时间迁移的情况下，根据延迟的时间，存在着S端子的值暂时为H、R端子的值暂时为L、因此Q端子的值为H的状态，稍后S端子的值为L，因此Q端子的值也为H，从而出现了没有预料的动作。这样异常的动作在S端子和R端子的值同时从H迁移至L时出现，只要避免S端子的值和R端子的值同时成为H的状态，就能够避免上述异常动作。

图9所示的第3实施例是实施了图2的实施例中发生所担心的上述异常动作的防止对策的图。也即是在图2的实施例中，追加了如下连线：来自U相非电路107的输出信号也提供给U相或非电路110，U相或非电路110在来自V相的屏蔽脉冲V_p1和来自W相的屏蔽脉冲W_p1以及来自U相非电路107的输出信号这3个信号中任意一个为H的情况下输出L信号，其它情况下输出H信号。同样，也追加了如下连线：来自V相非电路111的输出信号也提供给V相或非电路114，V相或非电路114在来自U相的屏蔽脉冲U_p1和来自W相的屏蔽脉冲W_p1以及来自V相非电路111的输出信号这3个信号中任意一个为H的情况下输出L信号，其它情况下输出H信号，进而来自W相非电路115的输出信号也提供给W相或非电路118，W相或非电路118在来自U相的屏蔽脉冲U_p1和来自V相的屏蔽脉冲V_p1以及来自W相非电路115的输出信号这3个信号中任意一个为H的情况下输出L信号，其它情况下输出H信号。图9的实施例通过追加这样的连线，各锁存电路的R端子的值为H时各或非电路的输入端子的一个同时为H、而不管其它输入端子的值，各或非电路向各锁存电路的S端子输入值L，因此，明白了在图9的实施例中能避免S端子的值和R端子的值同时变成H的状态。另外，当R端子的值为H时，S端子的值无论是H还是L，作为输出的Q端子的值都为L，因此也不会因附加该连线而损害同时切换防止功能。

上述那样的锁存电路移动动作的防止对策也适用于图8的第2实施例，这表示在图10的实施例4中。图10的实施例追加了新的连线：在图8的实施例中，从U相高端输入端子101输入的U相PWM信号U_p0的一部分也提供给U相与电路204，U相与电路204在来自V相的反转的屏蔽脉冲V_p1和来自W相的反转的屏蔽脉冲W_p1以及来自U相PWM信号U_p0这3个信号中任意一个为L的情况下输出L信号，其它情况下输出H信号。同样，也追加了如下连线：从V相高端输入端子102输入的PWM信号V_p0的一部分也提供给V相与电路205，V相与电路205在来自U相的屏蔽脉冲U_p1和来自W相的屏蔽脉冲W_p1以及PWM信号V_p0这3个信号中任意一个为L的情况下输出L信号，其它情况下输出H信号，进而追加了如下连线：从W相高端输入端子103输入的PWM信号W_p0的一部分也提供给W相与电路206，W相与电路206在来自U相的屏蔽脉冲U_p1和来自V相的屏蔽脉冲V_p1以及PWM信号W_p0这3个信号中任意一个为L的情况下输出L信号，其它情况下输出H信号。图10的实施例通过追加这些连线，各锁存电路的R端子的值为H时，各PWM信号为L，各与电路的输入端子的1个为L，则各与电路不管其它输入端子的值，向锁存电路的S端子输出值L，从而明白了图10的实施例中能避免S端子的值和R端子的值同时为H的状态。另外，当R端子的值为H时，S端子的值无论是H还是L，作为输出的Q端子的值都为L，因此也不会因附加该连线而损害同时切换防止功能。

3相PWM信号发生电路的载波信号为三角波的情况下可以只考虑2相同时切换防止，而载波信号为锯齿波的情况下必需考虑3相同时切换防止。图2的同时切换防止电路100中，当输入了引起3相同时切换的PWM信号U_p0、V_p0、W_p0时，U相输出信号U_p2成为PWM信号U_p0的上升被T2和T3的长的一方的时间宽度所屏蔽的信号，V相输出信号V_p2成为PWM信号V_p0的上升被T1和T3的长的一方的时间宽度所屏蔽的信号，W相输出信号W_p2成为PWM信号W_p0的上升被T1和T2的长的一方的时间宽度所屏蔽的信号。当T1、T2<T3时，U相输出信号U_p2和V相输出信号V_p2在经过了图2的同时切换防止电路的处理后，同时上升，没能完全避免切换元件的同时切换。在继承实施方式1的同时切换防止的概念的同时，图11所示的实施例5是即使在上述3相同时切换的情况下，也能有效地进行动作的同时切换防止电路的例。

以下，参照图11说明本发明的实施方式1中实施例5所使用的同时切换防止电路500。图11中与图2相同的标号表示相同的构成元件，与图2不同之处在于：在从W相单触发脉冲发生电路117至V相或非电路114的输入一侧的信号线上，插入了由非电路501和与电路502构成的屏蔽脉冲抑制电路。也即是从U相信号线分支PWM信号U_p0并将由非电路501反转的信号作为一方的输入，来自W相单触发脉冲发生电路117的输出作为另一方的输入，连接了与电路502使得一方与另一方的输入的逻辑积相对于V相或非电路114的一方的端子进行输出。

通过这种结构的同时切换防止电路，避免了3相同时切换，其动作利用图12进行说明。图12是涉及本发明的同时切换防止电路的实施方式1中的实施例5的动作的时间图。从3相PWM信号发生电路输出的U相PWM信号U_p0、V相PWM信号V_p0、W相PWM信号W_p0分别从U相输入端子101、V相输入端子102、W相输入端子103输入到本电路内。此处，由于3相PWM信号发生电路1的载波信号是锯齿波，因此如图12的前半部所示，考虑在时刻t₁ U相PWM信号U_p0、V相PWM信号V_p0以及W相PWM信号W_p0的值同时从L上升到H时，也即是U相、V相以及W相的切换元件同时接通的情况。输入到本电路内的U相PWM信号U_p0的一部分被送至U相单触发脉冲发生电路109。U相单触发脉冲发生电路109与该上升同步并产生了如图12所示那样的预定时间宽度T1的屏蔽脉冲U_p1，该屏蔽脉冲U_p1被送至V相或非电路114和W相或非电路118。在本实施例中，设T1＝0.5us。同样地，输入到本电路内的V相PWM信号V_p0的一部分被送至V相单触发脉冲发生电路113。V相单触发脉冲发生电路113与该上升同步并产生了如图12所示那样的预定时间宽度T2的屏蔽脉冲V_p1，该屏蔽脉冲V_p1被送至U相或非电路110和W相或非电路118。在本实施例中，设T2＝1.0us。输入到本电路内的W相PWM信号W_p0的一部分被送至W相单触发脉冲发生电路117。W相单触发脉冲发生电路117与该上升同步并产生了如图12所示那样的预定时间宽度T3的屏蔽脉冲W_p1，该屏蔽脉冲W_p1被送至U相或非电路110和与电路502。在本实施例中，设T3＝1.5us。

U相或非电路110在来自V相的屏蔽脉冲V_p1和来自W相的屏蔽脉冲W_p1之中的任何一个为H的情况下输出L信号作为屏蔽信号，除此之外的情况下输出H信号作为屏蔽信号，此时V相的屏蔽脉冲V_p1和W相的屏蔽脉冲W_p1被送到，由于T2<T3，因此反转了的W相的屏蔽脉冲W_p1被送至U相锁存电路108的端子S。另一方面，输入到本电路内的U相PWM信号U_p0的另外一部分经由U相非电路107并以反转的状态被传送到U相锁存电路108的端子R。接受了来自U相非电路107的反转的U相PWM信号U_po和来自U相或非电路110的反转的W相屏蔽脉冲W_p1，U相锁存电路108按照图4的真值表，向U相高端输出端子104输出U相PWM信号U_po的上升延迟了时间宽度T3的信号、也即是图12所示的U相PWM信号U_po的上升仅在W相屏蔽脉冲W_p1为H的期间屏蔽的输出信号U_p2。同样地，W相或非电路118由于T1<T2，因此反转了的V相的屏蔽脉冲V_p1被送至W相锁存电路116的端子R。另一方面，输入到本电路内的W相PWM信号W_p0的另外一部分经由W相非电路115并以反转的状态被传送到W相锁存电路116的端子R。W相锁存电路116按照图4的真值表，向W相高端输出端子106输出W相PWM信号W_po的上升延迟了时间宽度T2的信号、也即是图12所示的W相PWM信号W_po的上升仅在V相屏蔽脉冲V_p1为H的期间屏蔽的输出信号W_p2。

V相或非电路114在U相屏蔽脉冲U_p1和W相屏蔽脉冲W_p1之中的任何一个为H的情况下输出L信号作为屏蔽信号，除此之外的情况下输出H信号作为屏蔽信号，但在本实施例中，由于在W相单触发脉冲发生电路117至V相或非电路114的输入一侧的信号线上插入了屏蔽脉冲抑制电路，因此进行与其它相不同的动作。该屏蔽脉冲抑制电路由于取得W相屏蔽脉冲W_p1和U相屏蔽脉冲U_p0的反转信号的逻辑积，因此U相的屏蔽脉冲U_p0为H时，W相的屏蔽脉冲W_p1得到抑制并不向V相或非电路114输出。当如图12前半部所示那样的U相PWM信号U_p0、V相PWM信号V_p0以及W相PWM信号W_p0的值同时从L上升至H时，该屏蔽脉冲抑制电路工作的W相屏蔽脉冲W_p1没有被送至V相或非电路114，因此V相或非电路114的输出为反转了的U相屏蔽脉冲U_p1，V相锁存电路112按照图4的真值表，向V相高端输出端子105输出V相PWM信号V_po的上升延迟了时间宽度T1的信号、也即是图12所示的V相PWM信号V_po的上升仅在U相屏蔽脉冲U_p1为H的期间屏蔽的输出信号V_p2。

其次，如图12的后半部所示，考虑在时刻t₂V相PWM信号V_p0和W相PWM信号W_p0的值同时从L上升到H时，也即是V相的切换元件和W相的切换元件同时接通的情况。输入到本电路内的V相PWM信号V_p0的一部分被送至V相单触发脉冲发生电路113。V相单触发脉冲发生电路113与该上升同步并产生了如图12所示那样的预定时间宽度T2的屏蔽脉冲V_p1，该屏蔽脉冲V_p1被送至U相或非电路110和W相或非电路118。输入到本电路内的W相PWM信号W_p0的一部分被送至W相单触发脉冲发生电路117。W相单触发脉冲发生电路117与该上升同步并产生了如图12所示那样的预定时间宽度T3的屏蔽脉冲W_p1，该屏蔽脉冲W_p1被送至U相或非电路110和与电路502。被送至与电路502的屏蔽脉冲W_p1取得与U相PWM信号U_p0的反转信号的逻辑积，此时U相PWM信号U_p0还是为L，与电路502原样向V相或非电路114输出屏蔽脉冲W_p1。因此，V相锁存电路112按照图4的真值表，向V相高端输出端子105输出V相PWM信号V_po的上升延迟了时间宽度T3的信号、也即是图12所示的V相PWM信号V_po的上升仅在屏蔽脉冲W_p1为H的期间屏蔽的输出信号V_p2。W相或非电路118在U相屏蔽脉冲U_p1和V相屏蔽脉冲V_p1之中的任何一个为H的情况下输出L信号作为屏蔽信号，除此之外的情况下输出H信号作为屏蔽信号，此时由于只传送了V相屏蔽脉冲V_p1，因此反转了的V相屏蔽脉冲V_p1被送至W相锁存电路116的端子S。W相锁存电路116按照图4的真值表，向W相高端输出端子106输出W相PWM信号W_po的上升延迟了时间宽度T2的信号、也即是图12所示的W相PWM信号W_po的上升仅在V相屏蔽脉冲V_p1为H的期间屏蔽的输出信号W_p2。

如上所述，屏蔽脉冲抑制电路由于具有在U相PWM信号U_po为H时抑制输出屏蔽脉冲W_p1，在U相PWM信号U_po为L时使屏蔽脉冲W_p1原样通过的功能，因此附加了屏蔽脉冲抑制电路的本实施例可以认为不仅能避免2相同时切换而且也能避免3相同时切换。另外，该屏蔽脉冲抑制电路适宜设置在时间宽度使中间的屏蔽脉冲产生的相、即如本实施例那样设置在V相。设定U相或非电路110在T2和T3之中任意一个较长一方的时间为屏蔽期间，V相或非电路114在T1和T3之中任意一个较长一方的时间为屏蔽期间，W相或非电路118在T1和T2之中任意一个较长一方的时间为屏蔽期间，当T1<T2<T3时，屏蔽抑制电路设置在U相时，则屏蔽期间分别是U相为T2，V相为T3，W相为T2，也不能防止同时切换，因此这是不适当的。进而虽然没有图示，但也能容易地理解可以将这样的屏蔽脉冲抑制电路附加在图9的实施例3中。

这样的屏蔽脉冲抑制电路的附加也能适用于图8的实施例中。图13是在实施例2中附加了屏蔽脉冲抑制电路的实施方式1中、用于实施例6的同时切换防止电路600的电路结构图。图13中与图8相同的标号表示了相同的构成元件，因此省略说明，与图8不同之处在于：在从W相单触发脉冲发生电路117至V相与电路205的输入一侧的信号线上，插入了由V相或电路601构成的屏蔽脉冲抑制电路。也即是将来自U相信号线的PWM信号U_p0作为一方的输入，将来自W相单触发脉冲发生电路117的输出的反转信号作为另一方的输入，连接了V相或电路601使得一方与另一方的输入的逻辑和相对于V相与电路205的一方的端子进行输出。本实施例的屏蔽脉冲抑制电路虽然与图11的屏蔽脉冲抑制电路结构不同，但是这两个实施例的整体结构根据笛摩根定理是等价的，因此无需赘言图13的同时切换防止电路与图11的同时切换防止电路具有相同的作用·效果。进而虽然没有图示，但也能容易地理解可以将这样的屏蔽脉冲抑制电路附加在图10的实施例4中。

<实施方式2>

以下，参照附图说明涉及本发明的PWM逆变器装置的实施方式2中的实施例1。装置整体的结构与图1相同，仅将同时切换防止电路100替换成同时切换方式电路700，因此图示及说明作了省略。图14是该同时切换防止电路700的内部结构的电路框图，作为与外部的接口，具备输入装置和输出装置，输入装置由以下端子构成：从3相PWM信号发生电路1接受的高端的PWM信号U_po的U相高端输入端子701，从3相PWM信号发生电路1接受的高端的PWM信号V_po的V相高端输入端子702，从3相PWM信号发生电路1接受的高端的PWM信号W_po的W相高端输入端子703，输出端子由以下端子构成：向栅极驱动电路3a输送输出信号U_p2的U相高端输出端子704，向栅极驱动电路3b输送输出信号V_p2的V相高端输出端子705，向栅极驱动电路3c输送输出信号W_p2的W相高端输出端子706。

在图14的电路中，与高端的U相信号处理相关的部分由：作为U相信号屏蔽装置的第1U相非电路707及第1U相锁存电路708，作为U相屏蔽信号发生装置的U相单触发脉冲发生电路709，第2U相非电路710，第2U相锁存电路711，U相或电路712及第3U相非电路713构成。同样，与高端的V相信号处理相关的部分由：作为V相信号屏蔽装置的第1V相非电路714及第1V相锁存电路715，作为V相屏蔽信号发生装置的V相单触发脉冲发生电路716，第2V相非电路717，第2V相锁存电路718，V相或电路719及第3V相非电路720构成。另外同样地，与高端的W相信号处理相关的部分由：作为W相信号屏蔽装置的第1W相非电路721及第1W相锁存电路722，作为W相屏蔽信号发生装置的W相单触发脉冲发生电路723，第2W相非电路724，第2W相锁存电路725，W相或电路726及第3W相非电路727构成。在本电路中，除了与上述各相信号处理有关地部分以外，进而还由以下电路构成：作为同时切换检查装置的第1单触发脉冲发生电路728，第2单触发脉冲发生电路729，第3单触发脉冲发生电路730，第1与电路731，第2与电路732以及第3与电路733。

来自U相高端输入端子701的线路在中途分支成3个，其中1个与第1单触发脉冲发生电路728的输入连接，另外1个与U相单触发脉冲发生电路709的输入连接，剩下的1个与第1U相非电路707的输入连接。来自V相高端输入端子702的线路在中途分支成3个，其中1个与第2单触发脉冲发生电路729的输入连接，另外1个与V相单触发脉冲发生电路716的输入连接，剩下的1个与第1V相非电路714的输入连接。来自W相高端输入端子703的线路在中途分支成3个，其中1个与第3单触发脉冲发生电路730的输入连接，另外1个与W相非电路721的输入连接，剩下的1个与第1W相非电路721的输入连接。来自第1单触发脉冲发生电路728的输出的线路在中途分支，一方与第1与电路731的输入连接，另一方与第3与电路733的输入连接。来自第2单触发脉冲发生电路729的输出的线路在中途分支，一方与第1与电路731的输入连接，另一方与第2与电路732的输入连接。来自第3单触发脉冲发生电路730的输出的线路在中途分支，一方与第2与电路732的输入连接，另一方与第3与电路733的输入连接。来自第1与电路731的输出的线路在中途分支，一方与U相或电路712的输入连接，另一方与V相或电路719的输入连接。来自第2与电路732的输出的线路在中途分支，一方与V相或电路719的输入连接，另一方与W相或电路726的输入连接。来自第3与电路733的输出的线路在中途分支，一方与U相或电路712的输入连接，另一方与W相或电路726的输入连接。来自U相单触发脉冲发生电路709的输出的线路与第2U相非电路710的输入连接。来自V相单触发脉冲发生电路716的输出的线路与第2V相非电路717的输入连接。来自W相单触发脉冲发生电路723的输出的线路与第2W相非电路724的输入连接。来自第2U相非电路710的输出的线路与第2U相锁存电路711的R端子连接，来自U相或电路712的输出的线路与第2U相锁存电路711的S端子连接，来自第2U相锁存电路711的Q端子的线路与第3U相非电路713的输入连接。来自第1U相非电路707的输出的线路与第1U相锁存电路708的R端子连接，来自第3U相非电路713的输出的线路与第1U相锁存电路708的S端子连接，来自第1U相锁存电路708的Q端子的线路与U相高端输出端子704连接。来自第2V相非电路717的输出的线路与第2V相锁存电路718的S端子连接，来自第2V相锁存电路718的Q端子的线路与第3V相非电路720的输入连接。来自第1V相非电路714的输出的线路与第1V相锁存电路715的R端子连接，来自第3V相非电路720的输出的线路与第1V相锁存电路715的S端子连接，来自第1V相锁存电路715的Q端子的线路与V相高端输出端子705连接。来自第2W相非电路724的输出的线路与第2W相锁存电路725的R端子连接，来自W相或电路726的输出的线路与第2W相锁存电路725的S端子连接，来自第2W相锁存电路725的Q端子的线路与第3W相非电路727的输入连接。来自第1W相非电路721输出的线路与第1W相锁存电路722的R端子连接，第3W相非电路727的输出的线路与第1W相锁存电路722的S端子连接，来自第1W相锁存电路722的Q端子的线路与W相高端输出端子706连接。图14仅表示高端的同时切换防止电路。低端也存在同样的同时切换防止电路，其电路结构由于与高端的相同，因此省略了图示。此外，各锁存电路是例如图3所示那样的电路，进行图4真值表所示动作的电路。

通过这种结构的同时切换防止电路，不仅避免2相还可以避免3相同时切换，其动作利用图15进行说明。图15是涉及本发明的同时切换防止电路的实施方式2中的实施例1的动作的时间图。从3相PWM信号发生电路输出的U相PWM信号U_po、V相PWM信号V_po、W相PWM信号W_po分别由U相输入端子701、V相输入端子702、W相输入端子703输入到本电路内。此处如图5前半部分所示，考虑在时刻t₁ U相PWM信号U_po、V相PWM信号V_po、W相PWM信号W_po的值同时从L上升为H时的情形，也即是U相的切换元件、V相切换元件、W相切换元件同时接通时的情形。输入到本电路内的U相PWM信号U_po的其中一部分被送到第1单触发脉冲发生电路728。第1单触发脉冲发生电路728与该上升同步，并产生时间宽度0.5us的U相切换检测脉冲，该检测脉冲被送到第1与电路731和第3与电路733。同样，输入到本电路内的V相PWM信号V_po的其中一部分被送到第2单触发脉冲发生电路729。第2单触发脉冲发生电路729与该上升同步，并产生时间宽度0.5us的V相切换检测脉冲，该检测脉冲被送到第1与电路731和第2与电路732。进而同样地，输入到本电路内的W相PWM信号W_po的其中一部分被送到第3单触发脉冲发生电路730，第3单触发脉冲发生电路730与该上升同步，并产生时间宽度0.5us的W相切换检测脉冲，该检测脉冲被送到第2与电路732和第3与电路733。

第1与电路731取得U相切换检测脉冲和V相切换检测脉冲的逻辑积，也即是当U相切换检测脉冲和V相切换检测脉冲同时为H时，输出H。两检测脉冲的时间宽度都为0.5us，因此意味着时间宽度在0.5us以下U相和V相的PWM信号上升时，第1与电路731输出同时切换检测信号。同样地，第2与电路732取得V相切换检测脉冲和W相切换检测脉冲的逻辑积，也即是当V相切换检测脉冲和W相切换检测脉冲同时为H时，输出H，这意味着时间宽度在0.5us以下V相和W相的PWM信号上升时，第2与电路732输出同时切换检测信号。另外同样地，第3与电路733取得U相切换检测脉冲和W相切换检测脉冲的逻辑积，也即是当U相切换检测脉冲和W相切换检测脉冲同时为H时，输出H，同样地，这意味着时间宽度在0.5us以下U相和W相的PWM信号上升时，第3与电路733输出同时切换检测信号。因此，如图15的前半部分所示，当U相PWM信号U_po、V相PWM信号V_po、W相PWM信号W_po的值同时从L上升为H时，第1与电路731、第2与电路732、第3与电路733全部输出值H。

输入到本电路内的U相PWM信号U_po的其中一部分被送到U相单触发脉冲发生电路709。U相单触发脉冲发生电路709与该上升同步，并产生图15所示的预定时间宽度T1的U相屏蔽脉冲U_p1，该U相屏蔽脉冲U_p1经由第2U相非电路710并以反转的状态被送到第2U相锁存电路711的端子R。在本实施例中，设T1＝0.5us。U相或电路712将来自第1与电路731的同时切换检测信号和来自第3与电路733的同时切换检测信号的逻辑和输出到第2U相锁存电路711的端子S。也即是：U相PWM信号U_po与V相PWM信号V_po和W相PWM信号W_po之中任意一个同时为上升时，从上升到0.5us内U相或电路712输出值H。第2U相锁存电路711接受到这2个信号后，按照图4的真值表进行输出，此时原样输出U相屏蔽脉冲U_p1，经由第3U相非电路713并以反转的状态提供给第1U相锁存电路708的端子S。进而，输入到本电路内的U相PWM信号U_po的剩余一部分经由第1U相非电路707并以反转的状态提供给第1U相锁存电路708的端子R。接受了来自第1U相非电路707的反转的U相PWM信号U_po和来自第2U相锁存电路711的反转的U相屏蔽脉冲U_p1，第1U相锁存电路708按照图4的真值表，向U相高端输出端子704输出U相PWM信号U_po的上升仅延迟了时间宽度T1的信号、也即是图15所示的U相PWM信号U_po的上升仅在U相屏蔽脉冲U_p1为H的期间屏蔽的输出信号。

输入到本电路内的V相PWM信号V_po的其中一部分被送到V相单触发脉冲发生电路716。V相单触发脉冲发生电路716与该上升同步，并产生图15所示的预定时间宽度T2的V相屏蔽脉冲V_p1，该V相屏蔽脉冲V_p1经由第2V相非电路717并以反转的状态被送到第2V相锁存电路718的端子R。在本实施例中，设T2＝1.0us。其后经过同样的处理，从V相高端输出端子705输出如图15所示的V相PWM信号V_po的上升仅在V相屏蔽脉冲U_p1为H的期间屏蔽的输出信号。输入到本电路内的W相PWM信号W_po的其中一部分被送到W相单触发脉冲发生电路723。W相单触发脉冲发生电路723与该上升同步，并产生图15所示的预定时间宽度T3的W相屏蔽脉冲W_p1，该W相屏蔽脉冲W_p1经由第2W相非电路724并以反转的状态被送到第2W相锁存电路725的端子R。在本实施例中，设T3＝1.5us。其后经过同样的处理，从W相高端输出端子706输出如图15所示的W相PWM信号W_po的上升仅在W相屏蔽脉冲W_p1为H的期间屏蔽的输出信号。由于T1、T2、T3中的任意2个相等则无法避免同时切换，因此如本实施例那样设T1≠T2且T2≠T3且T3≠T1。

其次，如图15的后半部分所示，考虑在时刻t₂ V相PWM信号V_po、W相PWM信号W_po的值同时从L上升为H时的情形，也即是V相切换元件和W相切换元件同时切换时的情形。输入到本电路内的V相PWM信号V_po的其中一部分被送到第2单触发脉冲发生电路729。第2单触发脉冲发生电路729与该上升同步，并产生时间宽度0.5us的V相切换检测脉冲，并被送到第1与电路731和第2与电路732。同样，输入到本电路内的W相PWM信号W_po的其中一部分被送到第3单触发脉冲发生电路730。第3单触发脉冲发生电路730与该上升同步，并产生时间宽度0.5us的V相切换检测脉冲，并被送到第2与电路732和第3与电路733。

第1与电路731输出U相切换检测脉冲和V相切换检测脉冲的逻辑积，也即是当U相切换检测脉冲和V相切换检测脉冲同时为H时输出H。同样地，第2与电路732输出V相切换检测脉冲和W相切换检测脉冲的逻辑积，也即是当V相切换检测脉冲和W相切换检测脉冲同时为H时输出H，第3与电路733输出U相切换检测脉冲和W相切换检测脉冲的逻辑积，也即是当U相切换检测脉冲和W相切换检测脉冲同时为H时输出H。因此，如图15的后半部分所示，当V相PWM信号V_po和W相PWM信号W_po的值同时从L上升为H时，第1与电路731输出值L、第2与电路732输出值H、第3与电路733输出值L。

输入到本电路内的V相PWM信号V_po的其中一部分被送到V相单触发脉冲发生电路716。V相单触发脉冲发生电路716与该上升同步，并产生图15所示的预定时间宽度T2的V相屏蔽脉冲V_p1，该V相屏蔽脉冲V_p1经由第2V相非电路717并以反转的状态被送到第2V相锁存电路718的端子R。V相或电路719将来自第1与电路731的同时切换检测信号和来自第2与电路732的同时切换检测信号的逻辑和送到第2V相锁存电路718的端子S。第2V相锁存电路718接受到这2个信号，并按照图4的真值表进行输出，这种情况是原样输出V相屏蔽脉冲V_p1，经由第3V相非电路720并以反转的状态被送到第1V相锁存电路715的端子S。进而，输入到本电路内的V相PWM信号V_po的剩余一部分经由第1V相非电路714并以反转的状态被送到第1V相锁存电路715的端子R。接受了来自第1V相非电路714的反转的V相PWM信号V_po和来自第2V相锁存电路718的反转的V相屏蔽脉冲V_p1，第1V相锁存电路715按照图4的真值表，向V相高端输出端子705输出V相PWM信号V_po的上升仅延迟了时间宽度T2的信号、也即是图15所示的V相PWM信号V_po的上升仅在V相屏蔽脉冲V_p1为H的期间屏蔽的输出信号。

同样，输入到本电路内的W相PWM信号W_po的其中一部分被送到W相单触发脉冲发生电路723。W相单触发脉冲发生电路723与该上升同步，并产生图15所示的预定时间宽度T3的W相屏蔽脉冲W_p1，该W相屏蔽脉冲W_p1经由第2W相非电路724并以反转的状态被送到第2W相锁存电路725的端子R。其后经过相同的处理，从W相高端输出端子706输出如图15所示的W相PWM信号W_po的上升仅在W相屏蔽脉冲W_p1为H的期间屏蔽的输出信号。

输入到本电路内的U相PWM信号U_po的其中一部分被送到U相单触发脉冲发生电路709。U相单触发脉冲发生电路709与该上升同步，并产生图15所示的预定时间宽度T1的U相屏蔽脉冲U_p1，该U相屏蔽脉冲U_p1经由第2U相非电路710并以反转的状态被送到第2U相锁存电路711的端子R。U相或电路712将来自第1与电路731的同时切换检测信号和第3与电路733的同时切换检测信号的逻辑和送到第2U相锁存电路711的端子S。第2U相锁存电路711接受到这2个信号，并按照图4的真值表进行输出，但这种情况是阻断U相屏蔽脉冲U_p1并输出值L，经由第3U相非电路713并以反转的状态被送到第1U相锁存电路708的端子S。进而输入到本电路内的U相PWM信号U_po的剩余部分经由第1U相非电路707并以反转的状态被送到第1U相锁存电路708的端子R。接受了来自第1U相非电路707的反转的U相PWM信号U_po和来自第2U相锁存电路711的反转的U相屏蔽脉冲U_p1，第1U相锁存电路708按照图4的真值表输出信号，这种情况如图15所示，向U相高端输出端子704原样输出U相PWM信号U_po、也即是值L。

以上，基于图15针对2种情况说明了本实施例的动作，无论哪一种情况下，由于设计了2相或3相的接通时间存在时间差进行延迟切换，由此明白了为避免2相同时切换或3相同时切换，该2相或3相至少存在0.5us的时间间隔再进行接通。另外，在上述动作说明中，后半部分举例说明了V相和W相同时切换的情况，由于各相的信号处理部分的结构相同，因此无需赘言在其它的同时切换的情况也能通过相同的动作得以实现。概念性地说明本实施方式的动作：即将各相的输入信号送至同时切换检测装置，同时切换检测装置检测一相的输入信号和其它相的输入信号在预定的禁止期间内同时上升，并输出该检测信号。各相的屏蔽信号发生装置当该相的输入信号从L上升到H时，与该上升同步并产生预定时间宽度(屏蔽期间)的屏蔽脉冲，接受了上述多个检测信号并取得其逻辑和，当多个检测信号中的任意一个为H时原样输出上述屏蔽脉冲作为屏蔽信号，除此之外阻断上述屏蔽脉冲。如果有必要，还可以如本实施方式那样，以反转的形式向下一个信号屏蔽装置输出屏蔽信号。此时屏蔽期间是屏蔽信号的值为L的期间。进而，各相通过信号屏蔽装置，基于来自屏蔽信号发生装置的屏蔽信号，向输出端子输出各相输入信号的上升仅在屏蔽期间屏蔽的输出信号。以上为简要概括本实施方式中的同时切换防止动作的说明。

通过本实施方式设为上述那样的结构，就能与实施方式1同样地避免多相同时切换，从而能够降低作为切换元件的切换结果而产生的切换元件端子间的浪涌电压，进而能够谋求切换损失的降低。而且，由于将判定同时切换的时间差限定在0.5us以内，对于超过0.5us的存在时间差的切换，也不会产生无用的切换延迟。

根据上述那样的实施方式2的同时切换防止的考虑方法，图16所示的涉及本发明的同时切换防止电路的实施方式2中的实施例2也能够实现。在图16中，与图14相同的标号表示相同的构成元件，因而省略其说明，与图14不同之处在于：省略了第1单触发脉冲发生电路728、第2单触发脉冲发生电路729、第3单触发脉冲发生电路730，从第1单触发脉冲发生电路728引出的与第1与电路731和第3与电路733的连线被从U相单触发脉冲发生电路709引出的连线所代替，从第2单触发脉冲发生电路729引出的与第1与电路731和第2与电路732的连线被从V相单触发脉冲发生电路716引出的连线所代替，从第3单触发脉冲发生电路730引出的与第2与电路732和第3与电路733的连线被从W向单触发脉冲发生电路723引出的连线所代替。也即是：第1单触发脉冲发生电路728曾提供的U相切换检测脉冲由U相单触发脉冲发生电路709提供的U相屏蔽脉冲U_p1所代替，第2单触发脉冲发生电路729曾提供的V相切换检测脉冲由V相单触发脉冲发生电路716提供的V相屏蔽脉冲V_p1所代替，第3单触发脉冲发生电路730曾提供的W相切换检测脉冲由W相单触发脉冲发生电路723提供的W相屏蔽脉冲W_p1所代替。像这样，对于超过0.5us的有时间差的切换，即使存在发生无用的切换延迟的可能性，也能容易地理解同时切换防止功能与图14的相同。进而，与图4的实施例作比较，不需要第1单触发脉冲发生电路728、第2单触发脉冲发生电路729、第3单触发脉冲发生电路730，具有电路结构简单的优点。

<实施方式3>

在上述实施方式1及实施方式2中，通过布线逻辑实现了同时切换防止功能，也可以通过软件来实现相同的功能。图17是涉及本发明的PWM逆变器装置的实施方式3中实施例1的图，与图1不同之处在于：在具有3相PWM信号发生功能的主控制单元10内具备通过软件进行的同时切换防止步骤1100。这样的同时切换防止步骤1100是由内置在主控制单元内的微计算机来执行的。上述微计算机内置了定时器，其值存储在预定的寄存器中。该同时切换防止步骤1100是将由布线逻辑实现的实施方式1的同时切换防止的概念通过软件来实现的程序，包含以下5各步骤。也即是作为步骤1，初始化按每一个由PWM信号发生电路输出的多相的控制信号设计的屏蔽变量和定时器。作为步骤2，将多相的控制信号，按H是1，L是0取得这样的2值输入信号。作为步骤3，判断多相各自的输入信号。作为步骤4，如果上述第3步骤中各相的输入信号的判定为0，则该相的输出信号为0。作为步骤5，如果上述第3步骤中各相的输入信号的判定为1，则该相的屏蔽变量的值在预定期间(屏蔽期间)为1，如果其它相的屏蔽变量的逻辑和判定为0，则该相的输出信号为1。以下，参照图18的实施例1的流程图，详细叙述该同时切换防止步骤1100。

图18中表示了高端的控制信号的处理流程图，低端的控制信号的处理流程图与高端的相同，因此省略。首先，在步骤1101，从切换装置电源等外部起动指令开始，开始了本步骤。其次，执行作为第1步骤的步骤1102，初始化该同时切换防止步骤1100中使用的屏蔽变量和定时器。本实施例中，由于是U相、V相、W相3相，因此屏蔽变量UP1、屏蔽变量VP1、屏蔽变量WP1中分别存储了初值0。定时器UPT、VPT、WPT进行初始化，各自的寄存器的值设为0。其次，执行作为第2步骤的步骤1103，从PWM信号发生电路输出的U相PWM信号U_po、V相PWM信号V_po、W相PWM信号W_po被读入到微计算机内部的寄存器UP0、VP0、WP0中，设定此时各相的控制信号在H是值为1、L时值为0。

从第3到第5的步骤对U相、V相、W相分别执行。首先说明针对U相的处理。在作为第3步骤的步骤1104，首先判断在步骤1103读入的控制信号中寄存器UP0的值是否为1，如果为假则执行第4步骤的步骤1105，如果为真则执行第5步骤的步骤1106。在步骤1105，初始化定时器UPT和屏蔽变量UP1，并向微计算机的高端U相输出信号端口UP2输出0。通过该输出，主控制单元10从U相高端输出端子向驱动电路提供U相输出信号U_p2。在步骤1106，将屏蔽变量UP1设定成值1。在步骤1107，判断定时器UPT的寄存器的值是否比0大，如果为真则执行步骤1109，如果为假则执行完步骤1108后再执行步骤1109。在步骤1108，起动定时器UPT。在步骤1109，判断定时器UPT的寄存器的值是否在预定时间T1以下，如果为真则执行步骤1111，如果为假则执行完步骤1110后再执行步骤1111。在步骤1110，将屏蔽变量UP1设定成值0。也即是从步骤1106到1110，在屏蔽期间T1，将屏蔽变量UP1的值设定为1。T1是要求其它相的接通抑制的期间，在本实施例中，设T1＝0.5us。在步骤1111，判断屏蔽变量VP1和屏蔽变量WP1的逻辑和是否为1，如果为真则执行步骤1113，如果为假则执行完步骤1112后再执行步骤1113。在步骤1112中，向微计算机的高端U相输出信号端口UP2输出1。通过该输出，主控制单元10从U相高端输出端子向驱动电路提供U相输出信号U_p2。从步骤1106到步骤1112构成了第5步骤，当寄存器UP0的值为1时，通过在屏蔽期间将屏蔽变量VP1设为1，要求了其它相的接通抑制，同时对于本相，通过判断屏蔽变量VP1和屏蔽变量WP1的逻辑和，实施了对来自其它相的切换抑制要求的处理。

其次，同样执行对于V相的步骤。在作为第3步骤的步骤1113，首先判断在步骤1103读入的控制信号中寄存器VP0的值是否为1，如果为假则执行第4步骤的步骤1114，如果为真则执行第5步骤的步骤1115。在步骤1114，初始化定时器VPT和屏蔽变量VP1，并向微计算机的高端V相输出信号端口VP2输出0。通过该输出，主控制单元10从V相高端输出端子向驱动电路提供值为L的V相输出信号V_p2。在步骤1115，将屏蔽变量VP1设定成值1。在步骤1116，判断定时器VPT的寄存器的值是否比0大，如果为真则执行步骤1118，如果为假则执行完步骤1117后再执行步骤1118。在步骤1117，起动定时器VPT。在步骤1118，判断定时器VPT的寄存器的值是否在预定时间T2以下，如果为真则执行步骤1120，如果为假则执行完步骤1119后再执行步骤1120。在步骤1119，将屏蔽变量VP1设定成值0。T2是要求其它相的接通抑制的期间，在本实施例中，设T2＝1.0us。在步骤1120，判断屏蔽变量UP1和屏蔽变量WP1的逻辑和是否为1，如果为真则执行步骤1122，如果为假则执行完步骤1121后再执行步骤1122。在步骤1121中，向微计算机的高端V相输出信号端口VP2输出1。通过该输出，主控制单元10从V相高端输出端子向驱动电路提供值为H的V相输出信号V_p2。同样从步骤1115到步骤1121构成了第5步骤。

其次，同样执行对于W相的步骤。在作为第3步骤的步骤1122，首先判断在步骤1103读入的控制信号中寄存器WP0的值是否为1，如果为假则执行第4步骤的步骤1123，如果为真则执行第5步骤的步骤1124。在步骤1123，初始化定时器WPT和屏蔽变量WP1，并向微计算机的高端W相输出信号端口WP2输出0。通过该输出，主控制单元10从W相高端输出端子向驱动电路提供值为L的W相输出信号W_p2。在步骤1124，将屏蔽变量WP1设定成值1。在步骤1125，判断定时器WPT的寄存器的值是否比0大，如果为真则执行步骤1127，如果为假则执行完步骤1126后再执行步骤1127。在步骤1126，起动定时器WPT。在步骤1127，判断定时器WPT的寄存器的值是否在预定时间T3以下，如果为真则执行步骤1129，如果为假则执行完步骤1128后再执行步骤1129。在步骤1128，将屏蔽变量WP1设定成值0。T3是要求其它相的接通抑制的期间，在本实施例中，设T3＝1.5us。在步骤1129，判断屏蔽变量UP1和屏蔽变量VP1的逻辑和是否为1，如果为真则执行步骤1131，如果为假则执行完步骤1130后再执行步骤1131。在步骤1130中，向微计算机的高端W相输出信号端口WP2输出1。通过该输出，主控制单元10从W相高端输出端子向驱动电路提供值为H的W相输出信号W_p2。同样从步骤1124到步骤1130构成了第5步骤。

在执行完以上的分别对U相、V相、W相的从第3步骤到第5步骤，在步骤1131，判断是否有来自外部的停止命令，如果为真则停止该同时切换防止步骤1100，如果为假则返回步骤1103，再次从步骤1103执行到1131。像这样，通过重复执行步骤1103到1131，读取U相PWM信号U_po、V相PWM信号V_po、W相PWM信号W_po的变化，对应该变化，在预定的屏蔽期间要求对其它相的接通抑制，并且判断来自多个其它相的接通抑制要求的有无，如果有要求则仅在其较长的屏蔽期间延迟该相的PWM信号的上升以避免同时切换。这是将实施方式1中的同时切换防止的概念通过软件来实现的例子，因此无需赘言实现了同样的效果，进而，通过软件实现同时切换防止功能，与其它功能例如PWM信号发生功能合并，在1个微计算机上执行，从而能谋求控制单元的简单化，并且以后还能通过程序改变屏蔽期间等，容易对应多种用途。

上述实施方式3的实施例1由于是将实施方式1的实施例1的功能通过软件实现的例子，因此对于三角波载波形成的PWM信号也能有效地工作，但是对于锯齿波载波形成的PWM信号与具有与实施方式1的实施例1相同的问题。也即是U相PWM信号U_po、V相PWM信号V_po、W相PWM信号W_po同时上升时(3相同时切换的情况下)，U相PWM信号U_po的屏蔽期间为T3、V相PWM信号V_po的屏蔽期间为T3、W相PWM信号W_po的屏蔽期间为T2，并不能完全避免切换元件的同时切换。因此对于这样的问题，必需通过软件来实现实施方式1的实施例5中的同时切换防止功能，表示该同时切换防止步骤的图是图19的流程图。

图19是涉及在PWM逆变器装置的实施方式3的实施例2中使用的同时切换防止步骤1200，图19中与图18相同的标号表示了相同的步骤，因此省略说明，与图18的同时切换防止步骤1100不同之处在于：在步骤1120之前插入了步骤1201和步骤1202构成的屏蔽变量抑制子步骤。也即是在执行完步骤1118或步骤1119后，执行步骤1201。在步骤1201，判断寄存器UP0的值是否为0，如果为真则进入步骤1120，如果为假则在执行完步骤1202后执行步骤1120。在步骤1202，将屏蔽变量WP1设定为值0。这样，屏蔽变量抑制子步骤具有如下功能：在U相PWM信号U_po为H时，初始化屏蔽变量WP1的值，U相PWM信号U_po为L时，使屏蔽变量WP1的值不变，3相同时切换时U相PWM信号U_po为H，因此屏蔽变量WP1的值初始化为0，V相PWM信号V_po的屏蔽期间为T1。此时屏蔽变量WP1的值暂时初始化为0后，其后对W相的在第5步骤1124中被设定为1，初始化的效果停留在对于V相的第5步骤中，对其它相的处理步骤没有影响。因此，此时U相PWM信号U_po的屏蔽期间为T3，W相PWM信号W_po的屏蔽期间为T2，从而明白避免了3相同时切换。另外得知了V相和W相的2相同时切换时，由U相PWM信号U_po为L，所以屏蔽变量WP1原样不变，V相PWM信号V_po的屏蔽期间为T3，W相PWM信号W_po为T2，避免了2相同时切换。像这样，可以理解附加了屏蔽变量抑制子步骤的本实施例的同时切换防止步骤不仅可以避免2相同时切换还可以避免3相同时切换。

基于以上各实施例，说明了本发明的实施方式1、实施方式2以及实施方式3。任意一个实施例都是3相PWM逆变器装置，无需赘言本发明的各方式对多相PWM逆变器装置也适用。另外，说明了在各实施例中，来自PWM信号发生电路被送至各栅极驱动电路的各PWM信号为H时，切换元件为接通状态的情况下，也即是对正逻辑进行了说明，在来自PWM信号发生电路被送至各栅极驱动电路的各PWM信号为L时，切换元件为接通状态的情况下，也即是对负逻辑的情况，适宜地变更使得各装置对应输入信号的下降，在这样的负逻辑的情况下，也能容易地理解适用本发明的概念。

Claims (3)

1.一种逆变器装置的驱动方法，其特征在于，

该驱动方法适用于PWM逆变器装置，并包含同时切换防止方法，上述PWM逆变器装置具有对应于主控制单元和多相的驱动电路，

上述同时切换防止方法包括：

第1步骤，初始化按每个由PWM信号发生电路输出的上述多相的控制信号设定的屏蔽变量和定时器；

第2步骤，随后读取上述多相的控制信号作为第1值和第2值的2值输入信号；

第3步骤，随后判断一相的输入信号的值；

第4步骤，在上述第3步骤的判断中，当上述输入信号的值为第2值时，则向对应于上述一相的驱动电路输出指示切断的信号；以及

第5步骤，在上述第3步骤的判断中，当上述输入信号的值为第1值时，则将上述一相的屏蔽变量的值作为预定期间第1值，当其它相的屏蔽变量的值的任一个为第2值时，则向对应于上述一相的驱动电路输出指示接通的信号。

2.根据权利要求1所述的逆变器装置的驱动方法，其特征在于，

上述多相是包含U相、V相、W相的三相，

对上述三相分别执行上述第3步骤，

对上述三相分别执行上述第4步骤，

上述第5步骤对于U相包含：

将U相的屏蔽变量的值作为第1值的子步骤；

当U相的定时器没有起动时，则使该定时器起动的子步骤；

当U相的定时器的时间不在预定时间T1以下时，则将U相的屏蔽变量的值作为第2值的子步骤；以及

当V相屏蔽变量和W相屏蔽变量的值中的任一个为第2值时，则向对应于U相的驱动电路输出指示接通的信号的子步骤，

上述第5步骤对于V相包含：

将V相的屏蔽变量的值作为第1值的子步骤；

当V相的定时器没有起动时，则使该定时器起动的子步骤；

当V相的定时器的时间不在预定时间T2以下时，则将V相的屏蔽变量的值作为第2值的子步骤；以及

当W相屏蔽变量和U相屏蔽变量的值中的任一个为第2值时，则向对应于V相的驱动电路输出指示接通的信号的子步骤，

上述第5步骤对于W相包含：

将W相的屏蔽变量的值作为第1值的子步骤；

当W相的定时器没有起动时，则使该定时器起动的子步骤；

当W相的定时器的时间不在预定时间T3以下时，则将W相的屏蔽变量的值作为第2值的子步骤；以及

当U相屏蔽变量和V相屏蔽变量的值中的任一个为第2值时，则向对应于W相的驱动电路输出指示接通的信号的子步骤，

该逆变器装置的驱动方法还包含：

第6步骤，当随后没有来自外部的停止指示时，则返回第2步骤，

上述时间T1、T2及T3相互不同。

3.根据权利要求2所述的逆变器装置的驱动方法，其特征在于，

上述时间宽度T1、T2、T3被设定成T1<T2<T3，

对于V相的第5步骤还包含：

当U相的输入信号的值不是第2值时，则将W相的屏蔽变量作为第2值的屏蔽变量抑制子步骤。

Images