CN101520760B - 通道装置、信息处理系统以及数据传送方法 - Google Patents

通道装置、信息处理系统以及数据传送方法 Download PDF

Info

Publication number
CN101520760B
CN101520760B CN2009101185409A CN200910118540A CN101520760B CN 101520760 B CN101520760 B CN 101520760B CN 2009101185409 A CN2009101185409 A CN 2009101185409A CN 200910118540 A CN200910118540 A CN 200910118540A CN 101520760 B CN101520760 B CN 101520760B
Authority
CN
China
Prior art keywords
data
information
memory storage
transmit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101185409A
Other languages
English (en)
Other versions
CN101520760A (zh
Inventor
西野秀治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101520760A publication Critical patent/CN101520760A/zh
Application granted granted Critical
Publication of CN101520760B publication Critical patent/CN101520760B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M35/00—Devices for applying media, e.g. remedies, on the human body
    • A61M35/003—Portable hand-held applicators having means for dispensing or spreading integral media
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/007—Heating or cooling appliances for medical or therapeutic treatment of the human body characterised by electric heating
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/007—Heating or cooling appliances for medical or therapeutic treatment of the human body characterised by electric heating
    • A61F2007/0075—Heating or cooling appliances for medical or therapeutic treatment of the human body characterised by electric heating using a Peltier element, e.g. near the spot to be heated or cooled
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F2007/0086—Heating or cooling appliances for medical or therapeutic treatment of the human body with a thermostat
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F2007/0087—Hand-held applicators
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M2205/00—General characteristics of the apparatus
    • A61M2205/36—General characteristics of the apparatus related to heating or cooling
    • A61M2205/3606—General characteristics of the apparatus related to heating or cooling cooled
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M2205/00—General characteristics of the apparatus
    • A61M2205/36—General characteristics of the apparatus related to heating or cooling
    • A61M2205/3673—General characteristics of the apparatus related to heating or cooling thermo-electric, e.g. Peltier effect, thermocouples, semi-conductors
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61M—DEVICES FOR INTRODUCING MEDIA INTO, OR ONTO, THE BODY; DEVICES FOR TRANSDUCING BODY MEDIA OR FOR TAKING MEDIA FROM THE BODY; DEVICES FOR PRODUCING OR ENDING SLEEP OR STUPOR
    • A61M2210/00—Anatomical parts of the body
    • A61M2210/04—Skin

Landscapes

  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Biomedical Technology (AREA)
  • General Engineering & Computer Science (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Vascular Medicine (AREA)
  • Anesthesiology (AREA)
  • Hematology (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及通道装置、信息处理系统以及数据传送方法。该通道装置配备有：存储存储装置与输入输出装置之间传送的数据的数据缓冲器单元；利用通道启动信息在存储装置与数据缓冲器单元之间传送连续数据的传送控制器。存储装置传送控制器利用存储在地址列表中的第一传送信息在存储装置与数据缓冲器单元之间传送第一数据，在传送了第一数据之后利用存储在地址列表中的第二传送信息与总传送量信息传送第二数据，并且输入输出装置传送控制器在数据缓冲器单元与输入输出装置之间传送该连续数据。

Description

通道装置、信息处理系统以及数据传送方法
技术领域
本发明涉及通道装置(channel device)和具有该通道装置的信息处理装置及其方法。
背景技术
在向输入输出(IO)装置传送分布在存储器的多个区域中的数据方面需要改进。例如，已经存在一种能够通过直接存储器存取(DMA)来向任意外部装置传送存储在硬盘上的数据的系统。
另一数据传送方法是链式数据处理。该链式数据处理是一种用于根据一个命令向IO装置传送分布在存储器的多个区域中的数据的方法。
通道装置通过从存储器获取用于控制传送数据的命令来控制并执行与IO装置之间的数据传送。该命令包括通道装置用于数据传送的存储器中的数据地址、传送字节计数和标志(flag)。在IO装置与存储器之间传送要读取或写入的数据时，该数据分布在该存储器的多个区域中的情况下，通过设置命令中包括的多个标志当中的链式数据标志来指定连续信息的数据地址和字节计数。上述公开的处理通称为链式数据处理，并将通过该链式数据处理连续传送的数据称为链式数据。
图9例示了利用链式数据处理传送数据的常规通道装置所使用的传送方法。
图9例示了其中通过通道装置向与信息处理器相连接的IO装置传送存储在存储器中的数据的情况。
在图9中，在通过链式数据处理传送数据之前，在并入信息处理器的存储器中设置通道命令字(CCW)列。
CCW列将分布在多个数据区域的数据(数据0、数据1以及数据2)的首地址(DTA0、DTA1、DTA2)与该数据的传送量(即，各数据的传送数据长度，LNG0、LNG1以及LNG2)相关联，并且存储该首地址和数据传送量。
IO控制区域存储表示存储器中的CCW列的地址的通道命令字地址(CCWA)。当发出IO命令以传送存储在存储器中的数据时，通道装置根据指定的CCWA读取CCW列的首地址。通道装置：(1)向目的地IO装置发出用于传送数据的命令，以通知数据传送方向和数据传送量；(2)根据存储在多个CCW列中的一列中的数据传送开始地址DTA0和数据传送量LNG0从存储器中读取第一数据0，并接着将该数据传送至所述IO装置。在完成了根据第一CCW的数据传送之后，读取下一CCW。
接着，通道装置：(3)向IO装置发出用于传送链式数据的命令；(4)向IO装置传送根据存储在下一个CCW列中的地址(DTA1)和传送量(LNG1)而从存储器读取的数据。
如上所述，通道装置继续发出用于传送链式数据的命令并传送该链式数据，直到传送了全部链式数据为止(5、6)。
图9例示了写入命令的操作，即，从存储器向IO装置传送数据。关于读取命令的操作(即，从IO装置向存储器传送数据)除了数据沿相反的方向传送以外，基本上和图9中的操作相同。
图10例示了实现上述链式数据的通道装置的结构。图10所示的通道装置100具有：PCI总线控制器110、通道控制器120、数据传送控制器130以及IO控制器140。
PCI总线控制器110控制与信息处理装置中包括的PCI总线的连接。通道控制器120控制通道装置100的全部操作。数据传送控制器130控制信息处理装置中包括的存储器与IO装置之间的数据交换。IO控制器140控制与IO装置中包括的IO接口的连接。
数据传送控制器130具有：CCW控制器131、传送控制器132、存储器传送控制器133、数据缓冲器单元134以及IO传送控制器135。
CCW控制器131控制信息处理装置的与CCW有关的操作，如在处理链式数据时从CCW列读取数据。传送控制器132控制数据传送控制器130的全部操作。存储器传送控制器133通过PCI总线控制器110接收存储在存储器中的数据并将该数据写入数据缓冲器134中或者通过PCI总线控制器110向存储器传送存储在数据缓冲器134中的数据。
数据缓冲器单元134补偿来自存储器的发送速率与来自IO装置的发送速率之间的差异。IO传送控制器135通过IO控制器140向IO装置传送存储在数据缓冲器单元134中的数据，或者将从IO装置发送来的数据写入数据缓冲器单元134中。
发明内容
通过公开的装置和方法实现上述目的。公开的通道装置包括：存储在存储装置与输入输出装置之间传送的数据的数据缓冲器单元；利用通道启动信息在存储装置与数据缓冲器单元之间开始传送连续数据的传送控制器；利用存储在地址列表中的第一传送信息在存储装置与数据缓冲器单元之间传送第一数据的存储装置传送控制器，在传送了第一数据之后，利用存储在存储装置中的地址列表中所存储的第二传送信息和总传送量信息在存储装置与数据缓冲器单元之间传送第二数据，以及在数据缓冲器单元与输入输出装置之间传送连续数据的输入输出装置传送控制器。
本发明的其他方面和/或优点将在下面的说明中部分地加以阐述，并且部分地将因该说明而变清楚，或者可以通过对本发明的具体实践而获知。
附图说明
结合附图，根据下面对实施方式的描述，这些和/或其它方面以及优点将变清楚并且更容易明白，其中：
图1例示了根据本发明一实施方式的信息处理系统的结构；
图2是根据本发明一实施方式的信息处理系统的示意图；
图3例示了根据本发明一实施方式的通道装置结构的实施例；
图4例示了根据本发明一实施方式利用链式数据处理来传送数据；
图5例示了通过阐明最后向IO装置传送的链式数据的断点来传送链式数据；
图6例示了不一次传送最后要向IO装置传送的链式数据以外的要向IO装置传送的数据的情况；
图7是例示根据本发明一实施方式的链式数据控制器和其它数据传送控制器的结构的框图；
图8是例示在传送数据时通道装置执行的操作的流程图；
图9例示了通过链式数据处理传送数据的常规通道装置的传送方法；以及
图10例示了执行常规链式数据处理的通道装置的结构。
具体实施方式
下面，对实施方式进行详细说明，附图中例示了其实施例，其中，在所有图中，相同标号指相同组件。下面，参照附图，对本发明的实施方式进行描述。
图1例示了根据本发明一实施方式的信息处理系统的结构。信息处理系统1具有一个或更多个系统板和通过系统总线(系统互连总线4)与系统板相连接的一个或更多个IO单元(IOU)。图1所示的信息处理系统1具有八个系统板2-1到2-8，和八个IO单元3-1到3-8。
每一个系统板都包括一个或更多个彼此相当的CPU和这些CPU共享的存储器22。图1所示的每一个系统板都包括四个CPU 21-1到21-4。每一个CPU 21-n(n为大于1的整数)都控制与各IO单元3-1到3-8的连接。每一个CPU都具有驱动器23-n，该驱动器用于配置下面详细描述的通道操作缓冲器(COB)中存储的数据列表字(DLW)的设置值。尽管利用多个CPU、通道装置等例示了图1的构造，但本发明不限于任何特定数量的组件。
IO单元3-1到3-8中的每一个都具有通用总线，如作为信息处理系统1的内部输入输出装置并且内部地与系统总线4桥接的外围组件互连(PCI)总线。图中未示出PCI总线。在安装IO单元3-1到3-8时，例如，通过通用总线安装硬盘驱动器31、通道装置32、LAN端口以及诸如CD-ROM驱动器或DVD驱动器的输入输出单元。
例如，图1所示的IO单元3-1具有四个硬盘驱动器31-1到31-4和四个通道装置32-1到32-4。IO单元3-2到3-8不应视为受限于上述结构。IO单元3-2到3-8中的每一个都可以仅具有硬盘驱动器31或者具有LAN端口或其它不同结构。
通道装置32是连接信息处理系统1和外部IO装置5的通信卡装置。IO装置5-1到5-n是诸如硬盘驱动器、RAID等的外部输入输出装置，并且通过通道装置32与信息处理系统1相连接。
图2是图1所示的信息处理系统1的示意图。信息处理系统1包括CPU 21、存储器22、与包括图1所示的系统总线4和IO单元3中的桥接部的系统控制器41相连接的一个或更多个通道装置。图1所示的信息处理系统具有三个通道装置32-1到32-3。
各通道装置32-1到32-3分别与外部IO装置5-1到5-3中的一个相连接。
图2所示的实施方式例示了通过通道装置32在存储器22与IO装置5之间传送数据的数据传送方法和用于实现该数据传送方法的结构。
图3例示了根据本发明一实施方式的通道装置32的结构的实施例。图3所示的通道装置32具有：PCI总线控制器51、通道控制器52、数据传送控制器53以及IO控制器54。
PCI总线控制器51控制与IO单元3中的PCI总线的连接，该IO单元3与系统总线4相连接。通道控制器52控制通道装置32的全部操作。数据传送控制器53控制并入在信息处理系统1中的存储器22与IO装置5之间的数据交换。IO控制器54控制与并入在IO装置5中的IO接口的连接。
数据传送控制器53具有：DLW控制器61、传送控制器62、链式数据控制器63、存储器传送控制器64、数据缓存器单元65以及IO传送控制器66。
在处理链式数据时，DLW控制器61控制对存储在并入信息处理系统1中的存储器22中的DLW的读取。后面将对DLW进行公开。传送控制器62控制数据传送控制器53的全部操作。在本发明一实施方式中，链式数据控制器63的操作控制链式数据处理。后文对链式数据控制器63进行详细公开。存储器传送控制器64通过PCI总线控制器51接收存储在存储器22中的数据，并且通过PCI总线控制器51向数据缓冲器单元65写入数据或向存储器22传送存储在数据缓冲器单元65中的数据。数据缓冲器单元65是补偿来自存储器22的发送速率与来自IO装置5的发送速率之间的差异的缓冲存储器。IO传送控制器66通过IO控制器54向IO装置5传送存储在数据缓冲器单元65中的数据，或者向数据缓冲器单元65写入从IO装置5发送来的数据。
接下来，对根据本发明一实施方式的信息处理系统1处理链式数据时使用的数据传送处理进行公开。
图4例示了根据本发明一实施方式的通过链式数据处理传送数据。根据本发明一实施方式，在通过链式数据处理开始传送数据之前，驱动器23(图1)在存储器22中分配COB(通道操作缓冲器)区域。COB区域是用于存储驱动器23向通道装置32发出的操作命令的缓冲存储器。
驱动器23在COB区域中提供启动通道装置32的信息。在COB区域中存储有在地址列表(即，数据列表字(DLW))中列出的数据列表字的地址(DLWA)和总数据传送量(即，总数据长度(TLNG))。
将DLW的地址列表设置在存储器中的连续区域中，该地址列表将分布在存储器22中的多个区域的数据(数据0、数据1以及数据2)的数据传送开始地址(DTA0、DTA1以及DTA2)与各数据的数据长度(LNG0、LNG1以及LNG2)相关联，并且存储该地址和数据长度。DLWA表示DLW的首地址。
在一实施方式中，如下所述执行链式数据处理。
首先，驱动器23向通道装置32发出访问IO装置5的命令。通道装置32从存储器22中的COB区域读取信息，并且根据存储在COB区域中的信息执行链式数据处理。
通道装置32中包括的DLW控制器61根据从COB区域读取的DLW的DLWA按顺序读取该DLW。接着，DLW控制器61根据数据传送开始地址DTA n和数据长度LNG n在图3所示的通道装置32中包括的数据缓冲器单元65与存储器22之间传送数据。当完成根据DLW中的一个传送的数据时，DLW控制器61读取下一个DLW并继续在存储器22与数据缓冲器单元65之间传送数据。DLW控制器61重复上述处理，直到在存储器22与数据缓冲器单元65之间根据所有DLW传送了数据为止。
同时，通道装置32中包括的链式数据控制器63在数据缓冲器单元65与IO装置5之间传送数据(链式数据0)。
在图9所示的常规传送方法中，数据缓冲器单元65与IO装置5之间可发送的数据尺寸和存储器22与数据缓冲器单元65之间可发送的数据尺寸相同，即，15K字节。例如，当从存储器读取数据0并将它存储在缓冲器单元中时，从缓冲器单元向IO装置传送的链式数据0与数据0的尺寸相同。
在一实施方式中，通过链式数据处理传送的数据的总量用总数据长度(TLNG)来表示。换句话说，链式数据控制器63根据从COB区域读取的TLNG来确定在通道装置32中所包括的数据缓冲器单元65与IO装置5之间传送的数据尺寸。
接着，通道装置32：(1)向IO装置发出发送数据的命令，以通知通道装置32确定的数据传送量；(2)根据该数据长度向IO装置5传送数据(链式数据0)；(3)如果数据缓冲器单元65中还有要传送的数据，则向IO装置命令并传送链式数据；(4)传送剩余的数据(链式数据1)。
因而，在存储器22与IO装置5之间较少次数地有效传送数据。例如，当从存储器22向数据缓冲器单元65传送的数据0、数据1以及数据2的数据尺寸分别和图9所示的常规方法中的可发送的数据尺寸相同(即，15K字节)时，以三次传送完成通道装置32与IO装置5之间的数据传送。当根据图4所示的传送方法，链式数据控制器63确定的链式数据0的TLNG为32K时，以两次传送完成数据传送。因此，在存储器22与IO装置5之间更有效地传送数据。
在一实施方式中，在存储器22与IO装置5之间传送1次数据指从通道装置32向IO装置5发出命令时起到基于该命令传送了数据时为止执行的操作。
在图4所示的实施例中，数据0、数据1以及数据2分别按15K字节传送，并且链式数据控制器63根据从COB区域读取的TLNG确定1次总传送数据量为32K字节。因此，以两次传送在通道装置32与IO装置5之间传送该数据。当以较大数据传送量(例如，64K字节)传送数据时，在执行图4所示处理(2)之后，可以组合链式数据命令和分布在存储器中的多个区域的数据，按和链式数据0相同的量(即，64K字节)传送数据。
如上所述，存储器与通道装置之间或通道装置与IO装置之间的链式数据传送被独立地控制。另外，在存储器与通道装置之间的一次可传送的数据尺寸与在通道装置与IO装置之间的一次数据传送单位不同。因此，在存储器与IO装置之间有效地传送了数据。
当向IO装置5传送链式数据时，需要清楚地指定最后向IO装置5传送的链式数据的断点。
图5示出了最后向IO装置5传送的链式数据的断点的阐明(标识)以及该链式数据的传送。图5示出了写入命令的操作，即，从存储器向IO装置5传送数据。关于读取命令的操作(即，从IO装置向存储器传送数据)除了数据沿相反的方向传送以外，其余操作基本上和图5所示的关于写入命令的操作相同。
除了图4所示DLW的DLWA和TLNG以外，在图5所示COB中还设置了要传送的数据的最后字节计数(LBC)。LBC表示最后从存储器22传送的链式数据2的数据长度，LNG2。
根据该传送，通道装置32中包括的链式数据控制器63：(1)根据LBC确定从通道装置32向IO装置5传送的数据的总数据长度(TLNG)并且向IO装置通知该TLNG；(2)向IO装置5传送数据；(3和4)传送由LBC指定的剩余数据。因此，阐明了链式数据的断点，并且传送至IO装置。
图6示出了不一次传送最后要传送的链式数据(图6清楚地示出该数据)以外要向IO装置5传送的数据的情况。在这种情况下，根据基于TLNG与LBC之间的差所确定的数据长度(例如，32K字节)按顺序传送最后要向IO装置5传送的链式数据以外的数据(1、2)，并接着传送剩余数据(链式数据1)(3、4)。最后，传送要最后向IO装置5传送的链式数据2。
因而，如果不向IO装置5传送最后要向IO装置传送的链式数据以外的数据，则通过阐明(标识)向IO装置传送的最后链式数据的断点来传送该链式数据。
接下来，公开了根据一实施方式的通道装置32中包括的、实现上述传送方法的链式数据控制器63。
图7是例示了数据传送控制器的结构的框图。图7所示的传送控制器62具有三个寄存器：缓冲器字节计数(BBC)寄存器71、命令(CMD)寄存器72以及IO数据长度(IDL)寄存器。
BBC寄存器71表示在传送数据时存储在数据缓冲器单元65中的有效数据的字节计数。在开始数据传送时重置BBC寄存器71的值。将BBC寄存器71的值通知给链式数据控制器63。CMD寄存器72被用于存储向IO装置5发出的命令的编码值。将存储在CMD寄存器72中的编码命令作为写入(WT)命令通知给链式数据控制器63。WT命令是表示对存储在CMD寄存器72中值进行解码所获得的数据的传送方向的值。当从存储器22向IO装置5传送数据时，该值为“1”。当从IO装置5向存储器22传送数据时，该值为“0”。
IDL寄存器73存储要在通道装置与IO装置之间传送的剩余数据的可发送数据尺寸。在开始数据传送时，在IDL寄存器73中设置TLNG。在通道装置32中包括的数据缓冲器单元65与IO装置5之间传送数据时，存储在IDL寄存器73中的TLNG的值减小。将存储在IDL寄存器73中的值通知给链式数据控制器63。
链式数据控制器63具有：最后字节计数(LBC)寄存器74、比较器75(第一比较器)、IBC寄存器76以及比较器77(第二比较器)。
LBC寄存器74被用于设置与最后链式数据有关的字节计数，该字节计数从通道装置32通知给IO装置5。在向IO装置5输出第一命令之前，在LBC寄存器74中设置在COB中设置的LBC的值。通过接收并且处理用于指定连续数据的地址和字节计数的、其中链式数据标记打开的命令，IO装置5意识到TLNG将被下一个命令更新。IBC(IO字节计数)寄存器76表示要在通道装置32与IO装置5之间传送的剩余数据的字节计数。在通道装置32与IO装置5之间传送数据时，IBC寄存器76减小该字节计数。IBC寄存器76被用于检测并结束通道装置与IO装置之间的链式数据传送。将存储在IBC寄存器76中的值通知给IO传送控制器66。
当根据由IO传送控制器66发出的传送数据的命令而向IO装置输出第一命令时，基于首次发送命令帧(TCMFT)信号接通，比较器75(第一比较器)比较存储在IDL寄存器73中的值与存储在LBC寄存器74中的值。基于比较结果，比较器75在IBC寄存器76中设置一值。当根据传送数据的命令而向IO装置5输出第一命令时，TCMFT信号变为有效。另外，当要向IO装置5传送的发出命令(其链式数据标志打开)被发出至IO传送控制器66时，比较器75(第一比较器)输出变为有效的链式数据标志(CDF)信号。通过比较器75(第一比较器)在IBC寄存器76中设置该值，来确定每次要从通道装置32中包括的数据缓冲器单元65向IO装置5传送的数据的尺寸或长度。
当存储在IBC寄存器76中的值变为“0”(即，完成了从数据缓冲器单元65向IO装置5的数据传送)时，比较器77(第二比较器)检查存储在BBC寄存器71中的值和通过解码存储在CMD寄存器72中的编码命令而获取的WT命令。当存储在BBC寄存器71中的值变为“0”(即，数据缓冲器单元65中不存在有效数据)或WT命令的值为“1”(即，向IO装置发出的命令为写入命令)时，比较器77(第二比较器)向IO传送控制器66输出链式数据发送命令帧(TCMCD)信号。当根据传送链式数据的命令向IO装置5输出更新的命令时TCMCD信号变为有效。
下面公开用于根据一实施方式通过通道装置32按链式数据处理传送数据的操作。
图8是例示在传送数据时通道装置执行的操作的流程图。在图8中，在开始数据传送处理时，在操作S1中，例如，在用于数据传送的BBC寄存器71、CMD寄存器72、IDL寄存器73以及LBC寄存器74中设置初始值。在传送控制器62中包括的IDL寄存器中设置从COB读取的TLNG的值。在CMD寄存器72中设置对向IO装置发出的命令进行编码的值。将存储在BBC寄存器71中的值重置成“0”。在链式数据控制器63中包括的LBC寄存器74中设置与最后链式数据有关的字节计数。
在操作S2中，通道装置32向IO装置5进行命令以传送数据。当可以向IO接口输出第一命令时，IO传送控制器66将到链式数据控制器63的TCMFT信号设置成“1”。当将TCMFT信号设置成“1”时，链式数据控制器63开始确定通道装置与IO装置之间的可发送数据尺寸。
在操作S3中，为了确定该可发送数据尺寸，通道装置32中包括的链式数据控制器63比较存储在IDL寄存器73中的值与存储在LBC寄存器74中的值。如果存储在IDL寄存器73中的值大于存储在LBC寄存器中的值(操作S3，否)，则链式数据控制器63判断通过从存储在IDL寄存器73中的值减去存储在LBC寄存器74中的值所导出的值是否大于64K字节。如果该值大于64K字节(操作S4，是)，则在操作S6中，将存储在IBC寄存器76中的值设置成32K字节并将CDF信号设置成“1”。接着，处理继续前进至操作S8。例如，在一实施方式中，最大可发送数据尺寸为64K字节。如果剩余数据的尺寸等于或大于64K字节，则按32K字节的尺寸传送该剩余数据。可发送数据尺寸的值不应视为受限于32K字节。因此，可以处理等于或小于64K字节的任何值。
如果通过从存储在IDL寄存器73中的值减去存储在LBC寄存器74中的值所导出的值小于64K字节(操作S4，否)，则在操作S5中，将存储在IBC寄存器76中的值设置成通过从存储在IDL寄存器73中的值减去存储在LBC寄存器74中的值所导出的值，并将CDF信号设置成“1”。接着，处理继续前进至操作S8。
在操作S3中，如果存储在IDL寄存器73中的值等于或小于存储在LBC寄存器74中的值(是)，则在操作S7中，将存储在IBC寄存器76中的值设置成存储在IDL寄存73中的值，并将CDF信号设置成“0”，并且完成该处理。
通过在操作S3到S7的处理中设置存储在IBC寄存器76中的值，来确定每次通道装置32与IO装置5之间的可发送数据尺寸，并且根据CDF信号确定链式数据标志的值。因而，根据该可发送数据尺寸开始在通道装置32与IO装置5之间进行数据传送，并且减小存储在IBC寄存器中的值。IBC寄存器76表示要在通道装置32与IO装置5之间传送的剩余数据的字节计数。在操作S5和S6中确定存储在IBC寄存器76中的值和CDF信号的值之后，链式数据控制器63检查存储在IBC寄存器76中的值并且等待直到该值变为“0”为止(操作S8，否)。
如果存储在IBC寄存器76中的值变为“0”(操作S8，是)，则在操作S9中，链式数据控制器63检查从CMD寄存器72获取的WR值，以确认输出命令是读取命令，还是写入命令。如果该命令是读取命令(操作S9，否)，则链式数据控制器63检查数据缓冲器单元65是否具有足够可用空间并且等待，直到释放足够空间为止(操作S10，否)。如果在数据缓冲器单元中存在可用空间，则处理继续前进至操作S11。
如果该命令是写入命令(操作S9，是)，则不存在根据该写入命令要向IO装置5传送的数据，由此，不需要确认数据缓冲器单元65中是否存在可用空间。跳过操作S10，并且处理继续前进至操作S11。
在操作S11中，链式数据控制器63将到IO传送控制器66的TCMCD信号设置成“1”，即，设置TCMCD为“打开”。接着，处理回到操作S3，并且，基于更新后的命令，确定要在通道装置32与IO装置5之间传送的数据的尺寸和CDF信号的值。重复操作S3到S10，直到传送了全部数据并将CDF信号的值设置成“0”为止。
如果通过从首次设置的TLNG减去LBC所导出的值等于或大于64K字节，则在图8所示的链式数据处理中，通过通道装置32将数据按32K字节划分并传送至IO装置5。
如果通过从IDL减去LBC所导出的剩余数据的可发送数据尺寸变为小于64K字节时，则按块向IO装置5传送小于64K字节的数据。当完成数据传送时，最后传送链式数据的LBC。
根据本发明的实施方式，按通道装置32设置的特定数据长度，向IO装置传送分布在存储器中的多个区域的数据。因此，减小了IO接口的等待时间，从而改进了发送性能。
尽管示出并且描述了几个实施方式，但本领域技术人员应当清楚，在不脱离本发明的原理和精神的情况下，可以对这些实施方式进行改变，其范围在权利要求和它们的等同物中进行了限定。
交互参照相关申请
本申请要求2008年2月27日在日本专利局提交的第2008-46110号申请的优先权，其全部内容通过引用并入于此。

Claims (16)

1.一种通道装置，该通道装置将输入输出装置与信息处理装置相连接，所述信息处理装置包括存储装置和信息处理器，所述通道装置用于在所述信息处理装置和所述输入输出装置之间传送包括分布在所述存储装置的多个区域内的多个数据的连续数据，所述存储装置存储有地址列表和通道启动信息，所述地址列表存储多个传送信息，各传送信息对应于包括在所述连续数据中的数据之一，所述通道启动信息包括数据列表地址信息和总量信息，所述数据列表地址信息指示所述地址列表的地址，所述总量信息指示要传送的连续数据的总量，
所述通道装置包括：
数据缓冲器单元，该数据缓冲器单元存储要在所述存储装置与所述输入输出装置之间传送的数据；
传送控制器，该传送控制器利用所述通道启动信息控制所述连续数据在所述存储装置与所述数据缓冲器单元之间的传送；
存储装置传送控制器，该存储装置传送控制器通过基于从所述存储装置中读取的通道启动信息来读取地址列表而在所述存储装置与所述数据缓冲器单元之间传送包括在所述连续数据中的各数据，并基于包括在所读取的地址列表中的后续数据的传送信息，在所述存储装置与所述数据缓冲器单元之间传送所述后续数据，当依据所述地址列表之一的数据传送完成时，所述存储装置传送控制器读取下一地址列表；
链式数据控制器，所述链式数据控制器基于从所述存储装置中读取的通道启动信息中包括的总量信息确定单次传送要在所述数据缓冲器和所述输入输出装置之间传送的数据的量；以及
输入输出装置传送控制器，该输入输出传送控制器在所述数据缓冲器单元与所述输入输出装置之间传送由所述链式数据控制器确定的量的所述连续数据。
2.根据权利要求1所述的通道装置，
其中，各所述数据传送信息包括对应数据的传送开始地址信息和传送量信息。
3.根据权利要求1所述的通道装置，
其中，所述存储装置包括设置所述连续数据中包括的、要在所述数据缓冲器单元与所述输入输出装置之间传送的最后数据的最后数据字节计数信息，并且
其中，所述输入输出装置传送控制器根据利用各所述传送信息以及所述最后数据字节计数信息所确定的特定数据传送量，从所述连续数据中分开不包括所述最后数据的数据，并且根据所述特定数据传送量在所述数据缓冲器单元与所述输入输出装置之间传送分开的所述数据。
4.根据权利要求3所述的通道装置，
其中，所述输入输出装置传送控制器在根据所述特定数据传送量传送了不包括所述最后数据的所述连续数据之后，在所述数据缓冲器单元与所述输入输出装置之间传送所述最后数据。
5.根据权利要求4所述的通道装置，
其中，所述信息处理器具有驱动器，该驱动器用于命令所述处理器在所述存储装置中存储所述地址列表、所述通道启动信息以及所述最后数据字节计数信息。
6.根据权利要求1所述的通道装置，
其中，所述输入输出传送控制器以与所述存储装置与所述缓冲器单元之间传送的所述数据的单位不同的数据单位在所述数据缓冲器单元与所述输入输出装置之间传送所述连续数据。
7.一种具有信息处理器、输入输出装置以及通道装置的系统，所述信息处理器具有处理器和存储装置，所述输入输出装置与所述信息处理器相连接，所述通道装置在所述信息处理器与所述输入输出装置之间传送包括多个数据的连续数据，所述系统包括：
所述存储装置包括：
地址列表，该地址列表存储多个传送信息，各所述传送信息对应于包括在所述连续数据中的数据之一；
指示所述地址列表的地址的数据列表地址信息和所述连续数据的总传送量信息，
所述通道装置包括：
数据缓冲器单元，该数据缓冲器单元存储要在所述存储装置与所述输入输出装置之间传送的所述数据；
传送控制器，该传送控制器利用通道启动信息控制在所述存储装置与所述数据缓冲器单元之间所述连续数据的传送；
存储装置传送控制器，该存储装置传送控制器通过基于从所述存储装置中读取的通道启动信息来读取所述地址列表而在所述存储装置与所述数据缓冲器单元之间传送包括在所述连续数据中的各数据，并基于包括在所读取的地址列表中的后续数据的传送信息，在所述存储装置与所述数据缓冲器单元之间传送所述后续数据，当依据所述地址列表之一的数据传送完成时，所述存储装置控制器读取下一地址列表；以及
输入输出装置传送控制器，该输入输出传送控制器在所述数据缓冲器单元与所述输入输出装置之间传送所述连续数据。
8.根据权利要求7所述的信息处理系统，
其中，所述第一数据传送信息包括所述第一数据的所述传送开始地址信息和所述第一数据的所述传送量信息，
其中，所述第二数据传送信息包括所述第二数据的所述传送开始地址信息和所述第二数据的所述传送量信息。
9.根据权利要求8所述的信息处理系统，
其中，所述存储装置存储设置所述连续数据中的、要传送的最后数据的最后数据字节计数信息，
其中，所述存储装置根据利用所述第一数据传送信息和所述第二数据传送信息以及所述最后数据字节计数信息所确定的特定数据传送量来分开不包括所述最后数据的所述连续数据，并且在所述数据缓冲器单元与所述输入输出装置之间传送根据所述特定数据传送量分开的所述数据。
10.根据权利要求9所述的信息处理系统，
其中，所述输入输出装置传送控制器在分开并传送不包括所述最后数据的所述连续数据之后，在所述数据缓冲器单元与所述输入输出装置之间传送所述最后数据。
11.根据权利要求10所述的信息处理系统，
其中，所述信息处理器包括驱动器，该驱动器用于命令所述处理器在所述存储装置中存储所述地址列表、所述通道启动信息以及所述最后数据字节计数信息。
12.一种通道装置的数据传送方法，该通道装置将输入输出装置连接至具有处理器和存储装置的信息处理器，并且在所述信息处理器与所述输入输出装置之间传送包括第一数据和第二数据在内的连续数据，所述通道装置的数据传送方法包括以下步骤：
在所述存储装置中存储地址列表，该地址列表存储有所述第一数据的第一数据传送信息和所述第二数据的第二数据传送信息；
在所述存储装置中存储通道启动信息，该通道启动信息包括指示所述地址列表的地址的数据列表地址和所述连续数据的总传送量信息；
存储在所述存储装置与所述输入输出装置之间传送的数据；
通过从所述存储装置读取通道启动信息，从所读取的通道启动信息中读取数据列表地址，并基于所读取的数据列表地址参照所述地址列表，在所述存储装置与数据缓冲器单元之间开始传送所述连续数据；
利用存储在所读取的地址列表中的所述第一数据传送信息在所述存储装置与所述数据缓冲器单元之间传送所述第一数据，而在传送了所述第一数据之后，利用存储在所读取的、所述存储装置中存储的地址列表中所存储的所述第二数据传送信息，在所述存储装置与所述数据缓冲器单元之间传送所述第二数据；
基于后续数据的总传送量信息确定在所述数据缓冲单元和所述输入输出装置之间传送的数据量；以及
基于所确定出的要传送的数据量，在所述数据缓冲器单元与所述输入输出装置之间传送所述连续数据。
13.根据权利要求12所述的数据传送方法，
其中，所述第一数据传送信息包括所述第一数据的传送开始地址信息和所述第一数据的所述传送量信息；
其中，所述第二数据传送信息包括所述第二数据的传送开始地址信息和所述第二数据的所述传送量信息。
14.根据权利要求12所述的通道装置的数据传送方法，
其中，所述存储装置存储设置要传送的最后数据的最后数据字节计数信息，所述最后数据被包括在所述连续数据中，
其中，所述输入输出装置传送控制器根据利用所述第一数据传送信息和所述第二数据传送信息以及所述最后数据字节计数信息所确定的特定数据传送量来分开不包括所述最后数据的所述连续数据，并且在所述数据缓冲器单元与所述输入输出装置之间传送根据所述特定数据传送量分开的所述数据。
15.根据权利要求14所述的通道装置的数据传送方法，
其中，所述输入输出装置传送控制器在传送了分开的不包括所述最后数据的所述连续数据之后，在所述数据缓冲器单元与所述输入输出装置之间传送所述最后数据。
16.一种通道装置的数据传送方法，该通道装置将输入输出装置连接至具有存储装置的信息处理器，该数据传送方法包括以下步骤：
在所述存储装置中存储通道启动信息，所述通道启动信息具有连续数据的数据列表地址信息和该连续数据的总传送量信息，所述连续数据包括分布在存储部的多个区域中的多个数据；并且
基于从所述存储装置中读取的通道启动信息来读取地址列表而在所述存储装置与所述输入输出装置之间传送包括在所述连续数据中的各数据，依据单次传送要传送的数据量并基于包括在所读取的地址列表中的后续数据的传送信息，在所述存储装置与输入输出装置之间传送所述后续数据，当依据所述地址列表之一的数据传送完成时，所述通道装置读取下一地址列表，所述数据量是通道装置基于所述总传送量信息确定的，
其中，所述地址列表存储多个传送信息，各传送信息对应于包括在所述连续数据中的数据之一，所述数据列表地址信息指示所述地址列表的地址，所述总传送量信息指示要传送的连续数据的总量。
CN2009101185409A 2008-02-27 2009-02-26 通道装置、信息处理系统以及数据传送方法 Active CN101520760B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008046110 2008-02-27
JP2008046110A JP5226341B2 (ja) 2008-02-27 2008-02-27 チャネル装置、情報処理システム、及びデータ転送方法
JP2008-046110 2008-02-27

Publications (2)

Publication Number Publication Date
CN101520760A CN101520760A (zh) 2009-09-02
CN101520760B true CN101520760B (zh) 2013-01-23

Family

ID=40548974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101185409A Active CN101520760B (zh) 2008-02-27 2009-02-26 通道装置、信息处理系统以及数据传送方法

Country Status (5)

Country Link
US (1) US8769167B2 (zh)
EP (1) EP2096551A1 (zh)
JP (1) JP5226341B2 (zh)
KR (1) KR101068541B1 (zh)
CN (1) CN101520760B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8549182B2 (en) * 2010-06-23 2013-10-01 International Business Machines Corporation Store/store block instructions for communicating with adapters
US9818170B2 (en) * 2014-12-10 2017-11-14 Qualcomm Incorporated Processing unaligned block transfer operations
FR3047577A1 (fr) * 2016-02-10 2017-08-11 Upmem Instruction combinee d'addition et de verification de bornes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034273A2 (en) * 1997-12-30 1999-07-08 Lsi Logic Corporation Automated dual scatter/gather list dma
CN1282925A (zh) * 1999-07-12 2001-02-07 松下电器产业株式会社 数据处理装置
WO2004104846A2 (en) * 2003-05-26 2004-12-02 Koninklijke Philips Electronics N.V. Method and device for transferring data between a main memory and a storage device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911135B2 (ja) * 1979-01-17 1984-03-13 株式会社日立製作所 デ−タ処理システムのデ−タ転送方式
JPS59177634A (ja) * 1983-03-29 1984-10-08 Fujitsu Ltd 入力バツフアの全入力デ−タ長計数方式
JPS61151765A (ja) * 1984-12-26 1986-07-10 Toshiba Corp 入出力処理方式
JPH01281553A (ja) 1988-05-07 1989-11-13 Fujitsu Ltd チャンネル制御方式
JPH0690900B2 (ja) * 1988-11-14 1994-11-14 株式会社キーエンス 多光軸光電スイッチ
US5809527A (en) * 1993-12-23 1998-09-15 Unisys Corporation Outboard file cache system
US5708849A (en) * 1994-01-26 1998-01-13 Intel Corporation Implementing scatter/gather operations in a direct memory access device on a personal computer
US5860022A (en) * 1994-07-26 1999-01-12 Hitachi, Ltd. Computer system and method of issuing input/output commands therefrom
JP3588705B2 (ja) * 1995-06-12 2004-11-17 株式会社キーエンス 検出スイッチ親機、検出スイッチ子機および検出スイッチシステム
US5802546A (en) * 1995-12-13 1998-09-01 International Business Machines Corp. Status handling for transfer of data blocks between a local side and a host side
JP3223420B2 (ja) * 1996-03-18 2001-10-29 株式会社キーエンス 検出スイッチ
JP3484056B2 (ja) 1996-10-18 2004-01-06 松下電器産業株式会社 データ転送装置及びデータ転送システム
US6018746A (en) * 1997-12-23 2000-01-25 Unisys Corporation System and method for managing recovery information in a transaction processing system
JP2000298641A (ja) * 1999-04-15 2000-10-24 Nec Corp 情報処理装置およびそのデータ転送方法ならびにデータ転送制御プログラムを格納した記憶媒体
US6560677B1 (en) * 1999-05-04 2003-05-06 International Business Machines Corporation Methods, cache memories, systems and computer program products for storing transient, normal, and locked entries in an associative cache memory
US7006942B2 (en) * 2001-09-27 2006-02-28 Keyence Corporation Sensor management system and computer-readable medium for sensor management program
JP4212970B2 (ja) * 2003-06-30 2009-01-21 株式会社キーエンス 安全リレーシステム
JP2006259898A (ja) * 2005-03-15 2006-09-28 Toshiba Corp Ｉ／ｏコントローラ、信号処理システム、およびデータ転送方法
JP4565663B2 (ja) 2006-07-20 2010-10-20 キヤノン株式会社 液滴の形状計測方法及び装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999034273A2 (en) * 1997-12-30 1999-07-08 Lsi Logic Corporation Automated dual scatter/gather list dma
CN1282925A (zh) * 1999-07-12 2001-02-07 松下电器产业株式会社 数据处理装置
WO2004104846A2 (en) * 2003-05-26 2004-12-02 Koninklijke Philips Electronics N.V. Method and device for transferring data between a main memory and a storage device

Also Published As

Publication number Publication date
US20090216919A1 (en) 2009-08-27
EP2096551A1 (en) 2009-09-02
CN101520760A (zh) 2009-09-02
KR20090092722A (ko) 2009-09-01
KR101068541B1 (ko) 2011-09-30
US8769167B2 (en) 2014-07-01
JP2009205366A (ja) 2009-09-10
JP5226341B2 (ja) 2013-07-03

Similar Documents

Publication Publication Date Title
CA2265694C (en) System for allowing i/o processor to operate under different transfer algorithms
US4467447A (en) Information transferring apparatus
US4860244A (en) Buffer system for input/output portion of digital data processing system
CA1184311A (en) Peripheral interface adapter circuit for use in i/o controller card having multiple modes of operation
US6006287A (en) DMA transfer of an interleaved stream
CA1191964A (en) High-speed data transfer unit for digital data processing system
JPH08116348A (ja) 高速通信装置
US8046503B2 (en) DMA controller, system on chip comprising such a DMA controller, method of interchanging data via such a DMA controller
CN101520760B (zh) 通道装置、信息处理系统以及数据传送方法
US8046506B2 (en) FIFO system and operating method thereof
US5761532A (en) Direct memory access controller with interface configured to generate wait states
CN114691023A (zh) 读写设备的读写操作方法、读写设备及可读存储介质
US5748920A (en) Transaction queue in a graphics controller chip
US5799161A (en) Method and apparatus for concurrent data routing
US7451254B2 (en) System and method for adaptive buffer allocation in a memory device interface
EP0982661B1 (en) System for connecting a computer to a plurality of I/O means
US7921238B2 (en) USB host system and method for transferring transfer data
EP0382342B1 (en) Computer system DMA transfer
US20050144331A1 (en) On-chip serialized peripheral bus system and operating method thereof
EP0090137A2 (en) Access control system for digital data storage device
US5555433A (en) Circuit for interfacing data busses
JP2528879B2 (ja) 通信処理装置
SU1278866A1 (ru) Устройство дл сопр жени электронно-вычислительной машины с группой внешних устройств
JPS61265653A (ja) ダイレクトメモリアクセス方式
KR950001929B1 (ko) 다단 송수신 데이타의 중계제어장치 및 그 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant