CN101494208B - 半导体组件封装体 - Google Patents

半导体组件封装体 Download PDF

Info

Publication number
CN101494208B
CN101494208B CN2008100008347A CN200810000834A CN101494208B CN 101494208 B CN101494208 B CN 101494208B CN 2008100008347 A CN2008100008347 A CN 2008100008347A CN 200810000834 A CN200810000834 A CN 200810000834A CN 101494208 B CN101494208 B CN 101494208B
Authority
CN
China
Prior art keywords
conductive layer
chip
joint sheet
loading plate
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100008347A
Other languages
English (en)
Other versions
CN101494208A (zh
Inventor
左克扬
周忠诚
王威
徐嘉宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raydium Semiconductor Corp
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to CN2008100008347A priority Critical patent/CN101494208B/zh
Publication of CN101494208A publication Critical patent/CN101494208A/zh
Application granted granted Critical
Publication of CN101494208B publication Critical patent/CN101494208B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体组件封装体。上述半导体组件封装体，包含一芯片，其设置于一承载板上，以及一传导线路，其形成于此承载板上，且不需绕过芯片置放的区域设置。藉此，可减少承载板的面积，进而缩小半导体组件封装体的尺寸。

Description

半导体组件封装体
技术领域
本发明涉及半导体组件封装体，特别是一种具有相对较小尺寸的半导体组件封装体。
背景技术
一般半导体组件的制作流程，在完成芯片的制作后，皆要进行芯片的封装制程，以使用于各种电子装置之中，例如计算机、数码相机及手机等。然而，随着芯片的功能愈来愈强化及多元化，芯片的信号传输接脚(pin)，也变得愈来愈高密度化，使得也增加半导体组件封装体的尺寸。
图1显示一种现有半导体组件封装体的上视图。在图1中，一芯片(chip)4设置于一电路板(circuit board)2上，且芯片4上方的接合垫8电性连接电路板2上的接合垫6以传递芯片4的信号。一电性连接接合垫6的线路10，形成于电路板2上，且此线路10绕芯片4置放的位置，而延伸至一外部电路以传递芯片4的信号。在已知的半导体组件封装体中，线路10需要绕过芯片4，使得增大电路板的使用面积，如图1A所示。据此，也导致半导体组件封装体尺寸的增大。
因此，亟需一种可解决上述问题的半导体组件封装体。
发明内容
有鉴于此，本发明之一目的是提供一种半导体组件封装体。上述半导体组件封装体，包含一承载板，其上方形成有一第一导电层及一第二导电层，以及一具有第一接合垫及第二接合垫的芯片，其置于上述承载板上，且第一接合垫及第二接合垫分别电性连接第一导电层及第二导电层，其中第二导电层位于上述芯片与承载板之间。在此半导体组件封装体中，由于第二导电层(或称传导线路)直接延伸于芯片的下方，而不需绕过芯片设置。因此，可减少承载板的使用面积，进而缩小半导体组件封装体的尺寸。
本发明之另一目的是提供一种半导体组件封装体。此半导体组件封装体，包含承载板，其具有第一表面及与其相反的第二表面，以及具有第一接合垫及一第二接合垫的芯片，设置于上述承载板的第一表面上。上述半导体组件封装体，还包含第一导电层，形成于上述承载板的第一表面上，且电性连接第一接合垫；以及第二导电层，延伸于承载板的第二表面上，且电性连接第二接合垫。在此半导体组件封装体中，由于第二导电层(或称传导线路)可延伸于承载板的背面(或称第二表面)上，而不需绕过芯片设置。因此，可减少承载板用来形成传导线路的表面积，藉此可缩小半导体组件封装体的尺寸。
该半导体组件封装体还可以包含：第三接合垫，设置于该第一导电层上；第四接合垫，设置于该承载板的该第一表面上；第一导线，电性连接该第三接合垫与该第一接合垫；以及第二导线，电性连接该第四接合垫与该第二接合垫。更具体地，该第二导电层是形成于该第二表面上，且从该承载板的侧壁延伸至该承载板的第一表面上，以电性连接该第四接合垫。
该半导体组件封装体还可以包含一导通孔，形成于该承载板之中，以电性连接该第二导电层与该第四接合垫。
在本发明的另一种实施方式中，半导体组件封装体进一步包含第一金属凸块，设置于该第一接合垫上；以及第二金属凸块，设置于该第二接合垫上；其中该第一金属凸块电性连接该第一导电层，且该第二金属凸块电性连接该第二导电层。更优选地，该半导体组件封装体，还包含一导通孔，形成于该承载板之中，且电性连接该第二导电层与该第二金属凸块。
本发明之再一目的是提供一种半导体组件封装体。上述半导体组件封装体，包含承载板，其上方形成有第一导电层及第二导电层；具有一半导体组件的芯片，设置于上述承载板上；第三导电层，形成于上述芯片上，且电性连接半导体组件；第一接合垫，形成于上述芯片上，且电性连接上述第一导电层；以及第二接合垫，形成于上述第三导电层上，其中此第二接合垫与第一接合垫位于芯片的同一侧，且电性连接第二导电层与该第三导电层。在此半导体组件封装体中，藉由第三导电层及第二接合垫，可将芯片的信号传递至同一侧，使得不需要形成围绕芯片的传导线路。因此，可减少承载板的使用面积，及缩小半导体组件封装体的尺寸。
该半导组件封装体还可以包含一绝缘层，形成于该芯片上，以隔离该第三导电层与该芯片。
该半导体组件封装体还可以包含一导通孔，形成于该绝缘层之中，以电性连接该第三导电层与该半导体组件。
该半导体组件封装体还可以包含第三接合垫，设置于该第一导电层上；第四接合垫，设置于该第二导电层上；第一导线，电性连接该第一接合垫与该第三接合垫；以及第二导电线，电性连接该第二接合垫与该第四接合垫。
在一个具体实施方式中，该第一接合垫与该第二接合垫位于该芯片的同一侧。
在一个具体实施方式中，该半导体组件封装体还包含一绝缘保护层，覆盖该第三导电层。
附图说明
图1显示一种已知之半导体组件封装体的上视图；
图2A、2C及2D显示根据本发明第一实施例之一种半导体组件封装体的示意图；
图2B显示根据本发明第二实施例之一种半导体组件封装体的剖面图；
图3A显示根据本发明第三实施例之一种半导体组件封装体的剖面图；
图3B显示根据本发明第四实施例之一种半导体组件封装体的剖面图；
图4A-4B显示根据本发明第五实施例之一种半导体组件封装体的示意图；以及
图5显示根据本发明第六实施例之一种半导体组件封装体的剖面图。
具体实施方式
接下来以实施例并配合图示以详细说明本发明，在图示或描述中，相似或相同部份使用相同或相似的符号。在图示中，实施例各组件的形状或厚度可扩大，以简化或是方便标示。此外，可了解的是，未绘示或描述之组件，可以是各种本领域普通技术人员所知悉的形式。
图2A-2D显示根据本发明实施例之一种半导体组件封装体50的示意图，其中这些实施例显示一传导线路(conductive line)延伸于一芯片52)的下方。如图2A所示，显示根据本发明第一实施例之一种半导体组件封装体50的剖面图。在图2A中，提供一上方形成有导电层58及导电层60的承载板(support board)56，也可称为电路板(printed circuit board)。分别形成接合垫(bonding pad)61及接合垫62于上述导电层58及60上，且分别电性连接导电层58及导电层60。接着，置放一上方形成有接合垫53及接合垫54的芯片52于承载板56上方的导电层60上，且以导线64分别电性连接接合垫53与接合垫61，及接合垫54与接合垫62。也就是说，导电层60位于芯片52与承载板56之间，且延伸至一外部电路(未显示)，以传递芯片52的信号至此外部电路。上述接合垫53、54、61及62也可以称为输出/输入接脚。
在一实施例中，上述承载板56可以是多层玻璃纤维及环氧树脂所构成的基材，接着，使用例如化学气相沉积法、物理气相沉积法或电镀的方式，形成例如是铜或其它合适之导电材料的沉积层(未显示)于上述承载板56上。之后，藉由光刻/蚀刻制程(工艺)，图案化上述沉积层，以形成导电层58及导电层60。另外，上述导电层58及60也可以称为传导线路。
在完成导电层58及60的制作后，涂布一绝缘保护层66于导电层58及60上方，且图案化此绝缘保护层66，以暴露部分的导电层58及60。之后，分别形成例如铜接合垫61及62于暴露的导电层58及60上。上述绝缘保护层66可避免碰撞或刮伤导电层58及60。值得一提的是，在图2A中，省略导电层60与芯片52之间的绝缘保护层，以简化及清楚地说明本发明第一实施例具体实施的方式。
值得注意的是，由于导电层60或称为传导线路可直接设置及延伸于芯片52的下方，而不需绕过芯片52置放的位置。因此，可减少承载板56中用来设置传导线路的面积，进而缩小半导体组件封装体50的尺寸。再者，上述导电层58及导电层60位于同一层，且分别延伸至一外部电路，以传递芯片52的信号。
图2B显示根据本发明第二实施例之一种半导体组件封装体50的剖面图。与第一实施例比较，第二实施例是在承载板上方形成多层导电层。相似组件的形成方法及其材质，可参阅第一实施例，因此，在此并不再赘述。
在图2B中，提供上述承载板56且形成导电层60于此承载板56上。接着，形成一绝缘层68于此承载板56上，且覆盖导电层60。形成导电层58于上述绝缘层68上，且涂布绝缘保护层66于导电层58，以制作具有双层导电层58及60的承载板56，也可以称为具有双层传导线路的电路板。分别设置接合垫61及接合垫62于导电层58及导电层60上，以分别电性连接导电层58及导电层60。
在完成具有双层导电层之承载板56的制作后，设置上述芯片52于此承载板56上方，且藉由导线64，分别电性连接接合垫53与接合垫61，及接合垫54与接合垫62，以传递芯片52的信号至导电层58及60，然后再传递至一外部电路。
在第二实施例中，同样地，由于导电层60可直接形成于芯片52的下方，而不需要绕过芯片设置。因此，可减少承载板的使用面积，藉此可缩小半导体组件封装体的尺寸。此外，由于导电层设置于不同层，因此，也可以避免导电层间因重叠问题而造成的短路现象。
图2C显示如图2A所示之半导体组件封装体50的上视图。在图2C中，芯片52设置于承载板56上，且藉由接合垫54、导线64及接合垫62，分别将此芯片52的信号传递至导电层60，也可以称为传导线路。接着，此信号再藉由形成于芯片52下方的传导线路传递至一外部电路，例如电源驱动电路(power driver)或地址驱动电路(address driver)等。另外，上述芯片52的信号也可以通过导线64、接合垫53及61及导电层58，传递至上述外部电路。
如图2C所示，由于传导线路或称导电层60，是直接延伸于芯片52下方的区域，而不需绕过此芯片52。因此，可减少承载板56的使用面积，进而缩小半导体组件封装体的尺寸。此外，由于传导线路直接延伸于芯片52下方的区域，使得可缩短半导体组件封装体的信号传导路径。
如图2D所示，延伸于芯片52下方的称传导线路(或称导电层60)，也可以是以一非平行接合垫54及接合垫62的方向，往一外部电路延伸。例如，在图2D中，传导线路是以一垂直接合垫62的方向往外部电路延伸，以传递芯片52的信号。可以了解的是，在第一及第二实施例中延伸于芯片下方的传导线路，皆可以此种方式设计，藉以减少承载板的使用面积，进而缩小半导体组件封装体的尺寸。
图3A-3B显示根据本发明实施例之一种半导体组件封装体80的示意图，在这些实施例中，是将一芯片设置于一具有双面传导线路的电路板上。图3A是显示根据本发明第三实施例之一种半导体组件封装体80的剖面图。在图3A中，提供一承载板86，其具有一第一表面861及一与其相反的第二表面862。分别形成一导电层88及导电层98于承载板86的第一表面861及第二表面862上，且分别电性连接接合垫90及接合垫91，其中此导电层98藉由一形成于承载板86之中的导通孔(via hole)96电性连接此接合垫91。
在一实施例中，制作上述具有双面传导线路之电路板的方式，可以是藉由例如是贴附、黏着或电镀，将例如是铜的导电材料，设置在承载板86的第一表面861及第二表面862上，接着，形成图案化光阻(未显示)于第一表面861上方的导电材料上，且藉由干蚀刻(dry-etching)或激光打孔的方式，形成一孔洞95贯穿第一表面861上方的导电材料及承载板86。形成孔洞95后，利用电镀的方式，将导电材料填入孔洞95之中，以形成导通孔96于承载板86之中。之后，图案化第一表面861及第二表面862上方的导电材料，以形成导电层88及98。此外，分别形成绝缘保护层92及绝缘保护层93于导电层88及导电层98上，以避免导电层88及98的刮伤或其它不必要的电性连接。之后，可藉由化学气相沉积法、物理气相沉积法或电镀的方式，且配合光刻/蚀刻制程，形成接合垫91及90于承载板86的第一表面861上，且电性连接导电层88及98。
此外，在一实施例中，也可以藉由网版印刷(平版印刷)的方式，涂布绝缘保护层92及93于导电层88及98上，且暴露部分的导电层88及98，以提供后续电性连接芯片的部位。
又如图3A所示，设置一上方形成有接合垫83及接合垫84的芯片82于上述具有双面传导线路的承载板86上，且藉由导线94分别电性连接接合垫83与接合垫90，及接合垫84与接合垫91。在一实施例中，芯片82的信号可藉由导线94、接合垫91及导通孔96，传递至形成于承载板86之第二表面862上的导电层98，接着，再由此导电层98将信号传递至一外部电路。另外，芯片82的信号也可以藉由导线94、接合垫90，传递至形成于承载板86之第一表面861上的导电层88，接着，再由此导电层88将信号传递至外部电路。
据此，在本发明第三实施例的半导体组件封装体中，芯片82的信号可藉由形成在承载板86或称为电路板的第一表面861及第二表面862上的传导线路，传递芯片82的信号至外部电路。在此第三实施例中，与第一实施例相似的组件，其材质或形成方式可以是与第一实施例相似。因此，在此并不再赘述。
值得注意的是，由于可将传导线路直接形成于承载板的第二表面(或称为背面)上。因此，可减少承载板的使用面积，进而缩小半导体封装体的尺寸。
图3B显示根据本发明第四实施例之一种半导体组件封装体80的剖面图。在此实施例中，导电层98形成于承载板86的第二表面862上，且延伸于承载板86的侧壁上，至承载板86的第一表面861上，以电性连接接合垫91，而不需要形成导通孔96(如图3A所示)。因此，与上述实施相似的组件，其材质及形成方法，可以是与上述实施例相似。在此并不再赘述。
在图3B中，提供具有第一表面861及第二表面862的承载板86，且分别形成导电层88及导电层98于此第一表面861及第二表面862上，其中形成于第二表面862上的导电层98还延伸于承载板86的侧壁，至承载板86的第一表面861上。接着，分别形成接合垫90及接合垫91于导电层88及导电层98上，以电性连接导电层88及导电层98。
设置芯片82于上述具有双面传导线路的承载板86(或称电路板)上，且藉由导线94，分别电性连接接合垫83与接合垫90，及接合垫84与接合垫91。在一实施例中，芯片82的信号可藉由导线94及接合垫91，传递至导电层98。接着，此信号会经由形成于承载板86的第一表面861、侧壁及第二表面862上，传递至一外部电路。
值得注意的是，在此实施例中，由于传导线路(或称导电层98)可绕经承载板86的侧壁，延伸至承载板86的背面上，至一外部电路，而不需要绕过芯片置放的位置。因此，可提高承载板表面积的利用率，藉此可减少承载板用来形成传导线路的面积，以及缩小半导体组件封装体的尺寸。
图4A显示根据本发明第五实施例之一种半导体组件封装体100的剖面图。在图4A中，提供一芯片102，且在此芯片102上方的同一例边形成有接合垫104及接合垫112。在一实施例中，形成一绝缘层106于芯片102上，接着，图案化此绝缘层106，以形成一孔洞(未标示)。沉积例如是铜的导电层材料层(未显示)于绝缘层106上，且延伸至上述孔洞之中，接着，藉由光刻/蚀刻制程，图案化上述导电材料层，以形成一导通孔110电性连接芯片102中的半导体组件(未显示)，以及一与导通孔110电性连接的导电层108。藉由上述步骤，可重新布局(redistribution)芯片102输出信号的位置。涂布一绝缘保护层111于导电层108上，且图案化此绝缘保护层111，以暴露部分导电层108。接着，形成接合垫112于上述暴露的导电层108上。完成上述步骤后，藉由导通孔110及导电层108，可将芯片102的信号集中于同一侧边，再传递至外部。
在完成上述步骤后，将上述芯片102设置于一上方形成有接合垫118及接合垫120的承载板114上。在设置芯片102于承载板114之后，藉由导线122及导线124，分别电性连接接合垫104与接合垫118，以及接合垫112与接合垫120。值得注意的是，在此实施例中，与第一实施例相似组件的形成方式及其材质，可参阅上述说明。在此并不再赘述。在另一实施例中，上述接合垫112也可直接形成于芯片102上方，且与上述导电层108位于同一层，以及此接合垫112更电性连接导电层108及接合垫120。
图4B显示图4A所示之半导体组件封装体100的上视图。在图4B中，芯片102的信号可藉由接合垫104、导线122及接合垫118，传递至导电层116，也可称为传导线路。接着，再由传导线路传递至一外部电路。另外，芯片102的信号也可藉由导通孔110及导电层108，传递至接合垫112。接着，藉由导线124及接合垫120，将此信号传递至导电层117，也可称为传导线路，再至外部电路。也就是说，在本实施例中，芯片102的部分信号可藉由导通孔110及导电层108，传递至接合垫112，使得可将芯片102的信号集中于同一例，再分别由导线122及124，传递至传导线路。
在本实施例中，由于，芯片102的信号可藉由导电层108，传递至芯片102的同一侧，使得可不需要形成环绕此芯片102的传导线路。因此，可减少承载板114的使用面积，进而缩小半导体组件封装体的尺寸。
图5显示根据本发明第六实施例之一种半导体组件封装体150的剖面图。在此实施例中，是将本发明的概念具体实施于薄膜覆晶(chip on film；COF)的封装方式，故本发明确可应用于各种半导体组件的封装体。在图5中，提供具有第一表面1541及第二表面1542的承载板154，且此第一表面1541是与第二表面1542相反。上述承载板154可以是例如是聚酰亚胺、聚酯或其它可挠曲的软性基材。
接着，藉由贴附、黏着或电镀，将例如是铜的导电材料设置在承载板154的第一表面1541及第二表面1542上。形成图案化光阻(未显示)于第一表面1541上方的导电材料上，且藉由蚀刻(etching)或激光打孔的方式，贯穿第一表面1541上方的导电材料及承载板154，以形成一孔洞161。形成孔洞161后，利用电镀的方式，将导电材料填入孔洞161之中，以形成导通孔162电性连接承载板154上下表面的导电材料。之后，图案化第一表面1541及第二表面1542上方的导电材料，以形成导电层156及164。此外，形成绝缘保护层165于导电层156及导电层164上，以避免导电层156及164的刮伤或其它不必要的电性连接。
在另一实施例中，形成具有双面传导线路之承载板的方式，也可以是先涂布一绝缘材料层(可作为挠曲式承载板的基材)于例如是铜箔的导电材料上，待绝缘材料层固化后，再利用贴附、黏着或电镀的方式，设置一导电材料层于上述绝缘材料层上，以在绝缘材料层上下表面上形成导电材料。之后，再依上述方式进行开孔、填孔及图案化导电材料，以制作具有双面线路之承载板。
如图5所示，提供上方形成有接合垫153的芯片152。藉由电镀的方式，形成金属凸块(metal bump)158及159于接合垫153上。接着，将此芯片152以薄膜覆晶封装(chip on film)的方式，置于上述承载板154的第一表面1541上，使得金属凸块158及159可分别电性连接接合垫153与导电层156，及电性连接接合垫153与导电层164。之后，进行一回流焊(reflow)步骤，以焊接芯片152与承载板154。值得一提的是，金属凸块158及159可以是金(gold)或焊锡材料(solder)。
完成焊接步骤后，灌注树脂160于芯片152与承载板154之间，以密封此半导体组件封装体150。可以了解的是，上述金属凸块159是藉由导通孔162电性连接形成于承载板154之第二表面1542上的导电层164。
在此实施例中，由于芯片152的信号可藉由金属凸块159及导通孔162，传递至形成于承载板154之第二表面1542上的导电层164。也就是说，在本实施例中，可将传导线路延伸于承载板的背面上，以增加承载板用来制作传导线路的表面积。因此，可不需额外扩大承载板的面积，进而可缩小半导体组件封装体的尺寸。
据此，本发明揭示之上述实施例，皆可有效的提高承载板之用来形成传导线路的表面积利用率，使得可减少承载板的使用面积，进而缩小半导体组件封装体的尺寸。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明之精神和范围内，应当可作许多更动与润饰，因此本发明之保护范围应以权利要求书之界定为准。

Claims (4)

1.一种半导体组件封装体，包含：
承载板，其上方形成有第一导电层及第二导电层；
形成有半导体组件的芯片，设置于所述承载板上；
第三导电层，形成于所述芯片上，且电性连接所述半导体组件；
第一接合垫，形成于所述芯片上，且电性连接所述第一导电层；以及
第二接合垫，形成于所述芯片上，且电性连接所述第二导电层与所述第三导电层；
其中，还包含一绝缘层，形成于所述芯片上，以隔离所述第三导电层与所述芯片，以及
还包含导通孔，形成于所述绝缘层之中，以电性连接所述第三导电层与所述半导体组件，
所述第一导电层与所述第二导电层在所述芯片的同一侧在不同的层上将所述芯片的信号传输至外部电路。
2.根据权利要求1所述的半导体组件封装体，还包含：
第三接合垫，设置于所述第一导电层上；
第四接合垫，设置于所述第二导电层上；
第一导线，电性连接所述第一接合垫与所述第三接合垫；以及
第二导电线，电性连接所述第二接合垫与所述第四接合垫。
3.根据权利要求1所述的半导体组件封装体，其中所述第一接合垫与所述第二接合垫位于所述芯片的同一侧。
4.根据权利要求1所述的半导体组件封装体，还包含绝缘保护层，覆盖所述第三导电层。
CN2008100008347A 2008-01-24 2008-01-24 半导体组件封装体 Expired - Fee Related CN101494208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100008347A CN101494208B (zh) 2008-01-24 2008-01-24 半导体组件封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100008347A CN101494208B (zh) 2008-01-24 2008-01-24 半导体组件封装体

Publications (2)

Publication Number Publication Date
CN101494208A CN101494208A (zh) 2009-07-29
CN101494208B true CN101494208B (zh) 2012-05-30

Family

ID=40924717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100008347A Expired - Fee Related CN101494208B (zh) 2008-01-24 2008-01-24 半导体组件封装体

Country Status (1)

Country Link
CN (1) CN101494208B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355603A (zh) * 2000-10-17 2002-06-26 株式会社村田制作所 组合式电子元件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355603A (zh) * 2000-10-17 2002-06-26 株式会社村田制作所 组合式电子元件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭60-180154A 1985.09.13

Also Published As

Publication number Publication date
CN101494208A (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
KR100708364B1 (ko) 반도체 장치 및 그 제조 방법 및 상기 반도체 장치를 이용한 반도체 모듈 장치, 및 상기 반도체 장치에 이용되는 배선 기판
KR101194713B1 (ko) 모듈, 배선판 및 모듈의 제조 방법
CN111316762B (zh) 柔性电路板及包括该柔性电路板的芯片封装
TW473950B (en) Semiconductor device and its manufacturing method, manufacturing apparatus, circuit base board and electronic machine
KR101535223B1 (ko) 테이프 배선 기판, 칩-온-필름 패키지 및 장치 어셈블리
KR100689681B1 (ko) 필름기판 및 그 제조방법과 화상표시용 기판
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
CN103493610A (zh) 刚性柔性基板及其制造方法
CN103915356B (zh) 一种芯片的封装方法
KR100413027B1 (ko) 테이프 캐리어 패키지 및 테이프 캐리어 패키지의 제조방법
CN101930960A (zh) 集成电路芯片封装和形成方法
KR20110101430A (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
WO2024060639A1 (zh) 一种封装体及其制备方法
CN114554675A (zh) 柔性印刷电路板及包括柔性印刷电路板的电子装置
CN101494208B (zh) 半导体组件封装体
KR20130055990A (ko) 리지드-플렉서블 인쇄회로기판 및 그 제조방법
JP2019079032A (ja) パッケージ基板用フィルム、半導体パッケージ、ディスプレイ装置及びそれらの製造方法
JP4535588B2 (ja) 回路基板および電子デバイス
KR101086835B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
US11272614B2 (en) Printed wiring board and method for manufacturing the same
JP2005129838A (ja) 回路基板、電子モジュール、回路基板の製造方法および電子モジュールの製造方法
JPS6225491A (ja) 印刷配線板の製法
TWI447877B (zh) 半導體元件封裝體
JPH1092968A (ja) 半導体ベアチップ実装基板
CN112566390B (zh) 多层柔性线路板及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20200124