CN101493616A - Tft-lcd像素结构 - Google Patents
Tft-lcd像素结构 Download PDFInfo
- Publication number
- CN101493616A CN101493616A CNA2008100568813A CN200810056881A CN101493616A CN 101493616 A CN101493616 A CN 101493616A CN A2008100568813 A CNA2008100568813 A CN A2008100568813A CN 200810056881 A CN200810056881 A CN 200810056881A CN 101493616 A CN101493616 A CN 101493616A
- Authority
- CN
- China
- Prior art keywords
- tft
- grid line
- pixel
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种TFT-LCD像素结构,包括位于像素区域的薄膜晶体管、栅线、数据线和像素电极,所述栅线位于像素区域的中部,与所述像素电极形成存储电容,所述数据线相对于栅线垂直设置,位于像素区域的一侧,至少一个所述薄膜晶体管形成在所述栅线和数据线的交叉处,且与所述像素电极连接。进一步地,所述薄膜晶体管为二个,均与所述像素电极连接。本发明通过取消公共电极线,由位于像素区域中部的栅线与像素电极形成存储电容,有效减少了由于公共电极线引起的相关不良。进一步地,本发明通过在一个像素区域内形成了二个薄膜晶体管,且二个薄膜晶体管均与一个像素电极连接,使本发明具有响应快、可靠性高等特点。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器,特别是一种薄膜晶体管液晶显示器像素结构。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)具有体积小、功耗低、无辐射、制造成本相对较低等特点,在当前的平板显示器市场占据了主导地位。目前,随着TFT-LCD的大型化发展趋势,面板尺寸越来越大,因此生产中发生各种不良的几率也越来越大。同时,随着像素点面积的增大,像素不良对画面品质的影响也越来越大。因此,对于大型的TFT-LCD,应尽量减少生产中发生各种不良的几率,同时提高单个像素工作的可靠性。
TFT-LCD包括彩膜基板和阵列基板,两基板间充满着液晶材料,通过对彩膜基板上的透明电极施加公共电压和对阵列基板的像素电极施加数据电压,使液晶在彩膜基板和阵列基板间的电场作用下发生偏转。通过数据电压的变化可以调整该电场强度和方向,因此可以控制液晶材料的扭转角度,从而可控制该区域光的透过量。
图8为现有技术TFT-LCD像素结构的示意图,TFT-LCD阵列基板上形成多个平行的栅线2以及与栅线绝缘垂直交叉的多个数据线3,栅线2和数据线3围成数个像素区域,栅线2和数据线3的交叉部分形成作为开关器件的薄膜晶体管1(TFT),薄膜晶体管1与设置在像素区域的像素电极4连接。同时阵列基板上还形成有与栅线2平行并数量相同的公共电极线6,使像素电极4和公共电极线6之间形成存储电容,像素电极之间由遮挡条5隔开。但实际生产表明,现有TFT-LCD像素结构的公共电极线造成相当多的不良,且难以维修。例如,生产中容易造成公共电极线的断路,公共电极线与删线之间的短路或公共电极线与数据线之间的短路,又如,由于公共电极线造成的段差容易引起数据线断路等。上述不良一旦出现将很难维修,维修成功率较低。另外,公共电极线还需配置相应的公共电极线驱动电路,也造成一定程度的成本增加。
发明内容
本发明的目的是提供一种TFT-LCD像素结构,通过取消公共电极线,有效减少由公共电极线引起的相关不良,降低生产中发生像素不良的几率。
为了实现上述目的,本发明提供了一种TFT-LCD像素结构,包括位于像素区域的薄膜晶体管、栅线、数据线和像素电极,所述栅线位于像素区域的中部,与所述像素电极形成存储电容,所述数据线相对于栅线垂直设置,位于像素区域的一侧,至少一个所述薄膜晶体管形成在所述栅线和数据线的交叉处,且与所述像素电极连接。
进一步地,所述薄膜晶体管为二个,均与所述像素电极连接。
所述二个薄膜晶体管可以分别位于所述栅线的上方和下方,所述二个薄膜晶体管也可以均位于所述栅线的上方,所述二个薄膜晶体管还可以均位于所述栅线的下方。
在上述技术方案基础上,所述像素区域的边缘还形成有至少一个遮挡条。
进一步地,所述遮挡条与所述栅线连接。
本发明提出了一种TFT-LCD像素结构,通过取消公共电极线,由位于像素区域中部的栅线与像素电极形成存储电容,在保证TFT-LCD正常工作的前提下,有效减少了生产中由于公共电极线引起的相关不良,使生产中不会出现公共电极线与数据线/栅线之间的短路不良,也减小了发生数据线断路、公共电极线断路不良的几率。另外,取消公共电极线还相应减少了公共电极线驱动电路,降低了产品成本。进一步地,本发明通过在一个像素区域内形成了二个薄膜晶体管,且二个薄膜晶体管均与一个像素电极连接,二个薄膜晶体管都能对该像素电极充电,使充电速度大幅度提高,并能保证充电完全,使本发明TFT-LCD像素结构具有响应快的特点。当其中一个薄膜晶体管出现不良时,另外一个薄膜晶体管仍能保证该像素正常工作,使本发明TFT-LCD像素结构具有可靠性高的特点。
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。
附图说明
图1为本发明TFT-LCD像素结构第一实施例的结构示意图;
图2为本发明TFT-LCD像素结构第二实施例的结构示意图;
图3为本发明形成栅电极线和栅线的示意图;
图4为本发明形成栅绝缘层、有源层和源漏电极层的示意图;
图5为本发明形成TFT沟道的示意图;
图6为本发明形成钝化层的示意图;
图7为本发明形成像素电极的示意图;
图8为现有技术TFT-LCD像素结构的示意图。
附图标记说明:
1-薄膜晶体管; 2-栅线; 3-数据线;
4-像素电极; 5-遮挡条。 6-公共电极线;
10-基板; 11-栅电极; 12-栅绝缘层;
13-半导体层; 14-搀杂半导体层; 15-源漏电极层;
16-钝化层; 161-钝化层过孔。
具体实施方式
图1为本发明TFT-LCD像素结构第一实施例的结构示意图。如图1所示,本实施例TFT-LCD像素结构包括薄膜晶体管1、栅线2、数据线3和像素电极4,其中栅线2水平设置,位于像素区域的中部,数据线3相对于栅线2垂直设置,位于像素区域的一侧(如图1的右侧),栅线2和数据线3的交叉处形成一个薄膜晶体管1,薄膜晶体管1与形成在像素区域内的像素电极4连接,位于像素区域中部的栅线2与像素电极4形成存储电容。
本实施例上述技术方案通过取消公共电极线,由位于像素区域中部的栅线与像素电极形成存储电容,在保证TFT-LCD正常工作的前提下,有效减少了生产中由于公共电极线引起的相关不良,使生产中不会出现公共电极线与数据线之间的短路不良,也减小了发生数据线断路不良的几率。另外,取消公共电极线还相应减少了公共电极线驱动电路,降低了产品成本。
如图1所示,本实施例TFT-LCD像素结构还包括遮挡条5,遮挡条5形成在相邻的像素区域之间,使像素电极4由遮挡条5隔开。根据遮挡需要,遮挡条5可以形成在像素区域的四个边缘,也可以只形成在某一个边缘、某二个边缘或某三个边缘上。此外,根据存储电容需要,遮挡条5还可以与栅线2连接,以调整存储电容的大小。进一步地,根据显示需要,栅线2也可以形成在像素区域的中部附近,或靠近像素区域的某一侧。
图2为本发明TFT-LCD像素结构第二实施例的结构示意图。如图2所示,本实施例TFT-LCD像素结构包括薄膜晶体管1、栅线2、数据线3和像素电极4,其中栅线2水平设置,位于像素区域的中部,数据线3相对于栅线2垂直设置,位于像素区域的一侧(如图2的右侧),栅线2和数据线3的交叉处形成二个薄膜晶体管1,二个薄膜晶体管1均与形成在像素区域内的像素电极4连接,位于像素区域中部的栅线2与像素电极4形成存储电容。
本实施例的主体结构与第一实施例相同,所不同的是,本实施例在一个像素区域内形成了二个薄膜晶体管,且二个薄膜晶体管均与一个像素电极连接,因此本实施例在具有第一实施例的效果和优点基础上,还具有响应快、工作可靠性高等特点。由于与一个像素电极连接的二个薄膜晶体管都能对该像素电极充电,使充电速度大幅度提高,并能保证充电完全,因此使本实施例TFT-LCD像素结构具有响应快的特点。在生产或使用中,当其中一个薄膜晶体管出现不良时,另外一个薄膜晶体管仍能保证该像素正常工作,因此使本实施例TFT-LCD像素结构具有可靠性高的特点。
如图2所示,本实施例TFT-LCD像素结构中二个薄膜晶体管分别位于栅线的上方和下方,形成一种上下排列方式。根据显示需要,二个薄膜晶体管也可以均位于栅线的上方或均位于栅线的下方,形成一种左右排列方式。根据实际需要,薄膜晶体管还可以是多个。
下面以二个薄膜晶体管分别位于栅线上方和下方为例,通过TFT-LCD像素结构的四次掩模工艺过程说明本发明的技术方案,其中图3~图7为图2中A-A向剖面图。
图3为本发明形成栅电极线和栅线的示意图,使用溅射或蒸发方法,在基板10上制备一层厚度为的栅金属薄膜。栅金属薄膜通常使用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属,也可以使用上述几种材料薄膜的组合,栅金属薄膜也可以由多层金属薄膜组成。用栅电极和栅线掩模板通过曝光工艺和蚀刻工艺,在基板10的一定区域上形成栅电极11和栅线图案。针对一个像素区域而言,栅线以水平状形成在像素区域的中间,二个栅电极11分别位于栅线的上、下两侧。通常,遮挡条与栅线在同一层中形成,位于相邻的像素区域之间,使像素电极由遮挡条隔开,其形成过程与形成栅线相同,不再赘述。
图4为本发明形成栅绝缘层、有源层和源漏电极层的示意图,利用化学汽相沉积的方法在完成栅线和栅电极11图案的基板10上连续沉积厚度为的栅绝缘层12、厚度为的半导体层13和厚度为的搀杂半导体层14。栅绝缘层12材料通常是氮化硅、氧化硅或氮氧化硅等,半导体层13的材料可以是非晶硅,搀杂半导体层14的材料可以是n+非晶硅,搀杂半导体层14的主要作用是为了减少半导体层与金属的源漏电极层之间的接触电阻。之后通过溅射或蒸发的方法,在搀杂半导体层14上制备一层厚度为的源漏电极层15,源漏电极层15通常使用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属,也可以使用上述几种材料的组合。
图5为本发明形成TFT沟道的示意图,首先在沉积上述各层的基板上涂敷光刻胶,采用狭缝光刻工艺使基板上的光刻胶形成完全曝光区域、部分曝光区域和未曝光区域。在完全曝光区域进行连续刻蚀,分别刻蚀掉源漏金属层、搀杂半导体层和半导体层,形成源漏电极、数据线、搀杂半导体层和半导体层图形。在部分曝光区域,通过湿法刻蚀、多步刻蚀(半导体层刻蚀→灰化→干法刻蚀→掺杂半导体层刻蚀),去掉暴露的搀杂半导体层,露出半导体层,形成TFT沟道图形。其中数据线以垂直状形成在像素区域的一侧,源漏电极层15中的源电极采用U形结构,一端与数据线连接,开口一端位于栅电极11上,漏电极的一端设置在源电极的U形开口内。
图6为本发明形成钝化层的示意图,用制备栅绝缘层和有源层类似的方法,在整个基板10上沉积一层厚度为的钝化层16,其材料通常是氮化硅。通过钝化层掩模板,利用曝光和刻蚀工艺在源漏电极层15的漏电极位置分别形成钝化层过孔161。
图7为本发明形成像素电极的示意图,在完成上述结构的整个基板10上通过沉积、曝光和刻蚀工艺形成像素电极4,使像素电极4通过钝化层过孔161与源漏电极层15中的漏电极连接。
最后应说明的是:以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围。
Claims (7)
1.一种TFT-LCD像素结构,包括位于像素区域的薄膜晶体管、栅线、数据线和像素电极,其特征在于,所述栅线位于像素区域的中部,与所述像素电极形成存储电容,所述数据线相对于栅线垂直设置,位于像素区域的一侧,至少一个所述薄膜晶体管形成在所述栅线和数据线的交叉处,且与所述像素电极连接。
2.根据权利要求1所述的TFT-LCD像素结构,其特征在于,所述薄膜晶体管为二个,均与所述像素电极连接。
3.根据权利要求2所述的TFT-LCD像素结构,其特征在于,所述二个薄膜晶体管分别位于所述栅线的上方和下方。
4.根据权利要求2所述的TFT-LCD像素结构,其特征在于,所述二个薄膜晶体管均位于所述栅线的上方。
5.根据权利要求2所述的TFT-LCD像素结构,其特征在于,所述二个薄膜晶体管均位于所述栅线的下方。
6.根据权利要求1~5中任一权利要求所述的TFT-LCD像素结构,其特征在于,所述像素区域的边缘还形成有至少一个遮挡条。
7.根据权利要求6所述的TFT-LCD像素结构,其特征在于,所述遮挡条与所述栅线连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100568813A CN101493616A (zh) | 2008-01-25 | 2008-01-25 | Tft-lcd像素结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2008100568813A CN101493616A (zh) | 2008-01-25 | 2008-01-25 | Tft-lcd像素结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101493616A true CN101493616A (zh) | 2009-07-29 |
Family
ID=40924273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2008100568813A Pending CN101493616A (zh) | 2008-01-25 | 2008-01-25 | Tft-lcd像素结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101493616A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02179616A (ja) * | 1988-12-29 | 1990-07-12 | Sharp Corp | 液晶表示装置および液晶表示パネルの製造方法 |
US5383041A (en) * | 1990-12-20 | 1995-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
US5475396A (en) * | 1989-08-04 | 1995-12-12 | Hitachi, Ltd. | Display system |
JP2874252B2 (ja) * | 1990-02-27 | 1999-03-24 | 富士通株式会社 | アクティブマトリクス基板の欠陥修復方法 |
CN1258357A (zh) * | 1998-03-19 | 2000-06-28 | 精工爱普生株式会社 | 液晶装置以及投射型显示装置 |
CN1797159A (zh) * | 2004-12-30 | 2006-07-05 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板及其制造方法 |
CN1963647A (zh) * | 2005-11-10 | 2007-05-16 | 群康科技(深圳)有限公司 | 液晶显示面板 |
-
2008
- 2008-01-25 CN CNA2008100568813A patent/CN101493616A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02179616A (ja) * | 1988-12-29 | 1990-07-12 | Sharp Corp | 液晶表示装置および液晶表示パネルの製造方法 |
US5475396A (en) * | 1989-08-04 | 1995-12-12 | Hitachi, Ltd. | Display system |
JP2874252B2 (ja) * | 1990-02-27 | 1999-03-24 | 富士通株式会社 | アクティブマトリクス基板の欠陥修復方法 |
US5383041A (en) * | 1990-12-20 | 1995-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
CN1258357A (zh) * | 1998-03-19 | 2000-06-28 | 精工爱普生株式会社 | 液晶装置以及投射型显示装置 |
CN1797159A (zh) * | 2004-12-30 | 2006-07-05 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管阵列基板及其制造方法 |
CN1963647A (zh) * | 2005-11-10 | 2007-05-16 | 群康科技(深圳)有限公司 | 液晶显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4336341B2 (ja) | 薄膜トランジスタ液晶ディスプレイ、積層蓄積コンデンサ構造及びその形成方法 | |
CN100487887C (zh) | 薄膜晶体管阵列面板及其制造方法 | |
JP4473235B2 (ja) | 漏洩電流を減少させる液晶表示素子及びその製造方法 | |
CN101561604B (zh) | 薄膜晶体管液晶显示器阵列基板结构及制造方法 | |
CN108873508A (zh) | 阵列基板的制造方法 | |
WO2018201748A1 (zh) | 薄膜晶体管及其制备方法、阵列基板及其制备方法 | |
CN101609236A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN101369077B (zh) | 液晶显示器阵列基板及其制造方法 | |
KR100910445B1 (ko) | 어레이 기판의 제조방법 | |
CN100456089C (zh) | 一种液晶显示器阵列基板的像素结构及其制造方法 | |
KR20110067765A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN103715135B (zh) | 一种过孔及其制作方法、阵列基板 | |
CN101436569B (zh) | 薄膜晶体管阵列基板的制造方法及显示装置 | |
US9230995B2 (en) | Array substrate, manufacturing method thereof and display device | |
CN104638016A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
CN102437196A (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
CN103293797A (zh) | 一种薄膜晶体管液晶显示装置及其制作方法 | |
US20190280016A1 (en) | Manufacturing method of array substrate and array substrate | |
KR102449066B1 (ko) | 표시장치용 어레이기판 및 그 제조방법 | |
JP2005175381A (ja) | 半導体素子、アレイ基板およびその製造方法 | |
CN100595660C (zh) | 一种薄膜晶体管液晶显示器阵列基板结构及其制造方法 | |
CN101424849B (zh) | Tft-lcd像素结构及其制造方法 | |
CN100573883C (zh) | 一种薄膜晶体管及其制造方法 | |
KR100770470B1 (ko) | 액정 표시 소자의 게이트 전극 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20090729 |