CN101472389A - 印刷电路板以及该印刷电路板的制造方法 - Google Patents

印刷电路板以及该印刷电路板的制造方法 Download PDF

Info

Publication number
CN101472389A
CN101472389A CNA2008101907720A CN200810190772A CN101472389A CN 101472389 A CN101472389 A CN 101472389A CN A2008101907720 A CNA2008101907720 A CN A2008101907720A CN 200810190772 A CN200810190772 A CN 200810190772A CN 101472389 A CN101472389 A CN 101472389A
Authority
CN
China
Prior art keywords
circuit board
printed circuit
pcb
straight
test adjunct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101907720A
Other languages
English (en)
Other versions
CN101472389B (zh
Inventor
八甫谷明彦
深谷玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101472389A publication Critical patent/CN101472389A/zh
Application granted granted Critical
Publication of CN101472389B publication Critical patent/CN101472389B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

根据一个实施例，印刷电路板包括：具有外形的产品部分；以及设置在产品部分的外形中的，被构造成在后面的制造步骤中被移除的切割部分。切割部分包括测试附加电路，该测试附加电路包括两个信号端子以及分别从两个信号端子延伸出的平行的两个配线图。本发明还提供了该印刷电路板的制造方法。

Description

印刷电路板以及该印刷电路板的制造方法
技术领域
[0001]本发明的一个实施例涉及一种包括测试附加电路(test coupon)的印刷电路板，以及该印刷电路板的制造方法。
背景技术
[0002]举例来说，相关技术JP-A-2005-123228公开了一种在其中形成有印刷线圈的印刷电路板。在相关技术的印刷电路板中，为了增加印刷线圈的产量，用于质量检查的测试附加电路被形成在印刷线圈的铸孔区域中。通过使用在铸孔区域中形成的测试附加电路执行印刷线圈的质量检查。
[0003]为了在印刷电路板中形成测试附加电路的配线图，可能需要一块较大的面积。举例来说，用于测量高速信号传送中的差分阻抗(differential impedance)的测试附加电路具有在其中两根平行配线直线延伸的配线图。因此，该测试附加电路需要与配线图的延伸长度对应的面积。配线图的延伸长度相对较大。因此，存在着在诸如相关技术中所示的印刷线圈的铸孔区域的面积较小的切割部分(cutout portion)中形成配线图的局限性。
发明内容
[0004]为解决上述问题而实施本发明。本发明的一个目的是提供一种印刷电路板以及该印刷电路板的制造方法，在该印刷电路板中测试附加电路的配线图被形成为合适的形状，借此能够增加可从一个印刷电路板中得到的产品部分的产量。
[0005]本发明提供一种印刷电路板，包括：具有外形的产品部分；以及设置在产品部分的外形中的，被构造成在后面的制造步骤中被移除的切割部分；其中该切割部分包括测试附加电路，该测试附加电路包括两个信号端子以及分别从两个信号端子延伸出来的两个平行的配线图。
[0006]优选地，两个平行的配线图中的一个包括：多个直线延伸部分，两个平行的配线图中的一个在多个直线延伸部分中直线延伸；以及被构造成连接相邻的两个直线延伸部分的多个弯曲延伸部分。
[0007]优选地，多个弯曲延伸部分包括偶数组弯曲延伸部分。
[0008]优选地，多个弯曲延伸部分中的一个是半圆形状。
[0009]优选地，测试附加电路进一步包括：被设置在测试附加电路的基端侧并且从两个信号端子中的至少一个直线延伸出来的基端直线延伸部分；在测试附加电路的末端侧上的末端直线延伸部分；被构造成将基端直线延伸部分与直线延伸部分中的一个连接的基端弯曲延伸部分；以及弯曲地延伸以将直线延伸部分中的另一个与末端直线延伸部分连接的末端弯曲延伸部分。
[0010]优选地，测试附加电路包括两个接地端子。
[0011]优选地，测试附加电路包括用于测量阻抗的测试附加电路。
[0012]优选地，产品部分印刷电路板被放置在硬盘驱动器中；以及切割部分用于避免与硬盘驱动器的发动机之间的干扰。
[0013]本发明可以提供一种印刷电路板的制造方法，包括：形成包括产品部分以及切割部分的印刷电路板，该产品部分包括配线图并在印刷电路板中以外形形成，该切割部分包括测试附加电路，该测试附加电路具有延伸的两个平行的配线图；以及从印刷电路板切割出切割部分以获得产品部分。
[0014]该方法可以进一步包括：通过使用测试附加电路在印刷电路板上执行质量检查。
附图说明
[0015]现在将参照附图描述实现本发明的各种特征的一般构造。附图以及所附的说明被提供用来解释本发明实施例而并非用来限定本发明的范围。
[0016]图1是显示实施例的印刷电路板在切割之前的平面图。
[0017]图2是显示实施例中的单个印刷电路板的平面图。
[0018]图3是显示实施例中在切割部分中形成的测试附加电路的图。
[0019]图4是显示不同于实施例的印刷电路板的图。
[0020]图5是显示实施例的印刷电路板的制造步骤的流程图。
具体实施方式
[0021]在下文将参考附图描述根据本发明的各种实施例。总的来说，根据本发明的一个实施例，印刷电路板包括：具有外形的产品部分；以及设置在产品部分的外形中的，被构造成在后面的制造步骤中被移除的切割部分；在这里切割部分包括测试附加电路，该测试附加电路包括两个信号端子以及分别从两个信号端子延伸出来的两个平行的配线图。
[0022]根据实施例，图1显示印刷电路板10。
[0023]印刷电路板10是制造将被放置在电子设备中的印刷电路板12的处理的中间步骤中所制造的中间产品。即，许多产品部分12呈格子状排列在单个印刷电路板10中，并且，在后续的制造步骤中，印刷电路板10被切割成单个的产品部分(单个印刷电路板)12。在该实施例中，每一个单个印刷电路板12将被放置在硬盘驱动器中以控制硬盘驱动器的操作。
[0024]图2放大地显示从图1的印刷电路板10中切割出的单个印刷电路板12。
[0025]为了使硬盘驱动器小型化，单个印刷电路板12具有类似于硬盘驱动器的外形的形状(外形)，并以相对于另一个构件形成小间隙的状态被放置在硬盘驱动器中。用于旋转驱动作为存储介质的硬盘的旋转发动机被设置在硬盘驱动器中。旋转发动机呈圆柱状，并被设置在硬盘驱动器的大致中央。单个印刷电路板12的中央部分14，14A，14B，14C，14D对应旋转发动机被切割成圆形。根据该构造，每一个印刷电路板12能够与旋转发动机非常接近地放置同时避免印刷电路板12和旋转发动机之间的干扰，以致硬盘驱动器的小型化和变薄得以实现。
[0026]在图2中，印刷电路板12的中央部分14A，14B，14C，14D以这些部分不被切割出的状态显示。每一个中央部分14A，14B，14C，14D是在其中整个外围被相应的印刷电路板12完全围绕的部分。中央部分14A，14B，14C，14D通过在后续的制造步骤中被切割而被移除。在下面的说明中，中央部分14A，14B，14C，14D被称为切割部分。
[0027]用于质量控制的测试附加电路20被分别设置在印刷电路板12的切割部分14A，14B，14C，14D中。测试附加电路20用于测量形成在印刷电路板12中的配线的差分阻抗。在测试附加电路20被形成在印刷电路板12的切割部分14A，14B，14C，14D中的构造中，单个印刷电路板12的产量不受测试附加电路20的影响。因此，能够从单个预切割的印刷电路板10中制造出较大数量的单个印刷电路板12，并且能够减少单个印刷电路板12的生产成本。
[0028]测试附加电路20不是在所有的单个印刷电路板12中必需的，并且可以只在预切割的印刷电路板10中必须实现质量控制的位置形成测试附加电路20。举例来说，如图1所示，测试附加电路20可以只在画阴影线的切割部分14A，14B，14C，14D中形成。
[0029]印刷电路板12的切割部分14A，14B，14C，14D的面积较小，因此在切割部分14A，14B，14C，14D内部难以形成测试附加电路20。在该实施例中，改进了每一个测试附加电路20的形状以减小测试附加电路20的面积，以致能够将测试附加电路20形成在切割部分14A，14B，14C，14D的内部。以下，将对实施例中的小面积测试附加电路20进行描述。
[0030]图3放大地显示了在切割部分14A，14B，14C，14D中形成的一个测试附加电路20。
[0031]用于质量控制的测试附加电路20在切割部分14A，14B，14C，14D中形成。每一个测试附加电路20都具有，两个信号端子24A，24B；两个接地端子22A，22B；以及两个分别从两个信号端子24A，24B延伸出的配线图26，28。两个接地端子22A，22B并列配置在切割部分14A，14B，14C或者14D的周缘14e附近的位置。两个信号端子24A，24B并列配置在切割部分14A，14B，14C，或者14D内并且比两个接地端子22A，22B稍微向内的位置。
[0032]两个配线图26，28分别从两个信号端子24A，24B以平行的状态蜿蜒地延伸出来。具体地，配线图26从一个信号端子24A延伸出来，同时在切割部分14A，14B，14C或14D内部蜿蜒，另一个配线图28从另一个信号端子24B以平行于配线图26的状态延伸出来，同时在切割部分14A，14B，14C，或者14D内部弯曲。
[0033]将对测试附加电路20的配线图26，28的形状进行更详细地描述。在两个配线图26，28开始从两个信号端子24A，24B中延伸出来的部分(基端接近部分)26a，28a中，配线图倾斜地延伸以致彼此接近直到它们之间的间隙等于预定距离。在随后的部分(基端直线延伸部分)26b，28b中，两个配线图26b，28b以保持配线图之间的距离恒定的状态，向着切割部分14A，14B，14C，或者14D的中心直线延伸。在随后的部分(基端弯曲延伸部分)26c，28c中，两个配线图26c，28c以保持配线图之间的距离恒定的状态，平滑地弯曲以致将两个配线图26，28的延伸方向改变90度。
[0034]在随后的部分(第一直线延伸部分)26d，28d中，两个配线图26d，28d以保持配线图之间的距离恒定的状态，从切割部分14A，14B，14C，或者14D的中心向着右侧周缘延伸。在随后的部分(第一弯曲延伸部分)26e，28e中，两个配线图26e，28e以保持配线图之间的距离恒定的状态，平滑地弯曲以致将两个配线图26，28的延伸方向改变180度。
[0035]在随后的部分(第二直线延伸部分)26f，28f中，两个配线图26f，28f以保持配线图之间的距离恒定的状态，从右侧周缘直线地向左侧周缘延伸。在随后的部分(第二弯曲延伸部分)26g，28g中，两个配线图26g，28g以保持配线图之间的距离恒定的状态，平滑地弯曲以致将两个配线图26，28的延伸方向改变180度。
[0036]在随后的部分(第三直线延伸部分)26h，28h中，两个配线图26h，28h以保持配线图之间的距离恒定的状态，从左侧周缘向右侧周缘直线延伸。在随后的部分(第三弯曲延伸部分)26i，28i中，两个配线图26i，28i以保持配线图之间的距离恒定的状态，平滑地弯曲以致将两个配线图26，28的延伸方向改变180度。
[0037]在随后的部分(第四直线延伸部分)26j，28j中，两个配线图26j，28j以保持配线图之间的距离恒定的状态，从右侧周缘直线地向左侧周缘延伸。在随后的部分(第四弯曲延伸部分)26k，28k中，两个配线图26k，28k以保持配线图之间的距离恒定的状态，平滑地弯曲以致将两个配线图26，28的延伸方向改变180度。
[0038]在随后的部分(第五直线延伸部分)261，281中，两个配线图261，281以保持配线图之间的距离恒定的状态，从左侧周缘直线地向右侧周缘延伸。在随后的部分(末端弯曲延伸部分)26m，28m中，两个配线图26m，28m以保持配线图之间的距离恒定的状态，平滑地拐弯以致将两个配线图26，28的延伸方向改变90度。在随后的部分(末端直线延伸部分)26n，28n中，两个配线图26n，28n以保持配线图之间的距离恒定的状态，向着切割部分14A，14B，14C，或者14D的下侧周缘延伸。
[0039]第一直线延伸部分26d，28d，第二直线延伸部分26f，28f，第三直线延伸部分26h，28h，第四直线延伸部分26j，28j和第五直线延伸部分261，281以彼此平行的状态延伸。以这样的方式，两个配线图26，28具有在其中它们蜿蜒地延伸的形状，因此较长的配线图26，28能够合适地放置在面积较小的切割部分14A，14B，14C，或者14D中。
[0040]为了稳定地测量高速信号传送中的差分阻抗，每一个测试附加电路20的配线图26，28满足下列条件：
[0041]第一条件：两个配线图26，28具有相同的长度；以及
[0042]第二条件，两个配线图26，28的弯曲部分呈半圆形。
[0043]偶数个弯曲延伸部分的规定满足第一条件。在第一弯曲延伸部分26e，28e中，即，一个配线图26短于另一个配线图28，而在第二弯曲延伸部分26g，28g中，一个配线图26长于另一个配线图28，结果是两个配线图26，28的长度彼此相等。同样地，在第三弯曲延伸部分26i，28i中，即，一个配线图26短于另一个配线图28，而在第四弯曲延伸部分26k，28k中，一个配线图26长于另一个配线图28，结果是两个配线图26，28的长度彼此相等。
[0044]在基端弯曲延伸部分26c，28c中，即，一个配线图26长于另一个配线图28，而在末端弯曲延伸部分26m，28m中，一个配线图26短于另一个配线图28，结果是两个配线图26，28的长度彼此相等。同样在基端弯曲延伸部分26c，28c和末端弯曲延伸部分26m，28m中，两个配线图26，28彼此长度相等。
[0045]第一弯曲延伸部分26e，28e到第四弯曲延伸部分26k，28k的半圆形形状满足第二条件。即，第一弯曲延伸部分26e，28e，第二弯曲延伸部分26g，28g，第三弯曲延伸部分26i，28i和第四弯曲延伸部分26k，28k的弯曲形状是几何上精确的半圆形，并且它们的半径彼此相等。
[0046]在实施例中的每一个测试附加电路20中，两个信号端子24A，24B被放置在周缘14e的附近，并且两个平行的配线图26，28蜿蜒地从两个信号端子24A，24B延伸出来。因此，具有预定长度的配线图26，28的测试附加电路20能够在小面积的印刷电路板10的切割部分14A，14B，14C，14D中形成。因此，能够从单个预切割的印刷电路板10中制造出较大数量的单个印刷电路板12，并且能够减少单个印刷电路板12的生产成本。
[0047]作为参考，将与如图4中所示的测试附加电路66A，66B，66C，66D，66E对比，对本实施例中的测试附加电路20进行描述。在如图4所示的测试附加电路66A，66B，66C，66D，66E中，配线图是直线状的，因此需要较大的面积。因此，在图4中，测试附加电路66A，66B，66C，66D，66E被形成在图1中单个印刷电路板12被形成的部分中。因此，在图4中，通过形成测试附加电路66A，66B，66C，66D，66E取代单个印刷电路板62，使得能够从一个印刷电路板60切割出的单个印刷电路板62的数目减少。相反，在该实施例中，测试附加电路20在印刷电路板10的切割部分14A，14B，14C，14D中形成，因此，能够从一个印刷电路板10切割出的单个印刷电路板12的数目增加。
[0048]在测试附加电路20的形状如实施例中确定的情形中，硬盘驱动器的制造商能够在向印刷电路板12的制造商发出订单的同时向印刷电路板的制造商提供单个印刷电路板12的数据和测试附加电路20的数据。印刷电路板12的制造商能够将单个印刷电路板12格子状地放置在预切割的印刷电路板10中，确定优选用于管理印刷电路板12的质量的测试附加电路20的位置，并将测试附加电路20放置在确定的印刷电路板12的确定的切割部分14A，14B，14C，14D中。印刷电路板12的制造商可以根据诸如五点法或者九点法的公知方法确定测试附加电路20的位置。
[0049]控制号码被分配给在其中形成测试附加电路20的切割部分14A，14B，14C，14D。这使得即便是在切割部分14A，14B，14C，14D被从印刷电路板10切割出之后仍能够管理测试附加电路20将被形成的位置。
[0050]接下来，将对上述印刷电路板12的制造方法进行描述。图5是显示印刷电路板12的制造步骤的流程图。
[0051]在第一步骤(S1)中，许多单个印刷电路板12的配线图以及多个测试附加电路20的配线图被一同印刷在一个印刷电路板10上。如上所述，测试附加电路20的配线图具有在其中两个平行的配线图蜿蜒地延伸的形状。
[0052]在第二步骤(S2)中，单个印刷电路板12从一个印刷电路板10中被切割出来，以致获得许多单个印刷电路板12。
[0053]在第三步骤(S3)中，从单个印刷电路板12中切割出切割部分14以完成单个印刷电路板12。切割部分14A，14B，14C，14D保持未被切割以测量差分阻抗。
[0054]在第四步骤(S4)中，在切割部分14A，14B，14C，14D的测试附加电路20上执行测量差分阻抗的处理以检查印刷电路板12的质量。在差分阻抗的测量中，将测量设备连接到每个测试附加电路20的信号端子24A，24B，以及阻抗测量信号从测量设备发送到两个配线图26，28。统计地处理测试附加电路20的阻抗的测量结果，并且确定单个印刷电路板12是否满足质量标准。
[0055]在上述实施例中，在用于硬盘驱动器的印刷电路板12的切割部分14A，14B，14C，14D中形成测试附加电路20。然而，本发明不限于此。在另一个实施例中，在用于另一个目的的印刷电路板中存在小面积切割部分的情形中，可以在该切割部分中形成测试附加电路。
[0056]虽然已经描述了本发明的某些实施例，但是这些实施例仅仅是作为示例被呈现，并非为了限定本发明的保护范围。实际上，在这里描述的新颖的方法以及系统可以用各种其他形式具体化；此外，可以不背离本发明的精神以这里描述的方法以及系统的形式作出各种省略，替换以及改变。所附的权利要求以及它们的等效物是用来覆盖这样的将落入本发明的范围以及精神的形式或变形。

Claims (10)

1.一种印刷电路板，其特征在于，包括：
具有外形的产品部分；以及
被设置在所述产品部分的所述外形中的切割部分，所述切割部分被构造成在后面的制造步骤中被移除；
其中所述切割部分包括测试附加电路，所述测试附加电路包括两个信号端子以及分别从所述两个信号端子延伸出来的两个平行的配线图。
2.如权利要求1所述的印刷电路板，其特征在于，所述两个平行的配线图中的一个包括：
多个直线延伸部分，所述两个平行的配线图中的所述一个在所述多个直线延伸部分中直线延伸，以及；
被构造成连接相邻的两个所述直线延伸部分的多个弯曲延伸部分。
3.如权利要求2所述的印刷电路板，其特征在于，所述多个弯曲延伸部分包括偶数组所述弯曲延伸部分。
4.如权利要求3所述的印刷电路板，其特征在于，所述多个弯曲延伸部分中的一个是半圆形状。
5.如权利要求4所述的印刷电路板，其特征在于，所述测试附加电路进一步包括：
被设置在所述测试附加电路的基端侧并且从所述两个信号端子中的至少一个直线延伸出来的基端直线延伸部分；
在所述测试附加电路的末端侧上的末端直线延伸部分；
被构造成将所述基端直线延伸部分与所述直线延伸部分中的一个连接的基端弯曲延伸部分；以及
弯曲地延伸以将所述直线延伸部分中的另一个与所述末端直线延伸部分连接的末端弯曲延伸部分。
6.如权利要求5所述的印刷电路板，其特征在于，所述测试附加电路包括两个接地端子。
7.如权利要求6所述的印刷电路板，其特征在于，所述测试附加电路包括用于测量阻抗的测试附加电路。
8.如权利要求7所述的印刷电路板，其特征在于，
所述产品部分印刷电路板被放置在硬盘驱动器中；以及
所述切割部分用于避免与所述硬盘驱动器的发动机之间的干扰。
9.一种印刷电路板的制造方法，其特征在于，包括：
形成包括产品部分以及切割部分的印刷电路板，所述产品部分包括配线图并在印刷电路板中以外形形成，所述切割部分包括测试附加电路，所述测试附加电路具有延伸的两个平行的配线图；以及
从所述印刷电路板切割出所述切割部分以获得所述产品部分。
10.如权利要求9所述的方法，其特征在于，进一步包括：
通过使用所述测试附加电路在所述印刷电路板上执行质量检查。
CN2008101907720A 2007-12-25 2008-12-25 印刷电路板以及该印刷电路板的制造方法 Expired - Fee Related CN101472389B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-332932 2007-12-25
JP2007332932 2007-12-25
JP2007332932A JP4377939B2 (ja) 2007-12-25 2007-12-25 プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
CN101472389A true CN101472389A (zh) 2009-07-01
CN101472389B CN101472389B (zh) 2011-04-20

Family

ID=40787250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101907720A Expired - Fee Related CN101472389B (zh) 2007-12-25 2008-12-25 印刷电路板以及该印刷电路板的制造方法

Country Status (3)

Country Link
US (1) US20090159324A1 (zh)
JP (1) JP4377939B2 (zh)
CN (1) CN101472389B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480836A (zh) * 2010-11-30 2012-05-30 株式会社东芝 印刷线路板
CN109496061A (zh) * 2018-12-10 2019-03-19 浪潮(北京)电子信息产业有限公司 一种电路板的损坏判别方法和系统
CN111654969A (zh) * 2019-03-04 2020-09-11 广达电脑股份有限公司 高速电路及产生低干扰差分迹线的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018840B2 (ja) * 2009-07-27 2012-09-05 富士通株式会社 クーポン基板
US8366946B2 (en) * 2009-08-28 2013-02-05 United States Of America As Represented By The Secretary Of The Navy Frame for holding laminate during processing
US8371036B2 (en) * 2009-09-22 2013-02-12 Jason A. Lawrence Method and template for producing a tensile test coupon
JP5540772B2 (ja) * 2010-03-03 2014-07-02 日本電気株式会社 特性インピーダンス測定用テストクーポンおよびそれを有するプリント基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2002067638A1 (ja) * 2001-02-19 2004-06-24 ソニー株式会社 プリント配線板、多層プリント配線板、及び、多層プリント配線板の内層部における異物・ボイド検出方法
JP5034285B2 (ja) * 2006-03-23 2012-09-26 日本電気株式会社 多層配線基板及び特性インピーダンスの測定方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102480836A (zh) * 2010-11-30 2012-05-30 株式会社东芝 印刷线路板
CN109496061A (zh) * 2018-12-10 2019-03-19 浪潮(北京)电子信息产业有限公司 一种电路板的损坏判别方法和系统
CN111654969A (zh) * 2019-03-04 2020-09-11 广达电脑股份有限公司 高速电路及产生低干扰差分迹线的方法

Also Published As

Publication number Publication date
JP4377939B2 (ja) 2009-12-02
CN101472389B (zh) 2011-04-20
JP2009158601A (ja) 2009-07-16
US20090159324A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
CN101472389B (zh) 印刷电路板以及该印刷电路板的制造方法
CN103913641A (zh) 获取pcb材料介电常数的方法
CN108107339B (zh) 用于超高频rfid标签的芯片阻抗和灵敏度的测试方法
US20080048790A1 (en) Circuit Simulator Parameter Extraction Using a Configurable Ring Oscillator
US20140239994A1 (en) Concept for Extracting a Signal Being Exchanged Between a Device Under Test and an Automatic Test Equipment
CN105703847B (zh) 一种印刷电路板及电子终端
CN104142117A (zh) 用于测量印刷电路板中的层的厚度的方法及设备
US8622751B2 (en) Plug connector and multi-layer circuit board
TWI414791B (zh) 測試配置裝置、彈簧銷針及用以測試受測元件之方法
JPWO2011142079A1 (ja) 差動信号伝送線路、ｉｃパッケージおよびそれらの試験方法
TW201142864A (en) Tapped transmission line structure, test board, automated test equipment and method for providing signals to a plurality of devices
CN111970835A (zh) 一种差分过孔和制作差分过孔的方法、系统、设备及介质
Spägele et al. Radiated Emission of automotive communication bus systems caused by mode-conversion of common-mode chokes and in-line-connectors
CN110579508B (zh) 基材的属性一致性判别方法、基材及线路板
Wang et al. Investigation of impedance compensation in radio frequency circuits with bonding wire
CN109656770B (zh) 一种vpx总线的无源串行通道测试电路板
CN208314033U (zh) 应用于探针基座的绝缘件及其探针基座
KR101811352B1 (ko) 전자 부품 측정 장치
CN105471522B (zh) 一种基于统计数据和特征曲线的频率偏移校准方法
CN105492837A (zh) 电子测量、调节和校准仪器及其相应的生产方法
CN111539172B (zh) 一种还原链路真实性能的仿真测试方法
JP2007324511A (ja) 差動インピーダンス整合プリント配線板
JP2007036190A (ja) 製造方法およびプリント配線基板
CN219695360U (zh) 一种印刷电路板测试条的测试系统
Song et al. The Impact of the Connection Failure of Ground Solder Balls on Digital Signal Waveform

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420

Termination date: 20151225

EXPY Termination of patent right or utility model