CN101471667B - D/a转换电路 - Google Patents

Abstract

本发明提供一种D/A转换电路。在本发明的一种模式中，数字/模拟转换电路，包括：数字/模拟转换部，该数字/模拟转换部根据输入数字信号输出第一电流；和第一电流镜电路，该第一电流镜电路根据第一电流产生镜电流并输出镜电流作为模拟信号，该数字/模拟转换电路将数字信号转换为模拟信号，并且还包括：第二电流镜电路，该第二电流镜电路根据第一电流产生第一镜电流；以及第三电流镜电路，该第三电流镜电路被连接至基准电压，并且第一镜电流被输入至该第三电流镜电路，并且该第三电流镜电路根据第一镜电流，在数字/模拟转换部和第二电流镜电路之间产生等于第一电流的第二镜电流。

Description

D/A转换电路

技术领域

本发明涉及一种数字/模拟转换电路。

背景技术

图11是超宽带(UWB)接收器或者类似物的框图。首先，在带通滤波器BPF2的频带中选择通过天线1接收的信号，并且由低噪声放大器LNA 3放大信号。由正交解调部4解调放大的信号，并将放大的信号作为基带信号发送至低通滤波器LPF 5。在低通滤波器LPF 5移除高频分量之后，通过可变增益放大器VGA 6将信号放大至规定的信号水平。该可变增益放大器VGA 6根据天线1的信号接收强度调整增益。

因为在这种接收器或者类似物中使用的可变增益放大器VGA通常具有高增益，所以由于元件中的差异而发生大的偏移。特别是在UWB接收器中，当残留在VGA中出现的偏移时，通过通讯距离的下降或者以其它方式影响接收特性，所以必须移除偏移电压。一种移除偏移电压的方法利用了数字/模拟转换电路(在下文中，称其为“DAC”)。DAC是下述电路，即该电路将数字量转换为模拟量。DAC必须精确地输出与输入数字量相对应的模拟量。此外，DAC输出模式可以成为电流输出模式或者电压输出模式。

在下面，使用图12解释相关技术的电流输出DAC 10。DAC 10包括数字/模拟转换部20和电流镜电路30。

数字/模拟转换部20包括基准电流源21、多个开关S22至S29、以及NMOS晶体管MN21至MN29。根据输入DAC 10的数字代码接通和断开开关S22至S29。基准电流源21被连接在电源电压端子VDD(供给的电压VDD)和晶体管MN21之间，并且将恒流I4供给晶体管MN21。将晶体管MN22至MN29的漏极连接至开关S22至S29，将源极连接至接地端子GND，并且将栅极连接至基准电流源21。因此，晶体管MN22至MN29形成电流镜电路，该电流镜电路采用晶体管MN21作为输入晶体管。所以晶体管MN22至MN29流过与恒流I4对应的恒定源电流。

显示在开关S22至S29上的数字“×1”、“×2”、“×4”、……表示流过晶体管MN22的电流所乘以的因子。因此，晶体管MN23中的电流是晶体管MN22中流动的电流的2倍，并且晶体管MN24中的电流是晶体管MN22中流动的电流的4倍。这是通过调整晶体管的栅极宽度W达到的。同样，电流量的比率是输入数字代码的每位的数字权重。

电流镜电路30包括PMOS晶体管MP31和MP32。晶体管MP31和MP32形成将晶体管MP31作为输入晶体管使用的电流镜。因此根据在晶体管MP31中流动的电流I1从晶体管MP32输出电流镜电流I2。

将数字代码信号输入到DAC 10，并根据数字代码接通和断开数字/模拟转换部20的开关S22至S29。在此时，电流在连接至接通状态的开关的这些晶体管MN22至MN29中流动。如上所述，在连接到接通状态的开关的晶体管中流动在量上对应于数字代码的位的数字权重的电流。因此，从数字/模拟转换部20输出在连接至根据数字代码接通的那些开关的晶体管中流动的电流的总和。求和的电流是上述电流I1，并且从输出端子40输出对应于电流I1的镜电流I2作为DAC 10的输出模拟信号。

因此，通过下列等式表示图12中结点P处的电势。

[E1]

$V\left(P\right)=V_{\mathrm{DD}}-\sqrt{\frac{2I_{\mathrm{MP}31}{L}_{\mathrm{MP}31}}{K_P{W}_{\mathrm{MP}31}}}-V_{\mathrm{TP}}...\left(1\right)$

这里，等式(1)中的V(P)是结点P处的电势，VDD是电源电压，V_TP是PMOS晶体管阈值电压，I_MP31是晶体管MP31的源漏电流，K_P是PMOS晶体管的载流子迁移率(μ_p)和栅氧化物膜电容(Cox)，L_MP31是晶体管MP31的栅极长度，并且W_MP31是晶体管MP31的栅极宽度。

在等式(1)中，变量是I_MP31。这是因为电流I_MP31与电流I1相同，所以电流I_MP31根据输入数字代码变化。

此外，晶体管电流通常可以表示如下。

[E2]

$I_{\mathrm{DS}}=\frac{1}{2}K\frac{W}{L}{(V_{\mathrm{GS}}-V_T)}^2...\left(2\right)$

在这里，等式(2)中的I_DS是漏源电流，K是PMOS或者NMOS晶体管的载流子迁移率和栅氧化物膜电容的乘积，W是晶体管栅极宽度，L是晶体管栅极长度，V_GS是栅源电压，并且VT是晶体管阈值电压。但是，更严格地，等式(2)还应包括因子(1+λV_DS)，如下面的等式(3)所示。

[E3]

$I_{\mathrm{DS}}=\frac{1}{2}K\frac{W}{L}{(V_{\mathrm{GS}}-V_T)}^2(1+\mathrm{\λ}{V}_{\mathrm{DS}})...\left(3\right)$

由于此因子(1+λV_DS)，当在V_DS中存在波动时，电流I_DS也会发生变动。此波动被称为欧拉效应。

从等式(1)中可以看到，由于I_MP31(＝I1)结点P处的电势V(P)发生波动。在晶体管MN22至MN29中，电势V(P)中的波动变成等式(3)中的VDS的波动，从而IDS发生波动。因此破坏了用于输入数字代码的每位的数字权重的平衡，并且存在数字/模拟转换的线性恶化的问题。表示该线性的恶化的指标包括积分非线性(INL)和微分非线性(DNL)。

在日本专利申请特开No.2002-9623中，公开了具有改进电流镜电路的电流镜比率的精确度的目标的技术。但是，在日本专利申请特开No.2002-9623中，电路构造为在数字/模拟转换部(D/A转换部)和电流镜(CM)之间的结点处存在电压波动，并且由于上述的欧拉效应，存在数字/模拟转换的线性恶化的问题。

发明内容

本发明人已经发现如下问题。如上所述，在相关技术的DAC 10中，在电流镜电路30的输入晶体管中流动的电流I_MP31根据输入数字代码变化。由于电流中的此变化，在数字/模拟转换部20的输出点，即，在结点P处电势波动。由于数字/模拟转换部20包括的晶体管中的欧拉效应，此电势波动引起晶体管漏源电流IDS波动。由于该原因，破坏了从数字/模拟转换部20输出的电流中的用于每位的数字权重的平衡。结果，存在DAC 10数字/模拟转换的线性恶化的问题。在日本专利特开No.2002-9623中也出现类似的问题。

在本发明的模式下，数字/模拟转换电路，包括：数字/模拟转换部，该数字/模拟转换部输出对应于输入数字信号的第一电流；和第一电流镜电路，该第一电流镜电路产生对应于第一电流的镜电流并输出镜电流作为模拟信号，该数字模拟转换电路将数字信号转换为模拟信号，并且还包括：第二电流镜电路，该第二电流镜电路产生对应于第一电流的第一镜电流；以及第三电流镜电路，该第三电流镜电路连接至基准电压，并且第一镜电流被输入到该第三电流镜电路，并且该第三电流镜电路根据第一镜电流，在数字/模拟转换部和第二电流镜电路之间产生等于第一电流的第二镜电流。

依靠本发明的数字/模拟转换电路，能够在第三电流镜电路和数字/模拟转换部之间产生等于基准电压的电压。

在本发明的另一模式下，数字/模拟转换电路，包括：数字/模拟转换部，该数字/模拟转换部根据输入数字信号输出差分关系的第一电流和第二电流；以及第一和第四电流镜电路，该第一和第四电流镜电路根据第一和第二电流产生用于作为差分模拟信号输出的镜电流，数字/模拟转换电路将数字信号转换为模拟信号，并且进一步包括：第二电流镜电路，该第二电流镜电路根据第一电流产生第一镜电流；第三电流镜电路，该第三电流镜电路连接至基准电压，并且第一镜电流输入至该第三电流镜电路，并且该第三电流镜电路根据第一镜电流，在数字/模拟转换部和第二电流镜电路之间产生等于第一电流的第二镜电流；第五电流镜电路，该第五电流镜电路根据第二电流产生第三镜电流；以及第六电流镜电路，该第六电流镜电路连接至基准电压，并且第三镜电流输入到该第六电流镜电路，并且该第六电流镜电路根据第三镜电流，在数字/模拟转换部和第五电流镜电路之间产生等于第二电流的第四镜电流。

依靠本发明的数字/模拟转换电路，能够抑制数字/模拟转换的线性的恶化。

附图说明

从结合附图的以下特定示例性实施例的详述中，以上和其它示例性方面、优点和特征将更显而易见，其中：

图1示出第一示例性实施例的DAC电路的电路构造；

图2是第一示例性实施例的DAC电路的另一电路构造的示例；

图3是第一示例性实施例的DAC电路的另一电路构造的示例；

图4是第一示例性实施例的DAC电路的另一电路构造的示例；

图5是比较第一示例性实施例的DAC电路和相关技术的电路的特性的表；

图6示出了相关技术的DAC电路的电路构造；

图7示出了相关技术的DAC电路的电路构造；

图8是第一示例性实施例的DAC电路的另一电路构造的示例；

图9示出了第二示例性实施例的DAC电路的电路构造；

图10示出了另一示例性实施例的DAC电路的电路构造；

图11示出了UWB接收器的模块构造；和

图12示出了相关技术的DAC电路的电路构造。

具体实施方式

第一示例性实施例

在下文中，参照附图，详细说明本发明被应用到的第一示例性实施例。图1示出第一示例性实施例的数字/模拟转换电路100的构造的示例。

如图1中所示，数字/模拟转换电路100包括数字/模拟转换部120和输出级电流镜电流130。数字/模拟转换部120和输出级电流镜电流130在结点P连接。

根据数字代码的输入，数字/模拟转换部120将在量上对应于数字代码的电流输出至输出级电流镜电路130。在这里，假定了输入了8位的数字代码。数字/模拟转换部120包括基准电流源21、NMOS晶体管MN21至MN29，以及开关S22至S29。将基准电流源21连接在电源电压端子VDD(供给的电压VDD)和晶体管MN21之间，并且将恒流I4供给晶体管MN21。将晶体管MN21的漏极和栅极连接至基准电流源21，并且将源极连接至接地端子GND。

将开关S22至S29的每一个的一端连接至结点P，并将另一端连接至各晶体管MN22至MN29的漏极。根据输入数字代码接通和断开开关S22至S29。例如，当输入数字代码为“0”时，开关被断开，并且当数字代码为“1”时，开关被接通。更具体地，当输入数字代码的LSB(最低有效位)对应于开关S22，并且MSB(最高有效位)对应于开关S29时，根据MSB_FIRST模式下的数字代码“11000001”的输入，开关S22、S28、和S29被接通。

将晶体管MN22至MN29的漏极连接至开关S22至S29的另一端，将源极连接至接地端子GND，并且将栅极连接至基准电流源21。因此，晶体管MN22至MN29形成将晶体管MN21当作输入晶体管使用的电流镜电路。因此，当接通被连接的开关时，晶体管MN22至MN29通过对应于恒流I4的恒定源电流。

出现在晶体管MN22至MN29流动的电流路径上的数字“×1”、“×2”、……、“×64”、“×128”表示因子，即流过晶体管MN22至MN29的电流是晶体管MN22中的电流乘以该因子。因此，例如当开关S23接通时，晶体管MN23中流动的电流的量是当开关S22接通时晶体管MN22中流动的电流的量的2倍。类似地，当开关S29接通时，晶体管MN29中流动的电流的量是开关S22接通时晶体管MN22中流动的电流的量的128倍。电流量的比率对应于输入数字代码的数字权重。通过调整和设计各种晶体管的栅极宽度的比率获得电流比率。

输出级电流镜电路130包括PMOS晶体管MP31、MP32、MP33、和NMOS晶体管MN31、MN33。将晶体管MP31的源极连接至电源电压端子VDD，并将漏极和栅极连接至结点R。将晶体管MP32的源极连接至电源电压端子VDD，将漏极连接至输出端子40，并且将栅极连接至结点R。将晶体管MP33的源极连接至电源电压端子VDD，将漏极连接至结点S，并将栅极连接至结点R。将晶体管MN31的漏极连接至结点R，将源极连接至结点P，并且将栅极连接至结点S。将晶体管MN33的漏极和栅极连接至结点S，并且将源极连接至基准电压端子50。将基准电压Vref供给基准电压端子50。

晶体管MP32和MN33形成第一和第二电流镜电路，该电流镜电路采用晶体管MP31作为输入晶体管。晶体管MN31形成第三电流镜电路，该电流镜电路采用晶体管MN33作为输入晶体管。因此，当电流I1(第一电流)在晶体管MP31中流动时，对应于电流I1的镜电流I3(第二镜电流)在晶体管MP33中流动。类似地，对应于电流I1的镜电流I2(第一镜电流)在晶体管MP32中流动。从输出端子40输出作为DAC 100的输出电流的电流I2。

在这里，晶体管MP31、MP32、MP33的栅极宽度W和栅极长度L分别为W_MP31、L_MP31、W_MP32、L_MP32、W_MP33、L_MP33，并且晶体管MN31和MN33的栅极宽度W和栅极长度L分别为W_MN31、L_MN31、W_MP33、L_MP33。

在第一示例性实施例中，晶体管形成为使得比率W_MN31/L_MN31和W_MP32/L_MP32等于C。此外，晶体管形成为使得比率W_MN31/L_MN31和W_MP33/L_MP33等于C。在此时，在这些条件下，上述电流I1和I3之间的关系是I1/I3＝C。

在下文中解释了如上述构造的输出级电流镜电路130的电路操作。首先，将与输出数字代码相对应的电流从数字/模拟转换部120输出至结点P。该电流是上述电流I1。结果，对应于电流I1跨过晶体管MP31出现栅源电压Vgs_MP31。晶体管MP33和晶体管MP31形成电流镜电路，该电流镜电路具有作为输出晶体管的晶体管MP31。因此，与电流I1相对应的即，与栅极电压VDD-Vgs_MP31相对应的镜电流I3，在晶体管MP33的源极和漏极之间流动。如上所述，晶体管MP31和MP33的栅极宽度W和栅极长度L的比率是C，所以电流I3是I3＝I1/C。

晶体管MP33和晶体管MN33位于同一电流路径上，所以电流I3也在晶体管MN33中流动。对应于电流I3跨过晶体管MN33出现栅源电压Vgs_MN33。晶体管MN33和晶体管MN31形成电流镜电路，该电流镜电路具有作为输出晶体管的晶体管MN33。因此，与电流I3相对应的镜电流在晶体管MN31的漏极和源极之间流动。如上所述，晶体管MN33的栅极宽度W/栅极长度L比率是C，所以在此晶体管MN31中流动的镜电流等于在晶体管MP31中流动的电流I1。将电流I1供给数字/模拟转换部120。

根据电流I1确定电流I3，即，晶体管MP33的栅源电压，根据电流I3确定在晶体管MN31中流动的电流I1，即，晶体管MN33的栅源电压。从这些事实，可以看出晶体管MN33的栅源电压Vgs_MN33和晶体管MN31的栅源电压Vgs_MN31是相等的。这是由于下述事实获得的：晶体管MP31和MP33的栅极宽度比栅极长度L的比率以及晶体管MN31和MN33的栅极宽度W比栅极长度L的比率都等于C。

将晶体管MN33的源极连接至基准电压端子50。结果，晶体管MN33的源极电压是基准电压Vref。同样，对应于电流I3跨过晶体管MN33出现栅源电压Vgs_MN33。结果，结点S处的电势是Vgs_MN33+Vref。在这里，将晶体管MN31和MN33的栅极共同地连接至结点S。结果，晶体管MN31的栅极电压也是Vgs_MN33+Vref。因此，如上所述，晶体管MN31和MN33的栅源电压Vgs_MN31和Vgs_MN33相等，从而晶体管MN31的源极电压是Vref。即，结点P处的电压是Vref。

可以通过下述等式表示上述内容。在这里，晶体管MP31的栅极宽度是W_MP31并且栅极长度是L_MP31；晶体管MP33的栅极宽度是W_MP33并且栅极长度是L_MP33；晶体管MN31的栅极宽度是W_MN31并且栅极长度是L_MN31；并且晶体管MN33的栅极宽度是W_MN33并且栅极长度是L_MN33。在晶体管MP31、MP33、MN31、MN33中流动的电流是I_MP31、I_MP33、I_MN31、I_MN31。在这里，I1＝I_MP31＝I_MN31，并且I3＝I_MP33＝I_{MN 33}。结点R、S和P处的电势为V(R)、V(S)、V(P)。PMOS晶体管和NMOS晶体管的载流子迁移率μp、μn并且栅氧化物膜电容的乘积是K_P和K_N。PMOS晶体管和NMOS晶体管的阈值电压是V_TP和V_TN。

首先，因为晶体管MP31和MP33的栅极宽度W比栅极长度L的比率，以及晶体管MN31和MN33的栅极宽度W比栅极长度L的比率，都等于C，因此获得等式(4)。

[E4]

$\frac{W_{\mathrm{MP}31}/L_{\mathrm{MP}31}}{W_{\mathrm{MP}33}/L_{\mathrm{MP}33}}=\frac{W_{\mathrm{MN}31}/L_{\mathrm{MN}31}}{W_{\mathrm{MN}33}/L_{\mathrm{MN}33}}=C...\left(4\right)$

通过等式(5)和(6)给出了结点R和结点S处的电势。

[E5]

$V\left(R\right)=V_{\mathrm{DD}}-\sqrt{\frac{2I_{\mathrm{MP}31}{L}_{\mathrm{MP}31}}{K_P{W}_{\mathrm{MP}31}}}-V_{\mathrm{TP}}...\left(5\right)$

[E6]

$V\left(S\right)=V_{\mathrm{ref}}+\sqrt{\frac{2I_{\mathrm{MN}33}{L}_{\mathrm{MN}33}}{K_N{W}_{\mathrm{MN}33}}}+V_{\mathrm{TN}}...\left(6\right)$

从等式(4)和晶体管MP31和MP33以及晶体管MN31和MN33的电流镜构造，获得了等式(7)。

[E7]

$I_{\mathrm{MP}31}=\frac{W_{\mathrm{MP}31}/L_{\mathrm{MP}31}}{W_{\mathrm{MP}33}/L_{\mathrm{MP}33}}{I}_{\mathrm{MP}33}=\frac{W_{\mathrm{MN}31}/L_{\mathrm{MN}31}}{W_{\mathrm{MN}33}/L_{\mathrm{MN}33}}{I}_{\mathrm{MN}33}=I_{\mathrm{MN}31}...\left(7\right)$

晶体管MN31的栅极电压是结点S处的电势V(S)。因此，通过等式(8)，使用V(S)和V(P)，给出了晶体管MN31中的源漏电流I_MN31。

[E8]

$I_{\mathrm{MP}31}=\frac{1}{2}{K}_N\frac{W_{\mathrm{MN}31}}{L_{\mathrm{MN}31}}{(V\left(S\right)-V\left(P\right)-V_{\mathrm{TN}})}^2...\left(8\right)$

使用等式(6)和(7)重新整理等式(8)，获得等式(9)。

[E9]

V(P)＝V_ref…(9)

依靠上述第一示例性实施例的输出级电流镜电路130看到，结点P处的电势，即，数字/模拟转换部120的电流输出点的电势能够固定在Vref。这意味着即使当从数字/模拟转换部分输出的电流由于输入数字代码发生变化时，结点P处的电势不会发生变化。因此，能够解决相关技术的DAC 10中下述问题，即由于结点P处的电势中的波动所引起的欧拉效应导致数字/模拟转换部包括的晶体管的数字权重的平衡被破坏。并且，通过改变从基准电压端子50供给的Vref，结点P处的电压也能够发生变化。

能够将第一示例性实施例中的输出级电流镜电路130应用于所有的电流输出型DAC；依靠此输出级电流镜电路130，能够将数字/模拟转换部的电流输出点(结点P)处的电势固定在恒定值。下面描述了关于输出级电流镜电路130连接到的数字/模拟转换部的电路构造的变化的示例。

图2示出了具有分段电流型DAC的数字/模拟转换部121的DAC100。数字/模拟转换部121包括基准电流源21、MNOS晶体管MN21和MN40，以及开关S32至S39。将基准电流源21连接在电源电压端子VDD(供给的电压VDD)和晶体管MN21之间，并且将恒流I4供给晶体管MN21。将晶体管MN21的漏极和栅极连接至基准电流源21，并且将源极连接至接地端子GND。

开关S32至S39均包括三个端子，a、b和c；根据输入数字代码将端子a和端子b中的一个连接至端子c。例如，输入数字代码的LSB对应于开关S32并且MSB对应于开关S39时，根据数字代码“1100001”的输入，将开关S32、S38和S39的端子b连接至端子c，并且将其它开关的端子a连接至端子c。将开关S32至S39的端子a连接至供应基准电压Vref的基准电压端子51。因为将与基准电压端子50处相同的电压供给端子a是足够的，所以端子a可以被直接连接至基准电压端子50。将端子b连接至结点P。将端子c连接至晶体管MN40的漏极。

将晶体管MN40的漏极连接至开关S32至S39的端子c，将源极连接至接地端子GND，并且将栅极连接至基准电流源21。因此，晶体管MN40形成采用晶体管MN21作为输入晶体管的电流镜电路。因此，晶体管MN40通过对应于恒流I4的恒定源极电流作为镜电流。

在分段电流型DAC的数字/模拟转换部121中，作为电流源，单晶体管MN40产生输出至结点P的电流。因此，以各开关的接通电阻的比率产生在对应于输入数字代码的数字权重的开关中流动的电流量。例如，如果开关S32的接通电阻的电阻值是R，那么开关S33的电阻值是R/2，开关S34的电阻值是R/4，并且对于其它开关来说也是类似的。

当将每个开关的端子b和c的连接的状态切换为端子a和c的连接的状态时，提供基准电压Vref的基准电压端子51防止在除了被切换的开关之外的开关中流动的电流中的变化。例如，如果基准电压Vref没有通过该基准电压端子51提供到开关的端子a，当连接端子c和b的开关数量发生变化时，晶体管MN40试图通过如上所述的恒流，从而在连接端子c和b的开关中流动的电流发生变化。因此，分配给在每个开关中流动的电流量的数字权重发生变化，并且数字/模拟转换的线性恶化。因此，通过连接基准电压端子51，该基准电压端子51将与基准电压端子50和结点P相同的电压Vref提供到开关中的每一个的端子a，防止了数字/模拟转换的线性的恶化。

在这里，将具有诸如图1的数字/模拟转换部120的电路构造的DAC称为电流元型DAC，并且将具有诸如图2的数字/模拟转换部121的电路构造的DAC称为分段电流型DAC。分段电流型DAC要求在数字/模拟转换部中流动的少量电流，并因此它具有比电流元型DAC消耗较少电能的优点。但是，对于电流元型DAC来说，对数字/模拟转换部的电流输出点(结点P)的电压中的波动的线性的影响较大。因此，当与图2中一样，在分段电流型DAC中使用第一示例性实施例的输出级电流镜电路130时，能够固定结点P处的电压，并且所以存在改进数字/模拟转换的线性的更好的效果。

如图3中所示，DAC 100可以包括具有分段电流型和电流元型电路构造的数字/模拟转换部122。如图3中所示，数字/模拟转换部122包括基准电流源21、NMOS晶体管MN21和MN41至MN45，以及开关S32至S39。开关S32至S35和晶体管MN41形成分段电流型电路141，并且开关S36至S39和晶体管MN42至MN45形成电流元型电路142。NMOS晶体管MN41至MN45形成电流镜电路，同时将晶体管MN21作为输入晶体管。与图2类似，开关S32至S39每个均具有三个端子a、b和c，并且依赖于输入数字代码将端子a或者b中的一个连接至端子c。将端子a连接至基准电压端子51，并将端子b连接至结点P。即使当第一示例性实施例的输出级电流镜电流130被连接至具有分段电流型和电流元型电路构造的这种数字/模拟转换部时，也能够将电流输出点(结点P)处的电压固定在恒定值，并且能够改进DAC 100的数字/模拟转换部的线性。

下面是在数字/模拟转换部中组合分段电流型和电流元型构造的原因。分段电流型电路构造通过开关接通电阻分流输出电流，从而减少了电源消耗。另一方面，在电流元型电路构造中，电源消耗高，能够快速操作。通过组合这样不同类型的电流构造的，能够构造具有两种类型优点的电路。

此外，如图4的框图中所示，可以将多个数字/模拟转换部连接至结点P，如在123至125中。

图5的表示出了图3中所示的第一示例性实施例的DAC 100、图6中所示的相关技术的DAC 10，以及图7所示的DAC 11的DNL和INL特性的模拟结果。在这里，图7中所示的DAC 11包括下述构造，即将栅极接地电路(MNOS晶体管MN34)添加到图6的DAC 10。同样，电源电压VDD是1.14V。图3、图6和图7中所示的DAC都在数字/模拟转换部中组合了分段电流型和电流元型构造。使用图3已经给出了组合分段电流型和电流元型构造的这样的数字/模拟转换部的说明，并且在这里省略该说明。

如从图5中的表中可以看出的，在第一示例性实施例的DAC 100和相关技术的DAC 10中，对于DAC 100来说DNL和INL特性是较好的。这是因为，如上所述，固定了DAC 100的数字/模拟转换部的电流输出点(结点P)处的电压，并且抑制了欧拉效应。

在这里，图7中所示的DAC 11的输出级电流镜电路131具有下述电路构造，即在该电路构造中NMOS晶体管MN34被插在图6的输出级电流镜电路30的晶体管MP31和结点P之间。将晶体管MN34的栅极连接至电源电压端子，并且提供有电源电压VDD。在具有该电路构造的DAC 11中，通过电源电压VDD和晶体管MN34的栅源电压Vgs_MN34之间的差来确定结点P处的电势，并且能够充分地固定该电势。因此与DAC 100类似，没有恶化数字/模拟转换线性，并且认为能够获得带有比DAC 10更好的线性的DNL和INL特性。

但是，在图5的模拟结果中，与DAC 10相比特性被恶化。原因是，当将电源电压VDD设置为诸如1.14V的低电源电压时，当在电源电压VDD和电流输出点(结点P)之间插入栅极接地电路(晶体管MN34)时，电流输出点(结点P)处的电势进一步降低。在图7的电路中，在低电源电压的最坏情况下，从数字/模拟转换部的角度，电源电压表现为进一步降低，导致恶化特性。另一方面，在第一示例性实施例的DAC 100中，即使对于这样的降低的电源电压也能够优秀的DNL和INL特性，并且看出DAC 100适合于应用到在降低的电源电压下操作的设备。

图8是输出级电流镜电路的修改的示例。如图8中所示，在DAC100中，输出级电流镜电路132包括PMOS晶体管MP31、MP32、MP33和MP41，以及MNOS晶体管MN31和MN33。

PMOS晶体管MP41和MP32形成具有作为输入晶体管的晶体管MP41的电流镜电路。PMOS晶体管MP31和MP32形成具有作为输入晶体管的晶体管MP31的电流镜电路。NMOS晶体管MN31和MN33形成具有作为输入晶体管的晶体管MN33的电流镜电路。将晶体管MP32的漏极连接至输出端子40，并且在晶体管MP32中流动的镜电流是DAC 100的输出电流。

在这里，晶体管MP31、MP32、MN31、MN33的连接的构造与图1的输出级电流镜电路130的构造类似。在图1的电路构造中，晶体管MP31用作用于两个晶体管MP33和MP32的电流镜电路的输入晶体管，但是在图8的输出级电流镜电路132中，晶体管MP41被用作由晶体管MP33形成的电流镜电路的输入晶体管。但是，有必要控制使得与结点A处电压的相同电压供给连接至晶体管MP33的源极的电压端子Va。

第二示例性实施例

在下面，参考附图，详细解释了本发明应用到的第二示例性实施例。在第二示例性实施例中，在差分电流输出型DAC 200中使用第一示例性实施例的输出级电流镜电路130中的两个形成输出级电流镜电路230。被分配与第一示例性实施例中相同的符号的部分具有类似的构造并且因此省略了说明。

如图9中所示，数字/模拟转换电路200包括数字/模拟转换部122和输出级电流镜电路230。将数字/模拟转换部122和输出级电流镜电路230在结点P和结点Q处连接。

根据数字代码的输入，数字/模拟转换部122将在量上对应于数字代码的电流输出至输出级电流镜电路230。因为此数字/模拟转换部122的构造与图3中的数字/模拟转换部122的电流构造基本相同，所以省略了详细的说明。但是，与图3的不同之处在于输出级电流镜电路230与连接至结点P的开关的端子a和连接至结点Q的端子b相连接。因此，当通过某开关连接端子b和c时，与开关数字权重相对应的电流被输出至结点Q，并且没有被输出至结点P。与此相反，当通过某开关连接端子c和a时，与开关数字权重相对应的电流被输出至结点P，并且没有被输出至结点Q。以该方式，输出至结点P和结点Q的电流是差分关系。输出至结点P和结点Q的电流分别是在输出级电流镜电路230中流动的电流I1和I5。

输出级电流镜电路230包括PMOS晶体管MP31、MP32、MP33、MP35、MP36、MP37、和NMOS晶体管MN31、MN33、MN35、MN37。这里，晶体管MP31和MP35、晶体管MP32和MP36、晶体管MP33和MP37、晶体管MN31和MN35、以及晶体管MN33和MN37都是相同的尺寸。

将晶体管MP31的源极连接至电源电压端子VDD，并且将漏极和栅极连接至结点R。将晶体管MP32的源极连接至电源电压端子VDD，将漏极连接至输出端子40，并且将栅极连接至结点R。将晶体管MP33的源极连接至电源电压端子VDD，将漏极连接至结点S，并且将栅极连接至结点R。将晶体管MN31的漏极连接至结点R，将源极连接至结点P，并将栅极连接至结点S。将晶体管MN33的漏极和栅极连接至结点S，并将源极连接至基准电压端子50。将基准电压Vref供给基准电压端子50。

在这里，晶体管MP32和MP33形成电流镜电路，同时晶体管MP31作为输入晶体管。晶体管MN31形成电流镜电路，同时晶体管MN33作为输入晶体管。因此，电流I1在晶体管MP31中流动并且与电流I1相对应的镜电流I3在晶体管MP33中流动。类似地，与电流I1相对应的镜电流I2在晶体管MP32中流动。从输出端子40输出电流I2作为DAC 200的差分输出电流。

将晶体管MP35的源极连接至电源电压端子VDD，并且将漏极和栅极连接至结点T。将晶体管MP36的源极连接至电源电压端子VDD，将漏极连接至输出端子41，并且将栅极连接至结点T。将晶体管MP37的源极连接至电源电压端子VDD，将漏极连接至结点U，并且将栅极连接至结点T。将晶体管MN35的漏极连接至结点T，将源极连接至结点Q，并将栅极连接至结点U。将晶体管MN37的漏极和栅极连接至结点U，并将源极连接至基准电压端子50。

在这里，晶体管MP36和MP37形成电流镜电路，同时晶体管MP35作为输入晶体管。并且，晶体管MN35形成电流镜电路，同时晶体管MN37作为输入晶体管。因此，当电流I5在晶体管MP35中流动时，与电流I5相对应的镜电流I7在晶体管MP37中流动。类似地，与电流I5相对应的镜电流I6在晶体管MP36中流动。从输出端子41输出电流I6作为DAC 200的差分输出电流b。

第二示例性实施例的包括晶体管MP31、MP32、MP33、MN31、MN33的电路和包括晶体管MP35、MP36、MP37、MN35、MN37的电路的构造与第一示例性实施例的输出级电流镜电路130的构造相似。因此，与第一示例性实施例相似，即使当在电流I1的和I5中存在变化，该电流I1的和I5是来自于数字/模拟转换部122的输出电流时，将结点P和Q处的电势固定在基准电压Vref并且不发生变化。因此，在相关技术的DAC 10中的问题，即由于数字/模拟转换部的电流输出点(结点P和Q)处的电势的波动产生的欧拉效应，导致数字/模拟转换部包括的晶体管的位的数字权重的平衡被破坏的问题，也能够在第二示例性实施例的电流构造中解决。

在诸如图11中所示的UWB接收器等的可变增益放大器(VGA)中，经常使用差分信号。由于在利用差分信号的VGA中在处理差分信号的不同部分的元件中出现相对误差，导致存在下述问题，即对于差分信号的不同部分，元件的操作点可能移动。该操作点中的移动表现为VGA偏移。当VGA增益较高，并且从VGA输出的信号中的偏移也被放大，则对接收器的接收特性存在很大的影响。接收特性的恶化具体地表现为，通讯距离等的恶化。所以，在UWB无线通讯中，必须将接收器等中的偏移保持得尽可能小。因此，为了尽可能地减小VGA中处理差分信号的不同部分的元件中的相对误差，并减少接收特性的恶化，用于高精确度偏移补偿的DAC是必要的。

如上所述，在第二示例性实施例的DAC中，抑制了由于欧拉效应导致的结点P和Q处电势中的波动，并且精确地放大并输出来自于差分电流输出型模拟/转换部的输出电流。因此，因为VGA使用第二示例性实施例的DAC，所以减少了已经成为相关技术中的问题的在处理差分信号的不同部分的元件中的相对误差，并且减少了接收特性的恶化。

第二示例性实施例中被连接至输出级电流镜电路230的数字/模拟转换部可以具有电流元型构造，与图2的输出级电流镜电路121一样，并且，数字/模拟转换部可以具有分段电流型构造。同样，提供基准电压Vref的端子可以分离，并且分别连接至晶体管MN33和MN37的源极。

本发明并不限于上述示例性实施例，并且可以在不偏离本发明主旨的情况下进行适当的修改。例如，可以采用下述DAC电路300，该DAC电路300具有包括NMOS晶体管MN51、MN52、MN53和PMOS晶体管MP51、MP53的输出级电流镜电流150，如图10中所示。该DAC电路300的输出级电流镜电路150具有下述电路构造，该电路构造颠倒了图1的输出级电流镜电路130中的晶体管的导电类型以及电源电压和接地电压之间的关系。连接至该输出级电流镜电路150的数字/模拟转换部126必须具有将正电流供给输出级电流镜电路150的电路构造。

此外，在上述示例性实施例的任何一个中，可以用PNP型双极晶体管代替PMOS晶体管，并且可以用NPN型双极晶体管代替NMOS晶体管。同样，上述数字/模拟转换部被构造为用于8位输入数字代码，但是能够应用于N位(N是大于或者等于1的整数)。

能够结合第一和第二示例性实施例作为本技术中的普通技术人员需要的一个。

虽然按照若干示例性实施例已经描述了本发明，但是本领域中技术人员将了解可以在本发明的权利要求的范围和精神内使用各种修改来实践本发明并且本发明并不限于上述示例。

此外，权利要求的范围不限于上述示例性实施例。

此外，应注意申请人的意图是包围所有权利要求项的等价物，即使在后面的审查期间进行了修改。

Claims (14)

1.一种数字/模拟转换电路，包括： 

数字/模拟转换部，所述数字/模拟转换部根据输入数字信号输出第一电流至一结点；和 

第一电流镜电路，所述第一电流镜电路根据所述第一电流产生镜电流并且输出所述镜电流作为模拟信号， 

所述数字/模拟转换电路将数字信号转换为模拟信号，并且还包括： 

第二电流镜电路，所述第二电流镜电路根据所述第一电流产生第一镜电流；和 

第三电流镜电路，所述第三电流镜电路连接至基准电压，并且所述第一镜电流被输入到所述第三电流镜电路，并且所述第三电流镜电路根据所述第一镜电流，在所述数字/模拟转换部和所述第二电流镜电路之间产生等于所述第一电流的第二镜电流， 

其中，所述第三电流镜电路的输入侧晶体管被连接至所述基准电压，并且所述第三电流镜电路的输出侧晶体管被连接至所述结点。 

2.根据权利要求1所述的数字/模拟转换电路，其中，将单个晶体管用作所述第一电流镜电路的输入侧晶体管和所述第二电流镜电路的输入侧晶体管。 

3.根据权利要求1所述的数字/模拟转换电路，其中，所述第二电流镜电路的镜电流的电流比率和所述第三电流镜电路的镜电流的电流比率相同。 

4.根据权利要求1所述的数字/模拟转换电路，其中，所述第一和第二电流镜电路的晶体管的导电类型，与所述第三电流镜电路的晶体管的导电类型不同。 

5.根据权利要求1所述的数字/模拟转换电路，其中，所述第一至第三电流镜电路的晶体管是MOS型晶体管或者双极型晶体管。 

6.根据权利要求1所述的数字/模拟转换电路，其中，所述数字/模拟转换部被构造为电流元型电路，或者分段电流型电路，或者结合了电流元型电路和分段电流型电路的电路。 

7.一种数字/模拟转换电路，包括： 

数字/模拟转换部，所述数字/模拟转换部根据输入数字信号输出处于差分关系的第一电流和第二电流，所述第一电流输出到第一结点，并且所述第二电流输出到第二结点；和 

第一和第四电流镜电路，所述第一和第四电流镜电路根据第一和第二电流产生镜电流用于作为差分模拟信号输出， 

所述数字/模拟转换电路将数字信号转换为模拟信号，并且还包括： 

第二电流镜电路，所述第二电流镜电路根据所述第一电流产生第一镜电流； 

第三电流镜电路，所述第三电流镜电路被连接至基准电压，并且所述第一镜电流被输入到所述第三电流镜电路，并且所述第三电流镜电路根据所述第一镜电流，在所述数字/模拟转换部和所述第二电流镜电路之间产生等于所述第一电流的第二镜电流； 

第五电流镜电路，所述第五电流镜电路根据所述第二电流产生第三镜电流；和 

第六电流镜电路，所述第六电流镜电路被连接至所述基准电压，并且所述第三镜电流被输入到所述第六电流镜电路，并且所述第六电流镜电路根据所述第三镜电流，在所述数字/模拟转换部和所述第五电流镜电路之间产生等于所述第二电流的第四镜电流， 

其中，所述第三电流镜电路的输入侧晶体管被连接至所述基准电压，并且所述第三电流镜电路的输出侧晶体管被连接至所述第一结点；并且 

所述第六电流镜电路的输入侧晶体管被连接至所述基准电压，并且所述第六电流镜电路的输出侧晶体管被连接至所述第二结点。 

8.根据权利要求7所述的数字/模拟转换电路，其中，将单个晶体管用作所述第一电流镜电路的输入侧晶体管和所述第二电流镜电路的输入侧晶体管。 

9.根据权利要求7所述的数字/模拟转换电路，其中，所述第三和第六电流镜电路的输入侧晶体管被连接至提供所述基准电压的相同端子。 

10.根据权利要求7所述的数字/模拟转换电路，其中，所述第三和第六电流镜电路的输入侧晶体管分别被连接至提供所述基准电压的第一和第二端子。 

11.根据权利要求7所述的数字/模拟转换电路，其中，所述第二电流镜电路的镜电流的电流比率与所述第三电流镜电路的镜电流的电流比率相同，并且所述第五电流镜电路的镜电流的电流比率与所述第六电路镜电路的镜电流的电流比率相同。 

12.根据权利要求7所述的数字/模拟转换电路，其中，所述第一、第二、第四、和第五电流镜电路的晶体管的导电类型，与所述第三和第六电流镜电路的晶体管的导电类型不同。 

13.根据权利要求7所述的数字/模拟转换电路，其中，所述第一至第六电路镜电路的晶体管是MOS型晶体管或者双极型晶体管。 

14.根据权利要求7所述的数字/模拟转换电路，其中，所述数字/模拟转换部被构造为电流元型电路，或者分段电流型电路，或者结合了电流元型电路和分段电流型电路的电路。 

Images