CN101465405A

CN101465405A - 半导体器件

Info

Publication number: CN101465405A
Application number: CNA2008101762859A
Authority: CN
Inventors: 金明洙
Original assignee: Dongbu Electronics Co Ltd
Current assignee: DB HiTek Co Ltd
Priority date: 2007-12-21
Filing date: 2008-11-21
Publication date: 2009-06-24
Anticipated expiration: 2028-11-21
Also published as: CN101465405B; TW200929628A; US20090159986A1; KR20090067708A; KR100954910B1; US7994414B2

Abstract

本发明公开一种可以采用热电概念运行的半导体器件。根据本发明的实施例，该半导体器件可以包括：在衬底上由金属材料线所形成的源极/漏极导体；由第二金属材料线所形成的第一栅极导体；以及由第三金属材料线所形成的第二栅极导体，其中将第一栅极导体设置为临近位于源极/漏极导体一端的源极/漏极导体的第一部分，并且将第二栅极导体设置为临近位于源极/漏极导体的另一端的源极/漏极导体的第二部分，并与第一栅极导体间隔设置。通过将电流施加至第一栅极导体和第二栅极导体，可将电流从源极/漏极导体的一端提供至源极/漏极导体的另一端。本发明可简化半导体器件的制造工艺，并在无注入层的条件下实现高集成度，以抑制其性能下降。

Description

半导体器件

相关申请的交叉引用

本申请主张于2007年12月21日提交的韩国专利申请No.10-2007-0135459的优先权，在此通过参考将该申请的全部内容并入本申请中。

技术领域

本发明涉及一种半导体器件。

背景技术

随着半导体器件高集成度工艺的进步，MOS晶体管的栅/源/漏电极的尺寸在减小，使得沟道长度在减小。当沟道长度减小时，将产生短沟道效应(SCE)和逆向短沟道效应(RSCE)，从而难于控制晶体管的阈值电压(threshold voltage)。

此外，具有高集成度的半导体器件需要较高的驱动电压，由于漏极的电势梯度状态(potential gradient state)，使得由源极注入的电子剧烈加速，并且在漏极附近产生热载流子(hot carriers)。在现有技术中采用轻度掺杂的漏极(LDD)以改善半导体器件的结构易损性。

图1示出了根据现有技术的具有LDD结构的半导体器件的剖视图。

参见图1，通过器件隔离层限定衬底10的有源区，并且对栅极绝缘膜12和多晶硅材料组成的栅电极13进行图案化。

然后，将离子注入栅电极13两侧的有源区以形成LDD区14。在栅电极13的侧面处形成由二氧化硅(SiO₂)材料组成的侧壁间隔件18。

侧壁间隔件18可以与氮化硅(SiN)材料的间隔件15一起形成，其中侧壁间隔件18用于减轻层间压力并且提高间隔件15和栅电极13之间的粘合力。

最终，可以将离子注入间隔件15两侧的有源区以形成源极区16和漏极区17。

当形成间隔件15和侧壁间隔件18时，需要进行沉积、蚀刻以及清洗工艺，导致工序复杂并且增加了制造时间和成本。

此外，因为用于形成间隔件15的沉积工艺须在长时间高温下进行，使得注入LDD区14的离子发生散布(distribution)，这将会恶化器件的性能。

也就是说，当形成LDD区14时，经由形成间隔件15时的热处理工艺，会将诸如B和BF等此类离子，注入并扩散至沟道区的边缘。

因此，将LDD区14延伸至位于栅电极13边缘以下的半导体衬底中。如果发生了LDD区14和栅电极13的重叠，将会增加栅极-漏极的重叠电容(overlap capacitance)并且增加RC延迟，使得包括运行速度在内的半导体器件的电学性能下降。

由于半导体器件包括诸如源极区、漏极区以及LDD区等注入层，因此限制了半导体器件尺寸的最小化。此外，有些工艺中还存在着问题，并且器件运行可靠性的提高也受到限制。

发明内容

本发明的实施例提供一种半导体器件，能够简化工艺，并且在不采用注入层的条件下实现高集成度。

根据本发明的实施例，提供一种半导体器件，利用热电性能来进行器件的运行。

根据本发明的实施例的半导体器件可以包括：在衬底上的由金属材料线形成的源极/漏极导体；由第二金属材料线形成的第一栅极导体；以及由第三金属材料线形成的第二栅极导体，其中将第一栅极导体设置为临近位于源极/漏极导体一端的源极/漏极导体的第一部分，并且将第二栅极导体设置为临近位于源极/漏极导体另一端的该源极/漏极导体的第二部分，且该第二栅极导体与第一栅极导体间隔设置。

本发明的实施例可以简化半导体器件的制造工艺，并且在不采用注入层的条件下实现高集成度，从而抑制了由热处理工艺和注入层结构所导致的半导体器件的性能下降。

附图说明

图1为示出根据现有技术的具有LDD结构的半导体器件的剖视图。

图2为示出热电器件的结构示意图，用于说明根据本发明的实施例的半导体器件的运行原理。

图3为示出根据本发明的第一实施例的半导体器件的形态的透视图。

图4为示出根据本发明的第二实施例的半导体器件的形态的透视图。

具体实施方式

下文将结合随附附图描述根据本发明的半导体器件的实施例。

图2为热电器件的结构示意图，用于说明根据本发明的实施例的半导体器件的运行原理。

根据本发明的实施例，其目标(subject)半导体器件可以在热电效应原理下运行，其中所述热电效应包括塞贝克效应(Seebect effect)和珀耳帖效应(Peltier effect)。因此，通过能量直接转化模式，对根据本发明的实施例的半导体器件应用了热现象和电现象之间的相互转化。

塞贝克效应是涉及这样一种情形：当金属棒的两侧产生温差时，金属内部会产生电场。处于温度较高一侧的电子的平均速度快于处于温度较低一侧的电子的平均速度，使得较多的电子通量(electron flux)从温度较高一侧转移至温度较低一侧更大。因此，电子在温度较低一侧积聚以产生电场，其结果是在温度较低一侧具有较低的电势。

珀耳帖效应是与塞贝克效应相反的物理现象，涉及由施加于金属棒其它区域的电流差值所引发的温度差。

图2(a)和图2(b)示出了目标(subject)半导体器件的实施例的运行原理。如图2所示的器件包括第一金属体20或30、第二金属体23或33、第一连接件22或32以及第二连接件21或31，其中该第一连接件22或32将该第一金属体20或30的一端连接至该第二金属体23或33，以及该第二连接件21或31将该第一金属体20或30的另一端连接至该第二金属体23或33。

通常，在热电器件中，第一连接件22和32为p型导体，并且第二连接件21和31为n型导体。

首先，参见图2(a)，当将电流施加于第一金属体20时，正电荷载流子流经第一连接件22，并且负电荷载流子流经第二连接件21，从而使第一金属体20和第二金属体23之间的电流流通。

通过这种运行，所移动的电荷将热量从第二金属体23传递至第一金属体20，使得第二金属体23冷却。

换句话说，将电流施加至第一金属体20以使其作为散热器(heat sink)。

如图2(a)所示的器件使用基于珀耳帖现象的热电冷却原理。

参见图2(b)，当将热量施加至第二金属体33时，第二金属体33用作热源，并且第一金属体用作散热器。

因此，正电荷载流子流经第一连接件32，并且使负电荷载流子流经第二连接件31，从而使第一金属体30和第二金属体33之间的电流流通。

随着电流的流通，在第二金属体33处会产生电动势(electromotiveforce)，并且可以将电流提供至与第二金属体33相连接的电路。

如图2(b)所示的器件使用热电功率产生原理。

因此，可以提供一种半导体器件，其使用上述热电冷却原理和热电功率产生原理。

图3为示出根据本发明的第一实施例的半导体器件100的形态的透视图。

参见图3，半导体器件100可以包括衬底150、绝缘层110、第一栅极导体130、第二栅极导体120以及源极/漏极导体140。

在一实施例中，半导体衬底150可以为单晶硅衬底。可以在半导体衬底150上形成绝缘层110，并且可以在绝缘层110中形成第一栅极导体130、第二栅极导体120以及源极/漏极导体140。

可以将源极/漏极导体140、第一栅极导体130以及第二栅极导体120设置成由金属材料构成的线状形式。

根据本发明的实施例，可将第一栅极导体130置于源极/漏极导体140的一个侧端A，并且可将第二栅极导体120置于源极/漏极导体140的另一个侧端B。

在一实施例中，可以使第一栅极导体130和第二栅极导体120分别形成“n”型的弯曲线状形式。

通过采用弯曲线状形式，可使半导体器件100的面积最小化。

在特定实施例中，可以采用不同温度常数和/或不同尺寸的材料分别形成第一栅极导体130和第二栅极导体120。例如，所形成的线的整体长度、厚度或宽度可以不同。

在特定实施例中，源极/漏极导体140可以形成由金属材料构成的直线。可以平行排列第一栅极导体130和第二栅极导体120并且彼此分隔一定的距离C。可以将平行排列的第一栅极导体130和第二栅极导体120设置为与源极/漏极导体140有一预定间隔。因此，源极/漏极导体140、第一栅极导体130以及第二栅极导体120可以沿同一水平面排列。

第一栅极导体130和第二栅极导体120可以用作栅电极。可将靠近第一栅极导体130处的源极/漏极导体140的A部分用作源电极，并且可将靠近第二栅极导体120处的源极/漏极导体140的B部分用作漏电极。

在一实施例中，第一栅极导体130、第二栅极导体120以及源极/漏极导体140可以由相同的材料形成。在另一实施例中，至少一种导体也可以由不同的材料形成。

根据本发明的实施例，可以通过任何合适的工艺在绝缘层110中形成第一栅极导体130、第二栅极导体120以及源极/漏极导体140。例如，可以在衬底150上形成绝缘层110，并且可以进行光刻(photolithography)工艺以定义导体区。然后，可以实施蚀刻工艺和导体埋设工艺(conductor buryingprocess)，以便能够形成第一栅极导体130、第二栅极导体120以及源极/漏极导体140。

在运行中，可以为第一栅极导体130和第二栅极导体120提供电流。所施加的电流可以相同，也可以不同。可以采用单电路(single circuit)以将电流提供至第一栅极导体130和第二栅极导体120。在另一实施例中，可以采用不同的电路以将电流分别提供至第一栅极导体130和第二栅极导体120。

当将电流施加至第一栅极导体130和第二栅极导体120时，将热电子对(thermal electron pairs)提供至第一栅极导体130和第二栅极导体120，以根据热电冷却原理将第一栅极导体130和第二栅极导体120用作热源(如图2(a)所示的第二金属体23)。

这种情形通过结合图2(a)所描述的原理而发生。也就是说，通过电流的应用会影响第一栅极导体130和第二栅极导体120的温度。

此时，不同的热电效应由下列要素中的一个或多个来实现：1)第一栅极导体130和第二栅极导体120可以采用不同温度常数的材料形成；2)第一栅极导体130的尺寸和第二栅极导体120的尺寸可以不同；3)可以对第一栅极导体130和第二栅极导体120提供不同的电流；以及4)可以采用不同的方式来调整介于栅极导体120、130和源极/漏极导体140之间的间隔。

因此，在源极/漏极导体140的A部分和B部分之间可以产生温度差。从而，可以根据结合图2(b)而描述的热能产生原理将电流例如从A部分提供至B部分。

于此，为了将电流从源极/漏极导体140的A部分提供至B部分，可以使A部分的温度高于B部分的温度。在一实施例中，为了使A部分具有较高的温度，第一栅极导体130的尺寸可以大于第二栅极导体120的尺寸。在另一实施例中，施加至第一栅极导体130的电流可以强于施加至第二栅极导体120的电流。在又一实施例中，用于第一栅极导体130的材料的温度常数可以大于用于第二栅极导体120的材料的温度常数。在其它实施例中，可以采用上述各要素的结合。

因此，为了运行目标半导体器件，可以通过将电流施加至第一栅极导体130和第二栅极导体120来控制源极/漏极导体140的电流。

从而，根据本发明的实施例的半导体器件可以通过单线型电极来实现源极和漏极，而不用形成在现有技术中所需的单独的注入层。

在下文中，将结合随附附图描述根据本发明的第二实施例的半导体器件。

图4为示出根据本发明的第二实施例的半导体器件200的形态的透视图。

参见图4，根据本发明的第二实施例的半导体器件200包括源极/漏极导体240、第一栅极导体230、第二栅极导体220、衬底250、第一绝缘层210以及第二绝缘层260。

本发明第二实施例的半导体器件的运行原理与本发明第一实施例的半导体器件的运行原理相同，都采用热电能量产生原理和热电冷却原理。因此，下文中省略了重复描述的部分。

根据本发明的第二实施例的半导体器件200可以具有与根据本发明的第一实施例相同的运行原理和配置。然而，对于第二实施例而言，可以在第一绝缘层210中形成第一栅极导体230，而在第二绝缘层260中形成第二栅极导体220。此外，如图4所示，可将第一栅极导体230和第二栅极导体220以正交方式排列。

根据本发明的实施例，出于对绝缘层210和260的热传递的考虑，第一栅极导体230和第二栅极导体220可以位于具有不同热转移常数的绝缘层中。

因此，对于根据本发明第二实施例的半导体器件200而言，除了在根据本发明的第一施例中所描述的栅极导体120和130的运行条件之外，通过采用不同的绝缘层及相关条件可以更精确地控制源极/漏极导体240的电流。

根据特定实施例，第一绝缘层210的厚度d1可以等于源极/漏极导体240的厚度d2与源极/漏极导体240和第一栅极导体230之间的间隔距离之和。这样，源极/漏极导体240可以由第一绝缘层210覆盖，以达到等于源极/漏极导体240和第一栅极导体230之间的间隔的厚度。

第二绝缘层260的厚度(宽度)d3可以等于或大于第二栅极导体220的厚度(宽度)d4。

第二绝缘层260可以被形成为覆盖第一绝缘层210的整个表面。

在特定实施例中，绝缘层210和绝缘层260之一或者两者都可以由导体材料形成。在这种实施例中，优选使所述绝缘层具有非常大的阻抗，以用作绝缘器。例如，绝缘层可被形成为约为20nm的厚度。在特定实施例中，该厚度可大约在10nm到20nm之间。

根据本发明的实施例，可以制造具有新概念的半导体器件，该半导体器件以完全不同于现有技术的原理和结构来运行。

此外，对于本发明的实施例而言，其半导体器件不需要注入层，这样就能够大幅度地降低半导体器件的尺寸，并且实现半导体器件的高集成度。

此外，本发明的实施例可以简化半导体器件的制造工艺，并且抑制了由热处理工艺和注入层结构所导致的半导体器件的性能下降。

说明书中所涉及的“一实施例”、“实施例”、“示例性实施例”等，其含义是结合实施例描述的特定特征、结构、或特性均包括在本发明的至少一个实施例中。说明书中出现于各处的这些短语并不一定都涉及同一个实施例。此外，当结合任何实施例描述特定特征、结构或特性时，都认为其落在本领域技术人员结合其它实施例就可以实现这些特征、结构或特性的范围内。

尽管对实施例的描述中结合了其中多个示例性实施例，但可以理解的是本领域技术人员完全可以推导出许多其它变化和实施例，并落入本公开内容的原理的精神和范围之内。尤其是，可以在该公开、附图和所附权利要求的范围内对组件和/或附件组合设置中的排列进行多种变化和改进。除组件和/或排列的变化和改进之外，其它可选择的应用对于本领域技术人员而言也是显而易见的。

Claims

1.一种半导体器件，包括：

源极/漏极导体，在衬底上由金属材料线形成；

第一栅极导体，由第二金属材料线形成，其中将该第一栅极导体设置为临近位于该源极/漏极导体一端的该源极/漏极导体的第一部分；以及

第二栅极导体，由第三金属材料线形成，其中将该第二栅极导体设置为临近位于该源极/漏极导体的另一端的该源极/漏极导体的第二部分。

2.根据权利要求1所述的半导体器件，其中将该第一栅极导体和该第二栅极导体沿该源极/漏极导体的同一侧以彼此间隔的方式设置。

3.根据权利要求1所述的半导体器件，其中将该第一栅极导体和该第二栅极导体以正交方式排列在该源极/漏极导体附近。

4.根据权利要求3所述的半导体器件，其中将该第一栅极导体设置在该源极/漏极导体的同一水平面上；以及其中将该第二栅极导体设置在该源极/漏极导体的同一垂直面上。

5.根据权利要求4所述的半导体器件，其中该第二栅极导体与该源极/漏极导体上表面相间隔的距离大约等于该第一栅极导体与该源极/漏极导体侧表面相间隔的距离。

6.根据权利要求4所述的半导体器件，进一步包括：第一绝缘层，其中形成有该第一栅极导体和该源极/漏极导体；以及第二绝缘层，位于该第一栅极导体和该源极/漏极导体上，并且在该第二绝缘层中形成有该第二栅极导体。

7.根据权利要求6所述的半导体器件，其中该第一绝缘层和该第二绝缘层包括不同材料。

8.根据权利要求6所述的半导体器件，其中该第一绝缘层和该第二绝缘层中的至少之一包括具有热传递常数的材料。

9.根据权利要求6所述的半导体器件，其中该第二绝缘层的厚度等于或大于该第二栅极导体的厚度。

10.根据权利要求1所述的半导体器件，其中将该源极/漏极导体排列成直线，并且将该第一栅极导体和该第二栅极导体中的至少之一排列成“n”型的弯曲线。

11.根据权利要求1所述的半导体器件，其中将该第一栅极导体连接至该第二栅极导体的同一电源，使得经由相同的电路而对该第一栅极导体和该第二栅极导体提供相同的电流。

12.根据权利要求1所述的半导体器件，其中将该第一栅极导体连接至与该第二栅极导体不同的电源，使得经由不同的电路而对该第一栅极导体和该第二栅极导体提供不同的电流。

13.根据权利要求1所述的半导体器件，其中将该源极/漏极导体、该第一栅极导体以及该第二栅极导体平行排列于单一绝缘层上。

14.根据权利要求13所述的半导体器件，其中该单一绝缘层包括具有热传递常数的材料。

15.根据权利要求13所述的半导体器件，其中该单一绝缘层由厚度大约在10nm到20nm之间的导体形成。

16.根据权利要求1所述的半导体器件，其中该第一栅极导体和该第二栅极导体由具有不同温度常数的材料形成，使得该第一栅极导体具有与该第二栅极导体不同的温度常数。

17.根据权利要求1所述的半导体器件，其中该第一栅极导体和该第二栅极导体形成为不同的尺寸。

18.根据权利要求1所述的半导体器件，其中所形成的该第一栅极导体和该第二栅极导体以不同的间距与该源极/漏极导体相间隔。