CN101461138A - 频率合成器 - Google Patents

频率合成器 Download PDF

Info

Publication number
CN101461138A
CN101461138A CNA200680054939XA CN200680054939A CN101461138A CN 101461138 A CN101461138 A CN 101461138A CN A200680054939X A CNA200680054939X A CN A200680054939XA CN 200680054939 A CN200680054939 A CN 200680054939A CN 101461138 A CN101461138 A CN 101461138A
Authority
CN
China
Prior art keywords
frequency
detector
signal
applicable
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200680054939XA
Other languages
English (en)
Inventor
R·鲍尔
F·西金格
T·施米德特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN101461138A publication Critical patent/CN101461138A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种频率合成器，它包括提供所述频率合成器的输出信号的可调谐振荡器(23)，以及采样相位检测器(6)，所述采样相位检测器接收来自所述振荡器(23)的输出信号和接收参考信号，并提供表示输出信号和参考信号之间的相差的相差信号，所述相差信号控制所述振荡器(23)的频率。所述振荡器(23)的频率另外还通过来自频率检测器(3)的频差信号来控制，所述频差信号表示输出信号与参考信号之间的频差。

Description

频率合成器
发明领域
本发明涉及用于无线通信设备的频率合成器，尤其涉及使用锁相环(PLL)电路的频率合成器。
发明背景
已知可通过数字相位频率检测器实现这种锁相环，其中逻辑电路被用来比较输出和参考信号。这种相位-频率检测器可以被设计成在检测到它的输入信号之一的向上零交叉(zero crossing)时开始输出脉冲，并且在检测到另一输入信号的向上零交叉瞬变(transition)时停止输出脉冲。这样，如果输入信号的频率不一致，则获取输出信号，其脉冲具有可变的宽度和间隔。如果输入信号的频率一致，则输出信号是一系列脉冲，其频率等于输入信号的频率，并且其脉冲宽度对应于输入信号之间的相差。如果输出和参考信号的相位相等，则脉冲宽度为0。因而可检测到的相位相等的精度受限于所用逻辑电路的瞬变时间。
尤其当输出信号的频率高于最大频率时，这可由传统数字相位-频率检测器电路来处理，该不利之处变得相关。为了能通过所述传统相位-频率检测器来控制这种输出信号，必须在振荡器的输出和相位-频率检测器的对应输入之间提供分频器，以通过因子N将振荡器的输出信号的频率划分成对相位-频率检测器来说低到足以处理的频率。根据现有技术的发展水平，该频率最大为200到300MHz。为了获得相位-频率检测器的输出信号脉冲，在所述相位-频率检测器的输入信号之间必须存在最小相差
Figure A200680054939D0006161301QIETU
，该最小相差
Figure A200680054939D0006161301QIETU
对应于高输出频率处的相差N
Figure A200680054939D0006161301QIETU
。因此，振荡器输出信号的相位可在达到振荡器输出信号的若干周期的实际范围中变化，而所述相位-频率检测器不能检测并校准所述相位。这些效应增大了基于传统相位-频率检测器的锁相环中输出信号的相位噪声。
小相位变化的无校准能力(non-correctability)以及由此导致的相位噪声增加的问题没有出现在所谓的采样相位检测器中。它们的操作原理基于在预定的、非常短的时间间隔期间周期性地对振荡器输出信号进行采样，所述时间间隔对应于参考信号的某一相位，以及对因而获得的采样值求平均。平均值偏离0越多，采样时间相对于振荡器输出信号的零交叉移动越远。通过控制采样相位检测器的输出为0，采样相位检测器可进入锁定状态，在该锁定状态中，输出及参考信号的相位被非常紧密地耦合。
采样相位检测器的一个重要特征是不仅能够在振荡器输出频率与参考频率一致的情况下锁定，而且能够在振荡器输出频率是参考频率的任意谐波的情况下锁定。一方面，由于允许控制振荡器输出频率，所述振荡器输出频率可能远高于采样频率，以及尤其如果采样相位检测器通常利用SRD(阶跃恢复二极管)形成，则振荡器输出频率可位于微波频率范围中，而不需要数字分频器，因此这是有利的。另一方面，这也暗示了振荡器的锁定频率没有被明确定义。采样相位检测器将把振荡器调谐到参考频率的任意谐波，这恰好最接近于振荡器的当前输入频率。为了确保采样相位检测器锁定到参考频率的期望谐波上，必须通过所述调谐振荡器的设计或通过其周边电路来确保其输出频率总是足够接近所述期望谐波。
这种设计通常易受所采用的组件的公差变化(tolerance variation)影响。此外，存在着锁相环锁定到接近所述振荡器频率的噪声信号的风险。锁定到错误的频率通常不会被检测到。
因此，一种改进的频率合成器将是有利的，尤其是可在大频率范围内调谐的频率合成器。
发明概述
因此，本发明优选地寻求减轻、缓解或消除上面单独或以任意组合的方式提到的一种或多种不利之处。
根据本发明的第一方面，提供了一种如权利要求1所要求保护的频率合成器。
根据本发明的第一个方面，所述频率合成器包括可调谐振荡器，所述可调谐振荡器由锁相环控制以便提供输出信号，其相位和频率与参考信号具有预定关系。
频率合成器包括可调谐振荡器和采样相位检测器，所述可调谐振荡器适用于提供频率合成器的输出信号，所述采样相位检测器适用于接收来自所述振荡器的输出信号和接收参考信号。采样相位检测器进一步适用于提供相差信号来控制振荡器，所述相差信号表示输出信号和参考信号之间的相差。振荡器适用于通过来自频率检测器的频差信号来控制其频率，所述频差信号表示输出信号与参考信号之间的频差。
优选地，为了将两个不同信号组合成可调谐振荡器的控制信号，提供了一种加法器，它接收所述两个不同信号，并提供和信号(sum signal)来控制振荡器的频率。
为了防止采样相位检测器和频率检测器的控制影响在振荡器处在某一状态(其中合成器的输出信号的频率远离适用于参考信号的频率的值)下彼此干扰，所述频率检测器优选地被提供有锁定检测器(lock detector)电路，来检测所述频差是否变为0，并且采样相位检测器适用于只有当锁定检测器电路检测到频差为0时才参与控制振荡器的频率。
尤其可在采样相位检测器的下游侧使用放大器来获得采样相位检测器的这种限制效果，其放大率通过锁定检测电路来控制。在这种组合中，当频率检测器还没有锁定时，采样相位检测器自由地正常运行，以使得在频差被检测为0的瞬时，来自采样相位检测器的有用信号已经可用。
为了根据参考信号来产生输出信号，所述输出信号的频率高于参考信号的频率，尤其为了在微波范围内的频率处产生输出信号，优选地提供第一分频器，频率检测器通过第一分频器接收输出信号。为了获得高分频比，第一分频器可分若干级形成。
第二分频器允许获得参考信号和输出信号的频率之间的分数有理数比率，其中频率检测器通过第二分频器接收参考信号。
在频率合成器被锁定到期望频率时，为了防止采样相位检测器和频率检测器的控制影响彼此干扰，采样相位检测器可以被设计成对输出信号和参考信号的相位漂移远离(driftingapart)，比频率检测器的反应更迅速。
在采样相位检测器和频率检测器均包括滤波器以用于分别对相差信号和频差信号进行滤波的情况，这种不同的反应速度可以通过采样相位检测器的滤波器来实现，采样相位检测器的滤波器具有比频率检测器的滤波器的带宽更高的带宽。
根据本发明的第二方面，提供了一种如权利要求9要求保护的无线电发射机。
根据本发明的第二方面，所述无线电发射机包括频率合成器，所述频率合成器包括可调谐的振荡器，其适用于提供频率合成器的输出信号；采样相位检测器，其适用于接收来自振荡器的输出信号和接收参考信号。采样相位检测器进一步适用于提供相差信号来控制振荡器，所述相差信号表示输出信号和参考信号之间的相差。振荡器适用于通过来自频率检测器的频差信号来控制其频率，所述频差信号表示输出信号和参考信号之间的频差。
根据本发明的第三方面，提供了一种如权利要求17要求保护的无线电接收机。
根据本发明的第三方面，所述无线电接收机包括频率合成器，所述频率合成器包括可调谐的振荡器，其适用于提供频率合成器的输出信号；采样相位检测器，适用于接收来自振荡器的输出信号和接收参考信号。采样相位检测器进一步适用于提供相差信号来控制振荡器，所述相差信号表示输出信号和参考信号之间的相差。振荡器适用于通过来自频率检测器的频差信号来控制其频率，所述频差信号表示输出信号和参考信号之间的频差。
根据本发明的第四方面，提供了一种如权利要求25要求保护的操作频率合成器的方法。
根据本发明的第四方面，操作无线通信单元中的频率合成器的方法包括步骤：通过可调谐振荡器产生频率合成器的输出信号，以及通过采样相位检测器和频率检测器来接收输出信号。采样相位检测器和频率检测器还接收参考信号。采样相位检测器提供相差信号，所述相差信号表示输出信号和参考信号之间的相差；并且频率检测器提供频差信号，所述频差信号表示输出信号和参考信号之间的频差。在最后的步骤中，振荡器的相位和频率通过从采样相位检测器接收的相差信号以及从频率检测器接收的频差信号来控制。
本发明的其它特征如所附权利要求中要求的。
本发明有益地考虑到提供可调谐的频率合成器，其在可以包括参考频率的若干谐波的大频率范围内可调谐，并且其能够以很少的相位噪声锁定到这些谐波中的期望谐波。本发明能够有益地实施在无线通信设备的发射及接收部分中。它既能够用于固定无线电系统中，又能够用于移动无线电设备中。
附图简述
根据参照附图的本发明的下列实施方式描述中，将会更加充分地理解本发明，其中：
图1是根据本发明的频率合成器的框图；
图2是可用于图1的频率合成器中的采样相位检测器的示意电路图；以及
图3是可用于频率合成器中的频率检测器的示意电路图。
本发明实施例的描述
下面将在频率合成器的上下文中讨论本发明。然而，应理解，本发明并不局限于此，而是可应用于任意无线通信设备中，无论固定还是移动的(在所述通信设备的发射或接收部分中使用上述频率合成器)并且可用于操作这种频率合成器的方法中。
在图1的框图中，参考信号源被标记为1。源1不被认为是频率合成器的一部分，并且可以是任意类型的。参考信号经由信号分配器(signal divider)2而加到频率检测器块3的参考输入4，以及最终经由放大器5加到相位检测器块6的参考输入7。
频率检测器块3包括可编程的分频器8、9、相位-频率检测器10、锁定检测电路11、环路滤波器12和输出放大器13。分频器8的输入直接连接到参考输入4，分频器9的输入连接到反馈输入14。分频器8、9被设计成数字计数器，并提供参考信号和施加到反馈输入14的反馈信号给相位-频率检测器10，所述分频器8、9分别通过编程因子R或N来分频。
相位-频率检测器同样在多个实施例中是已知的，这样为了本发明，相位-频率检测器10的操作将仅基于示意图3进行简要描述。
相位-频率检测器10包括两个D触发器(flip-flop)15、16，其D输入D1、D2恒定保持在逻辑电平1上。触发器15的触发输入IN1连接到分频器8的输出，触发器16的触发输入IN2连接到分频器9的输出。假设触发器15、16都分别通过触发输入IN1和IN2处的信号的上升侧(rising flank)来触发，以分别存储出现在其数据输入D1、D2处的逻辑电平，以及分别在数据输出Q1、Q2处对其进行输出。触发器15、16的数据输出Q1、Q2经由AND门17反馈到两个触发器15、16的归零输入(clear input)CLR1、CLR2。这里表示成FET18、19的两个开关串联在正电源电压V+和负电源电压V-之间。所述两个开关18、19之间的节点形成相位-频率检测器10的输出20。FET18的控制输入经由反相器21连接到触发器15的数据输出Q1，FET19的控制输入直接连接到触发器16的数据输出Q2。
总之，两个触发器15、16能够呈现3种稳态，即：
Q1＝Q2＝0：在这种状态下，FET18、19都是非导通的(non conductive)，并且输出20是高阻抗的(highly resistive)；
Q1＝1，Q2＝0：FET 18是导通的，FET19是非导通的，并且电荷从V+流到输出20；以及
Q1＝0，Q2＝1：FET 18是非导通的，FET19是导通的，并且电荷从输出20流到V-。
状态Q1＝Q2＝1通过AND门17而被排除。
如果假设触发器15、16在输入IN1处的参考信号的频率高于在输入IN2处的反馈信号的频率，这意味着触发器15与触发器16相比被更频繁地触发，因此，平均来说FET 18比FET 19的导通时间更长。相反地，如果输入IN1处的频率低于输入IN2处的频率，则FET 19的导通时间更长。
如果输入IN1、IN2处的频率一致，则相位-频率检测器10在输出20处以与输入处的频率类似的频率提供电流脉冲，脉冲的持续时间和符号取决于输入IN1、IN2处的信号的相位关系。
如果预定数量的具有相同符号或宽度而不超过预定限度的连续电流脉冲在输出端20被输出，则锁定检测电路11能够通过检测频率一致来利用这种效果。
环路滤波器12包括积分器，最简单的情况下是电容器，其对来自相位-频率检测器10的输出20的电流进行积分，并输出与该积分成比例的电压电平；以及最后，低通滤波器，具有低于输入IN1、IN2处的信号的频率的限制频率以便抑制所述积分的余振(residual oscillation)。
环路滤波器12输出的经滤波的积分通过加法器22来控制压控振荡器23。通过信号分配器24，振荡器23所产生的振荡到达频率合成器的输出25和分频器9的输入。
图2示意性地示出相位检测器块6的上游部分的结构。阶跃恢复二极管28通过来自源1由放大器5放大的参考振荡来供电。当所述参考振荡的电流方向变成二极管28的阻塞(blocking)方向时，后者非常迅速地中断电流，由此产生的电压脉冲通过电容器29传递到两个二极管30、31，这两个二极管串联连接并通过放大器26由在端子32、33处的压控振荡器23的振荡来供电。由阶跃恢复二极管28所产生的电压脉冲使振荡器23的振荡的采样值出现在二极管30、31之间的交叉节点(junction node)34处，所述阶跃恢复二极管在二极管30、31的传输方向上极化。
再次参考图1，节点34连接到放大器35的输入，放大器35由锁定检测电路11控制，以便仅当同时在频率检测器块3处检测到频率锁定状态时才放大节点34处的采样值。放大器35的输出通过第二环路滤波器36被加到加法器22的第二输入，从而被叠加在施加于压控振荡器23的控制信号上。环路滤波器36包括低通滤波器，其频率上限高于第一环路滤波器12的频率上限。
当频率检测器块3没有锁定时，频率合成器的行为专门由频率检测器块3来控制。
当频率被锁定并且分频器9的分频比率N是分频器8的分频比率R的整数倍时，采样相位检测器块6每N/R周期对振荡器23的输出信号采样一次，并且每次采样的采样相位相同。因此，相位检测器块6的输出信号对应于采样相位处振荡器23的输出信号的电平。通过将相位检测器块6的输出信号叠加到加法器22中的压控振荡器23的输入电平上，振荡器23略微失谐(detuned)，这样其输出信号的相位相对于参考信号的相位发生漂移，直到到达一种稳态。对此所需的相移可明显大于2π，其对应于分频器9的输出信号的相移2π/N。在近似100或大于100的分频比率N的实际相关值处，这意味着通过使用相位检测器块6，输出信号的相位能够以比仅使用频率检测器块3时更高的精度来控制，以及另一方面，在频率检测器块3已经锁定之后，由相位检测器块6所引起的输出信号的相移很小，以致其不会被频率检测器块3检测为频率锁定的损失。
在本发明另一种实施例中，公开了一种用于无线通信中的无线电发射机。该无线电发射机包括频率合成器，所述频率合成器包括可调谐振荡器23，其提供频率合成器的输出信号。频率合成器进一步包括采样相位检测器6，其接收来自振荡器23的输出信号和接收参考信号，并提供相差信号来控制振荡器，所述相差信号表示输出信号和参考信号之间的相差。振荡器23的频率另外通过来自频率检测器3的频差信号来控制，其表示输出信号和参考信号之间的频差。
所述无线电发射机的可替代实施例包括如上面结合频率合成器的实施例所讨论的可选特征以及实施方式。
在本发明的另一种实施例中，公开了一种用于无线通信的无线电接收机。所述无线电接收机包括频率合成器，所述频率合成器包括可调谐振荡器23，其提供频率合成器的输出信号。所述频率合成器进一步包括采样相位检测器6，其接收来自振荡器23的输出信号和接收参考信号，并提供相差信号来控制振荡器，所述相差信号表示输出信号与参考信号之间的相差。振荡器23的频率另外通过来自频率检测器3的频差信号来控制，所述频差信号表示输出信号与参考信号之间的频差。
所述无线电发射机的可替代实施例包括如上面结合频率合成器的实施例所讨论的可选特征以及实施方式。

Claims (27)

1、一种频率合成器，包括：可调谐振荡器(23)，适用于提供所述频率合成器的输出信号；采样相位检测器(6)，适用于接收来自所述振荡器(23)的输出信号和接收参考信号，并且适用于提供相差信号来控制所述振荡器，所述相差信号表示输出信号和参考信号之间的相差；其中所述振荡器(23)适用于通过来自频率检测器(3)的频差信号来控制其频率，所述频差信号表示输出信号与参考信号之间的频差。
2、根据权利要求1所述的频率合成器，包括加法器(22)，适用于接收相差信号和频差信号，并且适用于提供和信号来控制所述振荡器(23)的频率和相位。
3、根据权利要求1或2所述的频率合成器，其中所述频率检测器(3)包括锁定检测电路(11)，用于检测频差变为0；并且所述采样相位检测器(6)，适用于仅当所述锁定检测电路(11)检测到频差为0时，控制振荡器(23)的频率。
4、根据权利要求3所述的频率合成器，其中所述采样相位检测器(6)包括放大器(35)，其增益可通过所述锁定检测电路(11)来控制。
5、根据前述权利要求之一所述的频率合成器，其中所述频率检测器(3)适用于通过第一分频器(9)来接收输出信号。
6、根据前述权利要求之一所述的频率合成器，其中所述频率检测器(3)适用于通过第二分频器(8)来接收参考信号。
7、根据前述权利要求之一所述的频率合成器，其中所述采样相位检测器(6)适用于对输出信号和参考信号的相位漂移远离，比所述频率检测器(3)反应更迅速。
8、根据前述权利要求之一所述的频率合成器，其中所述采样相位检测器(6)和所述频率检测器(3)均包括滤波器(12，36)，以用于分别对相差信号和频差信号进行滤波，其中所述采样相位检测器(6)的滤波器(36)具有比所述频率检测器(3)的滤波器(12)更高的频率上限。
9、一种无线电发射机，包括频率合成器，所述频率合成器包括可调谐的振荡器(23)，适用于提供所述频率合成器的输出信号；采样相位检测器(6)，适用于接收来自振荡器(23)的输出信号和接收参考信号，并且适用于提供相差信号来控制振荡器，所述相差信号表示输出信号和参考信号之间的相差；其中所述振荡器(23)适用于通过来自频率检测器(3)的频差信号来控制其频率，所述频差信号表示输出信号和参考信号之间的频差。
10、根据权利要求9所述的无线电发射机，其中所述频率合成器包括加法器(22)，适用于接收两个不同信号并且适用于提供和信号来控制所述振荡器(23)的频率和相位。
11、根据权利要求9或10所述的无线电发射机，其中所述频率检测器(3)包括锁定检测电路(11)，用于检测频差变为0；并且所述采样相位检测器(6)，适用于仅当所述锁定检测电路(11)检测到频差为0时，控制振荡器(23)的频率。
12、根据权利要求11所述的无线电发射机，其中所述采样相位检测器(6)包括放大器(35)，其增益可通过所述锁定检测电路(11)来控制。
13、根据权利要求9到12之一所述的无线电发射机，其中所述频率检测器(3)适用于通过第一分频器(9)接收输出信号。
14、根据权利要求9到13之一所述的无线电发射机，其中所述频率检测器(3)适用于通过第二分频器(8)接收参考信号。
15、根据权利要求9到14之一所述的无线电发射机，其中所述采样相位检测器(6)适用于对输出信号和参考信号的相位漂移远离，比所述频率检测器(3)反应更迅速。
16、根据权利要求9到15之一所述的无线电发射机，其中所述采样相位检测器(6)和所述频率检测器(3)均包括滤波器(12，36)，以用于分别对相差信号和频差信号进行滤波，其中所述采样相位检测器(6)的滤波器(36)具有比所述频率检测器(3)的滤波器(12)更高的频率上限。
17、一种无线电接收机，包括频率合成器，所述频率合成器包括可调谐的振荡器(23)，其适用于提供所述频率合成器的输出信号；采样相位检测器(6)，适用于接收来自振荡器(23)的输出信号和接收参考信号，并且适用于提供相差信号来控制所述振荡器，所述相差信号表示输出信号和参考信号之间的相差；其中所述振荡器(23)适用于通过来自频率检测器(3)的频差信号来控制其频率，所述频差信号表示输出信号和参考信号之间的频差。
18、根据权利要求17所述的无线电接收机，其中所述频率合成器包括加法器(22)，适用于接收两个不同信号并且适用于提供和信号来控制所述振荡器(23)的频率和相位。
19、根据权利要求17或18所述的无线电接收机，其中所述频率检测器(3)包括锁定检测电路(11)，用于检测频差变为0；并且所述采样相位检测器(6)，适用于仅当所述锁定检测电路(11)检测到频差为0时，控制振荡器(23)的频率。
20、根据权利要求19所述的无线电接收机，其中所述采样相位检测器(6)包括放大器(35)，其增益可通过所述锁定检测电路(11)来控制。
21、根据权利要求17到20之一所述的无线电接收机，其中所述频率检测器(3)适用于通过第一分频器(9)接收输出信号。
22、根据权利要求17到21之一所述的无线电接收机，其中所述频率检测器(3)适用于通过第二分频器(8)接收参考信号。
23、根据权利要求17到22之一的无线电接收机，其中所述采样相位检测器(6)适用于对输出信号和参考信号的相位漂移远离，比所述频率检测器(3)反应更迅速。
24、根据权利要求17到23之一所述的无线电接收机，其中所述采样相位检测器(6)和所述频率检测器(3)均包括滤波器(12，36)，以用于分别对相差信号和频差信号进行滤波，其中所述采样相位检测器(6)的滤波器(36)具有比所述频率检测器(3)的滤波器(12)更高的频率上限。
25、一种操作无线通信单元中的频率合成器的方法，包括步骤：
通过可调谐振荡器(23)产生所述频率合成器的输出信号；
通过采样相位检测器(6)和频率检测器(3)接收输出信号；
通过所述采样相位检测器(6)和所述频率检测器(3)接收参考信号；
提供相差信号，所述相差信号表示输出信号和参考信号之间的相差；
提供频差信号，所述频差信号表示输出信号和参考信号之间的频差；
通过从所述采样相位检测器接收的相差信号以及从所述频率检测器(3)接收的频差信号来控制振荡器(23)的相位和频率。
26、根据权利要求25所述的方法，包括把相差信号和频差信号相加，以及提供和信号来控制振荡器(23)的频率和相位。
27、根据权利要求25或26所述的方法，包括：
通过频率检测器(3)的锁定检测电路(11)来检测频差变为0；以及
仅当所述锁定检测电路(11)检测到频差为0时，通过所述采样相位检测器(6)来控制振荡器(23)的频率。
CNA200680054939XA 2006-06-14 2006-06-14 频率合成器 Pending CN101461138A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2006/063226 WO2007144023A1 (en) 2006-06-14 2006-06-14 Frequency synthesizer

Publications (1)

Publication Number Publication Date
CN101461138A true CN101461138A (zh) 2009-06-17

Family

ID=37668396

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200680054939XA Pending CN101461138A (zh) 2006-06-14 2006-06-14 频率合成器

Country Status (4)

Country Link
US (1) US20110171913A1 (zh)
EP (1) EP2027653A1 (zh)
CN (1) CN101461138A (zh)
WO (1) WO2007144023A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958710A (zh) * 2009-07-13 2011-01-26 瑞萨电子株式会社 锁相环电路和通信装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024042446A (ja) * 2022-09-15 2024-03-28 キオクシア株式会社 半導体集積回路、半導体集積回路の制御方法、及び回路システム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4023116A (en) * 1976-07-08 1977-05-10 Fairchild Camera And Instrument Corporation Phase-locked loop frequency synthesizer
JPH01125024A (ja) 1987-11-09 1989-05-17 Mitsubishi Electric Corp 位相比較器
JPH06112817A (ja) * 1992-09-25 1994-04-22 Fujitsu Ltd Ｐｌｌ 周波数シンセサイザ回路
TW337054B (en) * 1995-09-28 1998-07-21 Toshiba Co Ltd Horizontal synchronous signal oscillation circuit
JP3308846B2 (ja) * 1997-03-14 2002-07-29 株式会社東芝 位相同期回路及び記録再生装置
JP3176331B2 (ja) * 1997-10-15 2001-06-18 山形日本電気株式会社 Ｐｌｌ回路
US6249189B1 (en) * 1998-08-05 2001-06-19 National Science Council Of Republic Of China Frequency synthesizer accomplished by using multiphase reference signal source
SE517967C2 (sv) * 2000-03-23 2002-08-06 Ericsson Telefon Ab L M System och förfarande för klocksignalgenerering
US6552618B2 (en) * 2000-12-13 2003-04-22 Agere Systems Inc. VCO gain self-calibration for low voltage phase lock-loop applications
WO2004004126A1 (en) * 2002-06-28 2004-01-08 Advanced Micro Devices, Inc. Phase-locked loop with automatic frequency tuning
JP4076391B2 (ja) * 2002-07-30 2008-04-16 山洋電気株式会社 周期性信号制御装置及び周波数検出装置
TWI239718B (en) * 2004-01-29 2005-09-11 Mediatek Inc Phase lock loop with higher resolution
TWI237119B (en) * 2004-04-15 2005-08-01 Mediatek Inc Phase locked loop, adaptive frequency detector and related method thereof
US7042253B2 (en) * 2004-05-24 2006-05-09 Industrial Technology Research Institute (Itri) Self-calibrating, fast-locking frequency synthesizer
US7439816B1 (en) * 2005-09-28 2008-10-21 Cypress Semiconductor Corporation Phase-locked loop fast lock circuit and method
US7728675B1 (en) * 2006-03-31 2010-06-01 Cypress Semiconductor Corporation Fast lock circuit for a phase lock loop
JP4357538B2 (ja) * 2007-03-07 2009-11-04 株式会社日立製作所 半導体集積回路装置
US7764094B1 (en) * 2007-03-28 2010-07-27 Marvell International Ltd. Clocking technique of multi-modulus divider for generating constant minimum on-time

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958710A (zh) * 2009-07-13 2011-01-26 瑞萨电子株式会社 锁相环电路和通信装置
CN101958710B (zh) * 2009-07-13 2014-09-24 瑞萨电子株式会社 锁相环电路和通信装置

Also Published As

Publication number Publication date
WO2007144023A1 (en) 2007-12-21
EP2027653A1 (en) 2009-02-25
US20110171913A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
CN101262225B (zh) 锁相环频率合成器
EP1216508B1 (en) Pll loop filter with switched-capacitor resistor
KR100884170B1 (ko) 위상동기루프용 디지털 위상 검출기
US8238508B2 (en) Clock extraction device with digital phase lock, requiring no external control
CN101753142B (zh) 时间数字转换器及全数字锁相环
CN100521597C (zh) 时钟数据恢复电路
EP0369628A2 (en) Phase locked loop for clock extraction in gigabit rate data communication links
CN103959653A (zh) 具有增强的捕获的模拟锁相环
WO2016203460A2 (en) Ultra low phase noise frequency synthesizer
CN102611440B (zh) 基于门控振荡器的超高速突发模式时钟恢复电路
US6900675B2 (en) All digital PLL trimming circuit
CN102394647B (zh) 间歇式铷原子钟微波频率综合器
US20070285082A1 (en) Lock Detecting Circuit, Lock Detecting Method
US7054403B2 (en) Phase-Locked Loop
US20030185329A1 (en) Phase detector and method for a shortening phase-error-correction pulse
CN101461138A (zh) 频率合成器
CN107682007B (zh) 基于双环路的快锁定低抖动的时钟数据恢复电路
CN112994687B (zh) 一种参考时钟信号注入锁相环电路及消除失调方法
GB2539113A (en) Electronic tuning system
CN101567689A (zh) 一种基于等效鉴相频率的锁相环
CN201022190Y (zh) 一种锁相环电路
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
US20090085672A1 (en) Frequency synthesizer
CN116366055A (zh) 锁相环和射频通信装置
US20140035632A1 (en) Phase-locked loop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090617