CN101453201B - 一种启动重置电路及其相关方法 - Google Patents

Abstract

一种启动重置电路，其中包含一数据触发器及一时钟信号产生器。该数据触发器包含有一数据输入端D、一时钟致能输入端CK及一数据输出端Q。其中，该数据输入端D与该时钟致能输入端CK分别与来自于该时钟信号产生器的两不同相位X及Y耦接，而该数据输出端Q则用以输出一启动重置信号RESET。

Description

一种启动重置电路及其相关方法

技术领域

本发明涉及一种启动重置电路，特别是涉及适用于低电压系统的启动重置电路。

背景技术

在现今的电子装置中，为了能使电路能正常运作，通常会发送一启动重置信号(RESET)给所有必须要作重置的电路组件以确立有正确的初始值，进而能正确地运作执行。

然而，目前已知的启动重置电路，利用一比较器来将一参考电压与IC内部的电压源V_dd进行比较。该参考电压可由一能隙电压产生器(bandgapvoltage generator)来产生。关于能隙电压产生器的结构与功能已为此领域的技术人员所已知，故不再另赘述于此。图1示出了已知的启动重置电路100。如图1所示，已知的启动重置电路100包含一比较器102及一能隙电压产生器104。一旦电路启动时，该比较器102比较该电压源V_dd以及来自该能隙电压产生器104的一参考电压V_ref以输出一启动重置信号。其中，在电路启动初期，该电压源V_dd会持续上升，而该参考电压V_ref维持不变。若是电压源V_dd仍低于该参考电压V_ref，则会将该启动重置信号(RESET)设为逻辑1(亦即高电平电压)，进行启动重置的执行。反之，则会将启动重置信号(RESET)设为逻辑0(亦即低电平电压)，终止启动重置的执行。

此已知的作法，因其电路(例如：比较器、能隙电压产生器)所需的电路面积较大。相对地，其所需消耗的功率也会较多。另外，随着半导体科技的迅速发展，IC内部电路的尺寸变得越来越小，且其内部的线路及各项组件的配置渐趋复杂。换言之，半导体工艺也因此朝着微小化迈进以因应这种变化，甚至是达到奈米等级的地步。于是，IC内部电路所须的电压源V_dd也会随着越来越小。对于此点，已知的启动重置电路无法在较低的电压源V_dd下正常运作。

至此，可明显得知，已知的启动重置电路较为复杂。相对地，其所需的电路面积也会较大。同时，其所需消耗的功率也会较多。因此，亟需要一种新颖的发明以解决上述及未来面临的问题。

发明内容

本发明的目的之一，在于提供一种启动重置电路及方法，在于控制电路正常运作前，能正确发送一重置的信号给所有须作启动重置的电路。

本发明的目的之一，在于提供一种启动重置电路及方法，可兼顾到电路的尺寸大小及耗电多少。

本发明的目的之一，在于提供一种启动重置电路及方法，可因应未来电路朝向低电压化的趋势而提出一因应之道。

依据本发明实施例，其披露一种启动重置电路，该启动重置电路包括：一时钟信号产生器，用来产生一第一时钟信号与一第二时钟信号，其中该第一与该第二时钟信号之间具有一相位差，且该第一与该第二时钟信号的频率实质上相同；以及一数据触发器，该数据触发器接收一工作电压，该数据触发器包括一输入端、一时钟输入端及一输出端，该输入端用以接收该第一时钟信号，该时钟输入端用以接收该第二时钟信号，该输出端用以输出一重置信号，其中该数据触发器的一设定时间与该工作电压相对应，其中，当该工作电压大于一阈值时，该重置信号由一第一逻辑值转换为一第二逻辑值，其中当该相位差的时间与该设定时间实质上相同时，该阈值实质上等于该工作电压的数值。

依据本发明实施例，其披露一种启动重置电路，该启动重置电路包括：一振荡器，用来产生一第一时钟信号与一第二时钟信号，且该第一与该第二时钟信号之间具有一相位差；以及一数据触发器，耦接至该振荡器，该数据触发器包含：一第一锁存电路，接收该第一与该第二时钟信号，该第一锁存电路通过该第二时钟信号取样该第一时钟信号以输出一取样信号；以及一第二锁存电路，接收该取样信号，该第二锁存电路通过该第二时钟信号取样该取样信号以输出一重置信号。

依据本发明实施例，其披露一种启动重置信号的产生方法，包含：产生一第一时钟信号与一第二时钟信号，其中该第一与该第二时钟信号之间具有一相位差，且该第一与该第二时钟信号的频率实质上相同；以及利用一数据触发器的一输入端以接收该第一时钟信号，其中该数据触发器具有一设定时间，且该设定时间与该数据触发器所接受的一工作电压相对应；利用该数据触发器的一时钟输入端以接收该第二时钟信号；利用该数据触发器的一输出端以输出一重置信号，其中该数据触发器具有一设定时间，且该设定时间与该数据触发器所接受的工作电压相对应，其中当该工作电压大于一阈值时，该重置信号由一第一逻辑值转换为一第二逻辑值，其中该相位差的时间与该设定时间实质上相同时，该阈值实质上等于该工作电压的数值。

通过上述的说明，无论电路采用何种电压，启动重置的操作都可通过本发明而得到适当的运作。于此，可见本案为一新颖的发明。

附图说明

为使本发明的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：

图1是已知技术的电路示意图；

图2为本发明的启动重置电路的方块图；

图3为根据本发明的一实施例的启动重置电路；

图4为电路的电压启动波形图；

图5A为根据本发明的一实施例在电压源较阈值电压低时的启动重置电路的电压重置波形图；以及

图5B为根据本发明的一实施例在电压源较阈值电压高时的启动重置电路的电压重置波形图。

附图符号说明

100    已知技术的启动重置电路    102    比较器

104    能隙电压产生器

200    使用本发明的完整电路      210    电源供应器

220    核心电路

300    本发明的启动重置电路      310    数据触发器

312    第一锁存                  314    第二锁存

320    时钟信号产生器            400    电路的启动重置波形图

D      数据输入端                S1     节点

CK    时钟致能输入端                CKB    与CK具相反输入的时钟致能输入端

Q     数据输出端                    RESET  启动重置信号

V_dd   电压源                        V_th    阈值电压

V_ref  参考电压

X    多重相位振荡器的第X个相位

Y    多重相位振荡器的第Y个相位

具体实施方式

因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。

图2示出了使用本发明的一实施例的启动重置电路300的一完整电路200。如图2所示，该完整电路200包含一启动重置电路300及一核心电路(core circuit)220。一实施例，该启动重置电路300及该核心电路220位于一集成电路(IC)内。该启动重置电路300及该核心电路220接收一工作电压V_dd，该工作电压V_dd来自一电源供应器210。

图3示出了根据本发明的一实施例的启动重置电路300。如图3所示，该启动重置电路300包含一数据触发器310及一时钟信号产生器320。其中，该数据触发器310包含一第一锁存312与一第二锁存314。且，该数据触发器310包含有一数据输入端D、一时钟致能输入端CK及一数据输出端Q。其中，该数据输入端D与该时钟致能输入端CK分别与来自于该时钟信号产生器320的两不同相位X及Y耦接，而该数据输出端Q则是用以输出一启动重置信号(RESET)。该时钟信号产生器320可有几种实施方式，例如：该时钟信号产生器320的一实施例为一多重相位振荡器；又例如：该时钟信号产生器320包括一时钟信号产生单元以及一可调式延迟电路，该时钟信号产生单元用以产生一时钟信号，该可调式延迟电路延迟该时钟信号以产生一延迟时钟信号，该时钟信号与该延迟时钟信号具有一相位差。

一般而言，电路的电压源耦接至一大电容用以降低噪声的干扰。因此，在电路启动的时候，电压会以一具斜面(ramp)的方式缓慢地由0充电至V_dd。当电压源的电压尚未达到阈值电压(threshold voltage)V_th时，则该数据输出端Q会为逻辑1。当电压源的电压已达到阈值电压V_th时，则该数据输出端Q会为逻辑0。图4示出了电路的电压启动波形示意图。

这里，我们使用一广为本领域技术人员所已知的公式来辅助说明，亦即当该数据触发器310在不同的电压源V_dd下，会有不同的设定时间(setuptime)，该设定时间(setup time)相对于该数据触发器310中的一锁存所须充放电时间。该公式的推导如下：

$Q=I\×T=C\×V\⇒\left({2I}_d\right)\left(T_{\mathrm{setup}}\right)=C\left(V_{\mathrm{dd}}\right)\⇒T_{\mathrm{setup}}=\frac{C\left(V_{\mathrm{dd}}\right)}{2I_d}=\frac{C\left(V_{\mathrm{dd}}\right)}{{\mathrm{\μ}}_p{c}_{\mathrm{ox}}\left(\frac{w}{l}\right){(V_{\mathrm{dd}}-V_t)}^2}$

$\⇒T_{\mathrm{setup}}\∝\frac{1}{V_{\mathrm{dd}}}$

由上述的式子推导中可得知，设定时间(setup time)与电路的电压源V_dd约呈现一反比的关系。换言之，即电压源V_dd的值越大，则设定时间也就越小。

一实施例中，该时钟致能输入端CK所采用的是负相位驱动，因此分别耦接于该数据输入端D与该时钟致能输入端CK的两相位起码相差180°。图5(a)示出了当电压源V_dd的值为较低时，该数据触发器310的相关信号的波形分析图。当电压源V_dd的值较低时，设定时间相对越大，且若S1当时的初始值为逻辑1时，则可能会因为T2时间比设定时间小而来不及将该S1的电压放电至阈值电压V_th以下，则该数据输出端Q的输出信号依然是逻辑0。因此，我们则必须将该T2时间作适当的调整以达到该节点S1的电压可放电至阈值电压V_th以下。且，也必须将T1时间作适当的调整，使其无法在此一段时间内将该节点S1的电压充电至阈值电压V_th以上。若在该工作电压的某一电压值下该数据触发器310的设定时间与该相位差的时间实质上相同时，则该阈值电压V_th实质上等于该工作电压的该某一电压值下。故通过改变该相位差的时间可以调整该阈值电压V_th的大小。

如图5(b)所示，当电压源V_dd的值已较高时，设定时间相对越小，则该S1的电压可在T1时间内将电压充电至阈值电压V_th以上，而让该数据输出端Q的输出信号成为是逻辑0的状态。因此，可利用该T1时间与该T2时间的特性，来作出该数据输入端D与该时钟致能输入端CK所要耦接的两相位X及Y的选择。

由上述可知，本发明具有较简单的电路，即电路的尺寸较小。相对地，其所消耗的功率也会较少。且，不论是数字电路，还是模拟电路上的启动重置功能都可采用本发明的电路。另外，通过该时钟信号产生器320的两个时钟信号的相位差调整以改变该阈值电压的大小，这样，本发明可运用在不同的电压源V_dd的电压(例如：0.9、1.2、1.5、1.8、2.5、3.3以及5.0伏特)的应用下，即而可依此来产生所需的重置信号。换言之，即是在较低的电压源V_dd下，亦是适用的。另一实施例中，通过适当的电路修改，该时钟致能输入端CK可采用正相位的驱动。

本领域技术人员可通过上述电路的描述而得知此方法的其它细节特征，故在此不再赘述。

以上所述仅为本发明的较佳实施例，并非用来限定本发明实施的范围，举凡依本发明权利要求所述的形状、构造、特征及精神所作的均等变化与修饰，均应包括在本发明的权利要求范围之内。

Claims (8)

1.一种启动重置电路，包含：

一时钟信号产生器，用来产生一第一时钟信号与一第二时钟信号，其中该第一与该第二时钟信号之间具有一相位差；以及

一数据触发器，该数据触发器接收一工作电压，该数据触发器包括一输入端、一时钟输入端及一输出端，该输入端用以接收该第一时钟信号，该时钟输入端用以接收该第二时钟信号，该输出端用以输出一重置信号，

其中该数据触发器的一设定时间与该工作电压相对应，

其中，当该工作电压大于一阈值时，该重置信号由一第一逻辑值转换为一第二逻辑值，其中当该相位差的时间与该设定时间实质上相同时，该阈值实质上等于该工作电压的数值。

2.如权利要求1所述的启动重置电路，其中当该工作电压小于该阈值时，该相位差的时间小于该设定时间。

3.如权利要求1所述的启动重置电路，其中该相位差介于180度与360度之间。

4.一种启动重置信号的产生方法，包含：

产生一第一时钟信号与一第二时钟信号，其中该第一与该第二时钟信号之间具有一相位差；以及

利用一数据触发器的一输入端以接收该第一时钟信号；

利用该数据触发器的一时钟输入端以接收该第二时钟信号；

利用该数据触发器的一输出端以输出一重置信号，

其中该数据触发器具有一设定时间，且该设定时间与该数据触发器所接受的工作电压相对应，

其中当该工作电压大于一阈值时，该重置信号由一第一逻辑值转换为一第二逻辑值，其中该相位差的时间与该设定时间实质上相同时，该阈值实质上等于该工作电压的数值。

5.如权利要求4所述的产生方法，其中当该工作电压小于该阈值时，该相位差的时间小于该设定时间。

6.如权利要求4所述的产生方法，其中该相位差介于180度与360度之间。

7.如权利要求4所述的产生方法，其中通过改变该相位差以调整该阈值的大小。

8.如权利要求4所述的产生方法，其中依据该工作电压的一电压值以调整该阈值的大小。

Images