CN101452941B - 薄膜晶体管基板、具有其的液晶显示器及其制造方法 - Google Patents

薄膜晶体管基板、具有其的液晶显示器及其制造方法 Download PDF

Info

Publication number
CN101452941B
CN101452941B CN2008101778185A CN200810177818A CN101452941B CN 101452941 B CN101452941 B CN 101452941B CN 2008101778185 A CN2008101778185 A CN 2008101778185A CN 200810177818 A CN200810177818 A CN 200810177818A CN 101452941 B CN101452941 B CN 101452941B
Authority
CN
China
Prior art keywords
electrode
film transistor
layer
pixel electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101778185A
Other languages
English (en)
Other versions
CN101452941A (zh
Inventor
严允成
柳在镇
刘惠兰
朴乘范
金勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101452941A publication Critical patent/CN101452941A/zh
Application granted granted Critical
Publication of CN101452941B publication Critical patent/CN101452941B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种薄膜晶体管基板、具有这种薄膜晶体管基板的液晶显示器及其制造方法。在这种薄膜晶体管中，第一和第二薄膜晶体管连接到第N条栅线和第M条数据线，并且第一和第二子像素电极分别连接到第一和第二薄膜晶体管。第三薄膜晶体管包括连接到第N+1条栅线的栅电极、与栅电极交叠的半导体层、连接到第二子像素电极并与栅电极部分地交叠的源电极以及面向源电极的漏电极。第一辅助电极连接到漏电极，并配置在与第一和第二子像素电极相同的层上。对电极配置在与栅线相同的层上，并与第一辅助电极至少部分地交叠，至少一个绝缘层设置在对电极与第一辅助电极之间。

Description

薄膜晶体管基板、具有其的液晶显示器及其制造方法
技术领域
本发明一般地涉及一种薄膜晶体管基板、具有这种薄膜晶体管基板的液晶显示器及其制造方法。更具体地，本发明涉及具有改进的侧面可见度(sidevisibility)的一种薄膜晶体管基板、具有这种薄膜晶体管基板的液晶显示器及其制造方法。
背景技术
诸如移动电话、电视以及膝上型计算机等多种电子装置都包括用于显现图像的显示器。近来，平板显示器由于其紧凑且纤薄的尺寸而得到广泛应用。
液晶显示(LCD)器是一种广泛应用的平面显示器，其包括两个基板以及位于两个基板之间的液晶层，所述两个基板具有诸如像素电极和公共电极这样用于产生电场的电极。在LCD工业领域中，宽视角技术得到发展，以克服LCD侧面可见度的局限性，例如图像失真。
典型的宽视角技术采用垂直对准(VA)模式。在VA模式中，宽视角可以通过采用边缘电场使得液晶分子被对称地驱动而获得，所述边缘电场是由配置在公共电极和像素电极上的缝隙或突出物而产生的。
为了提高侧面可见度，一个像素电极可以分成两个不同的子像素电极，其接收具有不同灰度的电压。近来的研究集中在减少制造工艺中的步骤数量。
发明内容
本发明提供一种薄膜晶体管(TFT)基板，其具有改进的侧面可见度以及简化的制造工艺。
本发明的附加特征将在以下的描述中阐明，其中的一部分可以从描述中显而易见，或者可以通过本发明的实践而获得。
本发明公开了一种薄膜晶体管基板，其包括第一、第二和第三薄膜晶体管，第一和第二子像素电极，第一辅助电极以及对电极。第一和第二薄膜晶体管连接到第N条栅线和第M条数据线，并且第一和第二子像素电极分别连接到第一和第二薄膜晶体管。第三薄膜晶体管包括连接到第N+1条栅线的栅电极、与栅电极交叠的半导体层、连接到第二子像素电极并与栅电极部分地交叠的源电极以及面向源电极的漏电极。第一辅助电极连接到漏电极，并且配置在与第一和第二子像素电极相同的层上。对电极配置在与栅线相同的层上，并且与第一辅助电极至少部分地交叠，至少一个绝缘层设置在对电极与第一辅助电极之间。
本发明还公开了一种薄膜晶体管基板，其包括第一、第二和第三薄膜晶体管，第一和第二子像素电极以及第一和第二辅助电极。第一和第二薄膜晶体管连接到第N条栅线和第M条数据线，并且第一和第二子像素电极分别连接到第一和第二薄膜晶体管。第三薄膜晶体管包括连接到第N+1条栅线的栅电极、与栅电极交叠的半导体层、电连接到第二子像素电极并与栅电极部分地交叠的源电极以及面向源电极的漏电极。第一辅助电极连接到漏电极，并且配置在与第一和第二子像素电极相同的层上，以及第二辅助电极配置在与栅线相同的层上，并且与第一子像素电极至少部分地交叠，至少一个绝缘层设置在第二辅助电极与第一子像素电极之间。
本发明也公开了一种制造薄膜晶体管基板的方法，包括通过第一掩模工艺形成栅极图案，在栅极图案上形成栅绝缘层，在栅绝缘层上形成掺杂非晶硅层，通过第二掩模工艺形成数据图案，通过第三掩模工艺形成至少一个保护层，以及通过第四掩模工艺形成第一子像素电极、第二子像素电极以及第一辅助电极。栅极图案包括栅线、第一栅电极、第二栅电极、第三栅电极、存储线以及对电极，并且数据图案包括数据线、第一源电极、第二源电极和第三源电极、第一漏电极、第二漏电极以及第三漏电极。第一辅助电极与对电极至少部分地交叠，并且栅绝缘层和至少一个保护层位于第一辅助电极与对电极之间。
应当理解以上的概要描述和以下的详细描述都是示范性和解释性的，并且是用来为所要求保护的本发明提供进一步的说明。
附图说明
本申请包括附图以提供对本发明的进一步理解，并且附图被合并到本说明书中且构成本说明书的一部分，附图示出本发明的实施方式，并且与描述一起用于解释本发明的原理。
图1为示出根据本发明的一个示范性实施方式的TFT基板的第n个像素区域的等效电路图。
图2为示出根据本发明的一个示范性实施方式的液晶显示器的像素区域的平面图。
图3为图2的液晶显示器沿线I-I’的横截面图。
图4为示出根据本发明的另一个示范性实施方式的液晶显示器的像素区域的平面图。
图5为图4的液晶显示器沿线I-I’的横截面图。
图6、图7、图8A、图8B、图9A和图9B是示出图3所示TFT基板的制造工艺的横截面图。
图10、图11、图12A、图12B、图13A和图13B是示出图5所示TFT基板的制造工艺的横截面图。
具体实施方式
下面参照附图更充分地描述本发明，在附图中示出了本发明的示例性实施例。但是，本发明可以多种不同形式实施并且不应当被解释为限制于在此说明的示例性实施例。更确切地，提供这些示例性实施例而使得本发明公开的内容是彻底和完全的，并将本发明的范围充分传达给本领域的技术人员。全文中相同的附图标记代表相同的元件。
可理解的是，当提到一个元件“位于”另一元件“上”时，它可以是直接位于另一元件上，也可以是在两元件之间还存在介入元件。相反，当提到一个元件“直接位于”另一元件“上”时，则不存在介入元件。在此使用的术语“和/或”包括一种或更多相关并列项目的任何和所有的组合。
可理解的是，虽然在此可以使用术语第一、第二、第三等来描述各种元件、组件、区域、层和/或部件，但是这些元件、组件、区域、层和/或部件不应当被这些术语限制。这些术语仅用来将一个元件、组件、区域、层和/或部件与另一元件、组件、区域、层或部件区别。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部件可被叫作第二元件、组件、区域、层或部件。
在此使用的技术术语仅用来描述具体实施例，并不是用来限制本发明。如在此使用的，单数形式“一”和“该”也用来包含复数形式，除非上下文中另外清楚说明了。可进一步理解的是，当在说明书中使用术语“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除出现或增加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合。
此外，可在此使用相对术语，例如“下”或“底”和“上”或“顶”，以描述如图所示的一个元件与其它元件的关系。可理解的是，相对术语意在包含除了图中所示的装置的方位之外的不同方位。例如，如果一幅图中的装置被翻转，描述为位于其它元件“下”侧的元件将位于其它元件“上”侧。因此，根据图中的特定方位，示范性术语“下”既可以包含方位“下”，又可以包含方位“上”。类似地，如果一幅图中的装置被翻转，描述为位于其它元件“下面”或“下方”的元件将位于其它元件“上方”。因此，示范性术语“下面”或“下方”既可以包含方位“上方”，又包含方位“下方”。所述装置可以是其它的方位(旋转90度或者其它方位)，并且在此使用的空间相对描述语应相应地解释。
除非另外定义，在此使用的所有术语(包括技术和科技术语)具有像本发明所属技术领域的普通技术人员通常理解的含义一样的含义。可进一步理解的是术语，如在通常使用的字典中定义的那些，应当被解释为具有与在相关领域和本申请的上下文中它们的含义一致的含义，并且不能以理想的或过度正式的意义来解释，除非在此特别这样定义。
本发明的实施方式不应解释为限于在此示出的区域的特定形状，而是包括例如由于制造引起的形状偏差。例如，示出或说明为平坦的区域一般可以具有粗糙的和/或非线性的特征。而且，示出的锐角可以为圆的。因此，图中示出的区域实际上是示意性的，并且它们的形状不用来示出区域的精确形状和限制本发明的范围。
图1为示出根据本发明的一个示范性实施方式的液晶显示器的第n个像素区域的等效电路图。
参照图1，像素区域包括第一子像素区域P1、第二子像素区域P2以及连接到第n条栅线GLn和第m条数据线DLm的第一TFT Tn1和第二TFTTn2。像素进一步包括连接到第n+1条栅线GLn+1的第三TFT Tn3，以及连接到第三TFT Tn3的升压电容器Cup和降压电容器Cdown，用于调节第一子像素区域P1充入的电压和第二子像素区域P2充入的电压。
第一子像素区域P1包括连接到第一TFT Tn1的第一液晶(LC)电容器H_Clc和第一存储电容器H_Cst。第二子像素区域P1包括连接到第二TFTTn2的第二液晶(LC)电容器L_Clc和第二存储电容器L_Cst。
第一TFT Tn1和第二TFT Tn2共同地连接到第n条栅线GLn和第m条数据线DLm。因此，在将栅开启电压(gate on voltage)施加到第n条栅线GLn时，第一TFT Tn1和第二TFT Tn2同时开启，并且同时通过第m条数据线DLm将数据电压提供给第一子像素区域P1和第二子像素区域P2。因此，相同的数据电压可被充入到第一子像素区域P1和第二子像素区域P2。
第三TFT Tn3连接到第n+1条栅线GLn+1、第二TFT Tn2以及降压电容器Cdown。因此，在将栅开启电压施加到第n+1条栅线GLn+1时，第三TFT Tn3开启，从而在降压电容器Cdown中发生电荷共享，降低了充入到第二子像素区域P2的电压电平。
因而，充入到第一子像素区域P1的电压具有与充入到第二子像素区域P2的电压不同的水平。充入到第二子像素区域P2的电压可具有比充入到第一子像素区域P1的电压低的有效值。充入到第一子像素区域P1的电压可以升高，以进一步改善像素区域的侧面可见度。升压电容器Cup设置为提高充入到第一子像素区域P1的电压。
升压电容器Cup连接在降压电容器Cdown与第一TFT Tn1之间。升压电容器Cup可通过与降压电容器Cdown共享电荷而升高充入到第一子像素区域P1的电压。
图2为示出根据本发明的一个示范性实施方式的液晶显示器的像素区域的平面图。图3为图2的液晶显示器沿线I-I’的横截面图。
参照图2和图3，液晶显示器50包括薄膜晶体管(TFT)基板100、滤色器基板200以及液晶层300。
TFT基板100包括第一绝缘基板110、栅线120a和120b、存储线125、对电极(opposite electrode)126、数据线160、第一和第二TFT Tn1和Tn2、第一和第二子像素电极191和192、第三TFT Tn3以及辅助电极193。
第一绝缘基板110可由绝缘材料制成，例如玻璃或塑料。
栅线120a和120b相互平行地配置在绝缘基板110上。
存储线125配置在与栅线120a和120b相同的层上，并配置在栅线120a和120b之间。存储线125可以在像素区域中设置成不同的形式。例如，存储线125可包括与数据线160接近并平行的垂直部分、V形的弯曲部分以及邻近栅线120a和120b并且从垂直部分延伸的延伸部分。
对电极126连接到存储线125。
数据线160垂直于栅线120a和120b，并且通过栅绝缘层130与栅线120a和120b绝缘。
第一TFT Tn1包括第一栅电极121、第一半导体层141、第一欧姆接触层151、第一源电极161以及第一漏电极162。第二TFT Tn2包括第二栅电极122、第二半导体层142、第二欧姆接触层152、第二源电极163以及第二漏电极164。
第一栅电极121和第二栅电极122可以共同连接到栅线120a。第一半导体层141和第二半导体层142设置在栅绝缘层130上，以与第一栅电极121和第二栅电极122分别交叠。第一半导体层141和第二半导体层142可以由非晶硅(a-Si)制成。第一半导体层141和第二半导体层142可以由多晶硅(p-Si)制成。第一欧姆接触层151和第二欧姆接触层152可以分别设置在第一半导体层141和第二半导体层142上，并且可以包括非晶硅。
第一源电极161和第二源电极163分别连接到第一半导体层141和第二半导体层142上的数据线160。第二源电极163可以邻近第一源电极161。第一源电极161和第二源电极163可以与第一栅电极121和第二栅电极122分别交叠。
面向第一源电极161的第一漏电极162通过第一欧姆接触层151连接到第一半导体层141。第一漏电极162通过第一接触孔181连接到第一子像素电极191。面向第二源电极163的第二漏电极164通过第二欧姆接触层152连接到第二半导体层142。第二漏电极164通过第二接触孔182连接到第二子像素电极192。
第三TFT Tn3包括第三栅电极123、第三半导体143、第三欧姆接触层153、第三源电极165以及第三漏电极166。
第三栅电极123连接到栅线120b。第三栅电极123可以是栅线120b的一部分，并且可以防止孔径比(aperture ratio)的降低。第三半导体层143设置在栅绝缘层130上，以与第三栅电极123交叠。第三半导体层143可以由非晶硅(a-Si)或多晶硅(p-Si)制成。
第三源电极165配置为与第三栅电极123和第三半导体层143交叠。第三源电极165通过第三欧姆接触层153连接到第三半导体层143，并且通过第三接触孔183连接到第二子像素电极192。第三漏电极166面向第三源电极165，并且与第三半导体层143和第三栅电极123交叠。第三漏电极166与第一子像素电极191交叠。第三漏电极166通过第四接触孔184连接到第一辅助电极193。
保护层171和172设置在栅绝缘层130，数据线160，第一、第二和第三源电极161、163和165以及第一、第二和第三漏电极162、164和166上。保护层171可以由无机材料制成，并且保护层172可以由有机材料制成，或者保护层171和172可以均由无机材料制成。保护层171可以包括SiNx或SiOx。保护层172可以包括丙烯酰、聚酰亚胺以及苯并环丁烯(benzocyclobutene)中的至少一种。第一保护层171和第二保护层172相互交叠，以保护第一、第二和第三TFT Tn1、Tn2和Tn3，并改善截止特性和孔径比。
第一子像素电极191设置在保护层171和172上，并通过第一接触孔181连接到第一漏电极162。第一子像素电极191与存储线125至少部分地交叠，以形成第一存储电容器H_Cst。第一子像素电极191可以由透明导电材料制成，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)或铟锡锌氧化物(ITZO)。第一子像素电极191可以在像素区域中呈V形形状。
第一子像素电极191与第三漏电极166至少部分地交叠，且第一保护层171和第二保护层172位于第一子像素电极191和第三漏电极166之间，从而形成升压电容器Cup。第一子像素电极191可以连接到第一漏电极162，并且可以至少部分地交叠配置在与第一漏电极162相同的层上的漏电极图案，以形成升压电容器Cup。
第二子像素电极192设置在第一保护层171和第二保护层172上，并通过第二接触孔182连接到第二漏电极164，以及通过第三接触孔183连接到第三源电极165。第二子像素电极192与存储线125至少部分地交叠，以形成第二存储电容器L_Cst。类似第一子像素电极191，第二子像素电极192可以由透明材料制成，例如ITO、IZO或ITZO。第二子像素电极192可以在像素区域中呈V形形状。
第一子像素电极191和第二子像素电极192通过分离部分194而分开。分离部分194可以与存储线125交叠，以防止在分离部分194发生光泄漏。第一子像素电极191和第二子像素电极192可以具有不同的形状，例如：“+”、“X”和V形形式。
第一辅助电极193设置在保护层171和172上，并通过第四接触孔184连接到第三漏电极166。第一辅助电极193可以与对电极126至少部分地交叠，从而形成降压电容器Cdown。
使用与数据线160，第一、第二和第三源电极161、163和165，以及第一、第二和第三漏电极162、164和166相同的掩模，形成第一、第二和第三半导体层141、142和143以及第一、第二和第三欧姆接触层151、152和153。而且，第一、第二和第三半导体层141、142和143以及第一、第二和第三欧姆接触层151、152和153配置在数据线160，第一、第二和第三源电极161、163和165以及第一、第二和第三漏电极162、164和166之下，除了沟道区中之外。
滤色器基板200包括第二绝缘基板210、黑色基质(black matrix)220、滤色器230、平坦化层240和公共电极250。
第二绝缘基板210可以由绝缘材料制成，例如玻璃或塑料。黑色基质220可以是金属薄膜，例如铬(Cr)或铬氧化物(CrOx)，并且设置在与液晶显示器的无源部分相对应的部分第二绝缘基板210上。滤色器230设置在与液晶显示器的有源部分相对应的第二绝缘基板210上，其与TFT基板100上的第一子像素电极191和第二子像素电极192相对。平坦化层240形成在黑色基质220和滤色器230上，并且可以由丙烯酸材料制成。公共电极250形成在平坦化层240上，并且可以由ITO或IZO制成。
液晶层300设置在TFT基板100与滤色器基板200之间。液晶层300包括液晶分子，以响应于形成在TFT基板100与滤色器基板200之间的电场控制光穿透的透射率。
图4为示出根据本发明的另一个示范性实施方式的液晶显示器的像素区域的平面图，而图5为图4的液晶显示器沿线I-I’的横截面图。
参照图4和图5，液晶显示器50包括TFT基板100、滤色器基板200和液晶层300。
TFT基板100包括第一绝缘基板110、栅线120a和120b、存储线125、对电极126、数据线160，第一和第二TFT Tn1和Tn2、第一和第二子像素电极191和192、第三TFT Tn3以及第一和第二辅助电极193和127。
对电极126连接到存储线125。
第一子像素电极191设置在保护层171和172上，并通过第一接触孔181连接到第一漏电极162。
第一辅助电极193通过第四接触孔184连接到第三漏电极166，并通过第五接触孔185连接到第二辅助电极127。第一辅助电极193与对电极126至少部分地交叠，至少一层绝缘层，例如保护层171和172，设置在第一辅助电极193与对电极126之间，从而形成降压电容器Cdown。
第二辅助电极127设置在与存储线125相同的层上，并连接到第一辅助电极193。第二辅助电极127与第一子像素电极191交叠，并且栅绝缘层130以及第一和第二保护层171和172设置在第二辅助电极127与第一子像素电极191之间，从而形成升压电容器Cup。因此，第二辅助电极127可以在充入到降压电容器Cdown的电压与充入到升压电容器Cup的电压之间产生电荷共享。
使用与数据线160，第一、第二和第三源电极161、163和165，以及第一、第二和第三漏电极162、164和166相同的掩模，形成第一、第二和第三半导体层141、142和143以及第一、第二和第三欧姆接触层151、152和153。而且，第一、第二和第三半导体层141、142和143以及第一、第二和第三欧姆接触层151、152和153配置在数据线160，第一、第二和第三源电极161、163和165以及第一、第二和第三漏电极162、164和166之下，除了沟道区中之外。
与图2和图3中相同的元件的描述将不再重复。
图6、图7、图8A、图8B、图9A和图9B是示出图3所示TFT基板的制造工艺的横截面图。
图6示出通过第一掩模工艺形成栅极图案。
参照图6，采用第一掩模工艺形成栅极图案。栅极图案包括栅线，第一、第二和第三栅电极121、122和123，存储线125以及对电极126。
更具体地，采用沉积方法，例如溅射，在第一绝缘基板110上首先形成栅极金属层。栅极金属层可以由Mo、Al、Cr、Cu或其合金制成。栅极金属层可以是单层或多层。
接下来，使用第一掩模通过光刻和蚀刻形成栅极图案。
图7示出通过第二掩模工艺形成数据图案。
参照图7，采用沉积方法，例如等离子体增强化学气相沉积(PECVD)或化学气相沉积(CVD)，在形成有栅极图案的绝缘基板110上依次沉积栅绝缘层130和掺杂非晶硅层。
栅绝缘层130可以由硅氮化物SiNx或硅氧化物SiOx制成。数据金属层可以由Mo、Al、Cr、Cu或其合金制成。数据金属层可以是单层或多层。
接下来，施加光刻胶，随后使用第二掩模通过光刻形成具有台阶的光刻胶图案。光刻胶部分地留在形成第一、第二和第三TFT Tn1、Tn2和Tn3的沟道的区域上，整个地留在形成数据图案的区域上，并且被从剩余部分去除。
随后，采用第一蚀刻工艺蚀刻像素区域的数据金属层，并且采用第二蚀刻工艺蚀刻掺杂非晶硅层。然后，采用灰化工艺除去相同深度的光刻胶。通过第三蚀刻工艺去除沟道区的掺杂非晶硅，之后除去剩余的光刻胶，以形成数据图案，其包括数据线，第一、第二和第三源电极161、163和165以及第一、第二和第三漏电极162、164和166。在数据图案下面形成第一、第二和第三半导体层141、142和143以及第一、第二和第三欧姆接触层151、152和153。
图8A和图8B示出通过第三掩模工艺形成保护层的可选工艺。
参照图8A和图8B，通过第三掩模工艺形成包括第一、第二、第三和第四接触孔181、182、183和184的保护层171和172。
如图8A所示，通过沉积方法，例如PECVD和CVD，在形成有数据图案的绝缘基板110上可沉积无机材料。接下来，使用第三掩模通过光刻和蚀刻形成无机保护层171，其包括第一、第二、第三和第四接触孔181、182、183和184。
此外，如图8B所示，在沉积无机材料之后，可进一步沉积有机材料。在这种情况下，使用第三掩模通过光刻和蚀刻形成无机保护层171和有机保护层172，其包括第一、第二、第三和第四接触孔181、182、183和184。
图9A和图9B示出通过第四掩模工艺形成第一和第二子像素电极以及辅助电极。
参照图9A和图9B，通过第四掩模工艺形成像素电极图案，其包括第一子像素电极191、第二子像素电极192和第一辅助电极193。
更具体地，首先，采用沉积方法，例如溅射，在无机保护层171或有机保护层172上沉积透明导电材料，例如ITO，IZO或ITZO。然后，使用第四掩模通过光刻和蚀刻图案化第一子像素电极191、第二子像素电极192以及第一辅助电极193。第一子像素电极191和第二子像素电极192通过分离部分194而彼此分离。
更具体地，如图9A所示，第一子像素电极191与第三漏电极166交叠，无机保护层171位于第一子像素电极191与第三漏电极166之间。因此，第一子像素电极191和第三漏电极166形成升压电容器Cup。备选地，如图9B所示，第一子像素电极191可以与第三漏电极166至少部分地交叠，无机保护层171和有机保护层172位于第一子像素电极191与第三漏电极166之间，从而形成升压电容器Cup。
第二子像素电极192通过第二接触孔182和第三接触孔183分别连接到第二漏电极164和第三源电极165。
第一辅助电极193通过第四接触孔184连接到第三漏电极166。更具体地，如图9A所示，第一辅助电极193与对电极126至少部分地交叠，并且栅绝缘层130和无机保护层171位于第一辅助电极193与对电极126之间。因此，第一辅助电极193和对电极126形成降压电容器Cdown。备选地，如图9B所示，第一辅助电极193可以与对电极126至少部分地交叠，并且栅绝缘层130、无机保护层171以及有机保护层172位于第一辅助电极193与对电极126之间，从而形成降压电容器Cup。
图10、图11、图12A、图12B、图13A和图13B是示出图5所示TFT基板的制造工艺的横截面图。
图10示出通过第一掩模工艺形成第一图案组。
参照图10，采用第一掩模工艺形成栅极图案。栅极图案包括栅线，第一、第二和第三栅电极121、122和123，存储线125，对电极126和第二辅助电极127。
更具体地，首先，通过溅射在绝缘基板110上形成栅金属层。接下来，使用第一掩模通过光刻和蚀刻将栅极金属层图案化，以形成栅极图案。
图11示出通过第二掩模工艺形成数据图案。
参照图11，在形成有栅极图案的绝缘基板110上依次沉积栅绝缘层130和掺杂非晶硅层。接下来，在掺杂非晶硅层上沉积数据金属层。接下来，施加光刻胶，之后使用第二掩模通过光刻形成具有台阶的光刻胶图案。随后，蚀刻数据金属层、掺杂非晶硅层和非晶硅层以形成数据图案，其包括数据线，第一、第二和第三源电极161、163和165，以及第一、第二和第三漏电极162、164和166。第三漏电极166不交叠第一子像素电极191。
图12A和图12B示出通过第三掩模工艺形成保护层的可选工艺。
参照图12A和图12B，通过第三掩模工艺形成保护层171和172，其包括第一、第二、第三、第四和第五接触孔181、182、183、184和185。
此外，如图8A所示，采用沉积方法，例如PECVD和CVD，在形成有数据图案的绝缘基板110上可沉积无机材料。在这种情况下，使用第三掩模通过光刻和蚀刻形成无机保护层171，其包括第一、第二、第三、第四和第五接触孔181、182、183、184和185。
如图12B所示，在沉积无机材料之后，可进一步沉积有机材料。接下来，使用第三掩模通过光刻和蚀刻形成无机保护层171和有机保护层172，其包括第一、第二、第三、第四和第五接触孔181、182、183、184和185。
图13A和13B示出通过第四掩模工艺形成第一和第二子像素电极以及辅助电极。
参照图13A和13B，通过第四掩模工艺形成像素电极图案，其包括第一子像素电极191、第二子像素电极192和第一辅助电极193。
更具体地，首先，通过沉积方法，例如溅射，在无机保护层171或有机保护层172上沉积透明导电材料，例如ITO，IZO或ITZO。然后，使用第四掩模通过光刻和蚀刻图案化第一子像素电极191、第二子像素电极192以及第一辅助电极193。第一子像素电极191和第二子像素电极192通过分离部分194而彼此分离。
更具体地，如图13A所示，第一子像素电极191与第二辅助电极127交叠，无机保护层171位于第一子像素电极191与第二辅助电极127之间。因此，第一子像素电极191和第二辅助电极127形成升压电容器Cup。备选地，如图13B所示，第一子像素电极191可以与第二辅助电极127至少部分地交叠，无机保护层171和有机保护层172位于第一子像素电极191与第二辅助电极127之间，从而形成升压电容器Cup。
第二子像素电极192通过第二接触孔182和第三接触孔183分别连接到第二漏电极164和第三源电极165。
如图13A所示，第一辅助电极193通过第四接触孔184和第五接触孔185分别连接到第三漏电极166和第二辅助电极127。更具体地，如图13A所示，第一辅助电极193与对电极126交叠，栅绝缘层130和无机保护层171位于第一辅助电极193与对电极126之间。因此，第一辅助电极193和对电极126形成降压电容器Cdown。备选地，如图13B所示，第一辅助电极193可以与对电极126交叠，栅绝缘层130、无机保护层171以及有机保护层172位于第一辅助电极193与对电极126之间，从而形成降压电容器Cup。
在不偏离本发明的精神或范围的情况下，本发明的不同修改和变换对本领域技术人员来说是显而易见的。因此，本发明应覆盖所附权利要求及其等同的范围内的本发明的修改和变换。
本申请要求2007年12月4日提交的韩国专利申请No.10-2007-0124739的优先权，在此通过引用将其结合以用于各种用途，如同在此充分阐述。

Claims (24)

1.一种薄膜晶体管基板，包括：
连接到第N条栅线和第M条数据线的第一薄膜晶体管和第二薄膜晶体管；
分别连接到所述第一薄膜晶体管和所述第二薄膜晶体管的第一子像素电极和第二子像素电极；
第三薄膜晶体管，包括连接到第N+1条栅线的栅电极、与所述栅电极交叠的半导体层、连接到所述第二子像素电极并与所述栅电极部分地交叠的源电极以及面向所述源电极的漏电极；
第一辅助电极，连接到所述漏电极，并且配置在与所述第一子像素电极和所述第二子像素电极相同的层上；以及
对电极，配置在与所述栅线相同的层上，并且与所述第一辅助电极至少部分地交叠，至少一个绝缘层设置在所述对电极与所述第一辅助电极之间。
2.根据权利要求1所述的薄膜晶体管基板，其中所述对电极连接到存储线。
3.根据权利要求2所述的薄膜晶体管基板，其中所述漏电极延伸以与所述第一子像素电极交叠，至少一个绝缘层设置在所述漏电极与所述第一子像素电极之间。
4.根据权利要求2所述的薄膜晶体管基板，进一步包括：
第二辅助电极，连接到所述漏电极并与所述第一子像素电极至少部分地交叠，至少一个绝缘层设置在所述第二辅助电极与所述第一子像素电极之间，以及
其中所述第二辅助电极配置在与所述栅线实质上相同的层上。
5.根据权利要求1所述的薄膜晶体管基板，其中所述至少一个绝缘层是双层，所述双层包括无机层和有机层。
6.根据权利要求1所述的薄膜晶体管基板，其中除了沟道区中之外，所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管使得所述半导体层与所述源电极和所述漏电极交叠。
7.一种薄膜晶体管基板，包括：
连接到第N条栅线和第M条数据线的第一薄膜晶体管和第二薄膜晶体管；
分别连接到所述第一薄膜晶体管和所述第二薄膜晶体管的第一子像素电极和第二子像素电极；
第三薄膜晶体管，包括连接到第N+1条栅线的栅电极、与所述栅电极交叠的半导体层、连接到所述第二子像素电极并与所述栅电极部分地交叠的源电极以及面向所述源电极的漏电极；
第一辅助电极，连接到所述漏电极，并且配置在与所述第一子像素电极和所述第二子像素电极相同的层上；以及
第二辅助电极，配置在与所述栅线相同的层上，并且与所述第一子像素电极至少部分地交叠，至少一个绝缘层设置在所述第二辅助电极与所述第一子像素电极之间，所述第二辅助电极连接到所述漏电极。
8.根据权利要求7所示的薄膜晶体管基板，进一步包括对电极，其中所述第一辅助电极与所述对电极至少部分地交叠，所述对电极配置在与所述栅线相同的层上，至少一个绝缘层设置在所述第一辅助电极与所述对电极之间。
9.根据权利要求7所述的薄膜晶体管基板，其中所述至少一个绝缘层是双层，所述双层包括无机层和有机层。
10.根据权利要求7所述的薄膜晶体管基板，其中除了沟道区中之外，所述第一薄膜晶体管、所述第二薄膜晶体管和所述第三薄膜晶体管使得所述半导体层与所述源电极和所述漏电极交叠。
11.一种液晶显示器，包括：
第一基板；
第二基板，包括滤色器，并且配置为与所述第一基板相对；以及
液晶层，设置在所述第一基板与所述第二基板之间；
其中所述第一基板包括：
连接到第N条栅线和第M条数据线的第一薄膜晶体管和第二薄膜晶体管；
分别连接到所述第一薄膜晶体管和所述第二薄膜晶体管的第一子像素电极和第二子像素电极；
第三薄膜晶体管，包括连接到第N+1条栅线的栅电极、与所述栅电极交叠的半导体层、连接到所述第二子像素电极并与所述栅电极部分地交叠的源电极以及面向所述源电极的漏电极；
第一辅助电极，连接到所述漏电极，并且配置在与所述第一子像素电极和所述第二子像素电极相同的层上；以及
对电极，配置在与所述栅线相同的层上，并且与所述第一辅助电极至少部分地交叠，至少一个绝缘层设置在所述对电极与所述第一辅助电极之间。
12.根据权利要求11所述的液晶显示器，其中所述对电极连接到存储线。
13.根据权利要求12所述的液晶显示器，其中所述漏电极延伸以与所述第一子像素电极交叠，至少一个绝缘层设置在所述漏电极与所述第一子像素电极之间。
14.根据权利要求12所述的液晶显示器，进一步包括：
第二辅助电极，连接到所述漏电极并与所述第一子像素电极至少部分地交叠，至少一个绝缘层设置在所述第二辅助电极与所述第一子像素电极之间，以及
其中所述第二辅助电极配置在与所述栅线相同的层上。
15.一种液晶显示器，包括：
第一基板；
第二基板，包括滤色器，并且配置为与所述第一基板相对；以及
液晶层，设置在所述第一基板与所述第二基板之间；
其中所述第一基板包括：
连接到第N条栅线和第M条数据线的第一薄膜晶体管和第二薄膜晶体管；
分别连接到所述第一薄膜晶体管和所述第二薄膜晶体管的第一子像素电极和第二子像素电极；
第三薄膜晶体管，包括连接到第N+1条栅线的栅电极、与所述栅电极交叠的半导体层、连接到所述第二子像素电极并与所述栅电极部分地交叠的源电极以及面向所述源电极的漏电极；
第一辅助电极，连接到所述漏电极，并且配置在与所述第一子像素电极和所述第二子像素电极相同的层上；以及
第二辅助电极，配置在与所述栅线相同的层上，并且与所述第一子像素电极至少部分地交叠，至少一个绝缘层设置在所述第二辅助电极与所述第一子像素电极之间，所述第二辅助电极连接到所述漏电极。
16.根据权利要求15所述的液晶显示器，进一步包括对电极，其中所述第一辅助电极与所述对电极至少部分地交叠，所述对电极配置在与所述栅线相同的层上，并且至少一个绝缘层设置在所述第一辅助电极与所述对电极之间。
17.一种制造薄膜晶体管基板的方法，包括：
通过第一掩模工艺形成栅极图案，所述栅极图案包括第N条栅线、第N+1条栅线、连接到第N条栅线的第一栅电极和第二栅电极、连接到第N+1条栅线的第三栅电极、存储线、以及对电极；
在所述栅极图案上形成栅绝缘层；
在所述栅绝缘层上形成掺杂非晶硅层；
通过第二掩模工艺形成数据图案，所述数据图案包括第M条数据线、连接到第M条数据线的第一源电极和第二源电极、第三源电极、面向所述第一源电极的第一漏电极、面向所述第二源电极的第二漏电极、以及面向所述第三源电极的第三漏电极，其中所述第一栅电极、所述第一源电极和所述第一漏电极属于第一薄膜晶体管，所述第二栅电极、所述第二源电极和所述第二漏电极属于第二薄膜晶体管，所述第三栅电极、所述第三源电极和所述第三漏电极属于第三薄膜晶体管；
通过第三掩模工艺形成至少一个保护层；以及
通过第四掩模工艺形成第一子像素电极、第二子像素电极以及第一辅助电极，所述第一子像素电极和所述第二子像素电极分别连接到所述第一漏电极和所述第二漏电极，所述第二子像素电极连接至所述第三源电极，且所述第一辅助电极连接到所述第三漏电极，
其中所述第一辅助电极与所述对电极至少部分地交叠，并且所述栅绝缘层和所述至少一个保护层位于所述第一辅助电极与所述对电极之间。
18.根据权利要求17所述的方法，其中通过第一掩模工艺形成栅极图案包括：
通过溅射在绝缘基板上形成栅极金属层，以及
使用第一掩模通过光刻和蚀刻，图案化所述栅极金属层以形成所述栅极图案。
19.根据权利要求17所述的方法，其中通过第二掩模工艺形成数据图案包括：
在所述掺杂非晶硅层上溅射数据金属层；
施加光刻胶；
使用第二掩模通过光刻形成具有台阶的光刻胶图案；
采用第一蚀刻工艺蚀刻像素区域的所述数据金属层；
采用第二蚀刻工艺蚀刻所述掺杂非晶硅层；
通过灰化工艺去除部分所述光刻胶；
通过第三蚀刻工艺去除沟道区的所述掺杂非晶硅层；以及
去除剩余的光刻胶以形成所述数据图案。
20.根据权利要求17所述的方法，其中通过第三掩模工艺形成至少一个保护层包括：
在绝缘基板上沉积无机材料；以及
使用第三掩模通过光刻和蚀刻形成所述至少一个保护层。
21.根据权利要求20所述的方法，其中通过第三掩模工艺形成至少一个保护层进一步包括：
在沉积所述无机材料之后沉积有机材料；以及
在沉积所述有机材料之后，使用第三掩模通过光刻和蚀刻形成所述至少一个保护层。
22.根据权利要求17所述的方法，其中所述对电极连接到存储线。
23.根据权利要求17所述的方法，其中所述第三漏电极延伸以与所述第一子像素电极交叠，至少一个绝缘层设置在所述第一漏电极与所述第一子像素电极之间。
24.根据权利要求23所述的方法，进一步包括：
通过第一掩模工艺形成第二辅助电极，所述第二辅助电极连接到所述第三漏电极，与所述第一子像素电极至少部分地交叠，并配置在与所述栅线相同的层上。
CN2008101778185A 2007-12-04 2008-12-01 薄膜晶体管基板、具有其的液晶显示器及其制造方法 Active CN101452941B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070124739A KR101414043B1 (ko) 2007-12-04 2007-12-04 박막 트랜지스터 기판
KR124739/07 2007-12-04

Publications (2)

Publication Number Publication Date
CN101452941A CN101452941A (zh) 2009-06-10
CN101452941B true CN101452941B (zh) 2012-07-04

Family

ID=40675344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101778185A Active CN101452941B (zh) 2007-12-04 2008-12-01 薄膜晶体管基板、具有其的液晶显示器及其制造方法

Country Status (4)

Country Link
US (3) US8026991B2 (zh)
JP (1) JP5329169B2 (zh)
KR (1) KR101414043B1 (zh)
CN (1) CN101452941B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101600887B1 (ko) * 2009-07-06 2016-03-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US8373814B2 (en) * 2009-07-14 2013-02-12 Samsung Display Co., Ltd. Display panel and display panel device including the transistor connected to storage capacitor
KR101739574B1 (ko) 2009-07-14 2017-05-25 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 액정 표시 장치
US20120133576A1 (en) * 2009-10-21 2012-05-31 Sharp Kabushiki Kaisha Liquid crystal display device circuit, liquid crystal display device board, and liquid crystal display device
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI457674B (zh) * 2011-04-13 2014-10-21 Au Optronics Corp 畫素陣列、畫素結構及畫素結構的驅動方法
KR101423907B1 (ko) * 2011-11-22 2014-07-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101973584B1 (ko) * 2012-02-10 2019-04-30 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
CN103091923B (zh) * 2013-01-31 2015-02-18 深圳市华星光电技术有限公司 一种阵列基板及液晶显示装置
CN103268048B (zh) * 2013-04-27 2015-12-02 合肥京东方光电科技有限公司 一种阵列基板、显示装置及驱动方法
CN103558721A (zh) * 2013-11-18 2014-02-05 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法
TWI526760B (zh) 2014-07-17 2016-03-21 友達光電股份有限公司 液晶像素電路及其驅動方法
KR102267126B1 (ko) * 2014-12-19 2021-06-21 삼성디스플레이 주식회사 디스플레이 패널 및 이의 제조 방법
KR102523911B1 (ko) * 2016-02-05 2023-04-20 삼성디스플레이 주식회사 표시 장치
KR102544323B1 (ko) 2016-11-08 2023-06-19 삼성디스플레이 주식회사 표시 장치
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702530A (zh) * 2004-05-27 2005-11-30 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1963649A (zh) * 2005-11-07 2007-05-16 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06102537A (ja) * 1992-09-22 1994-04-15 Toshiba Corp アクティブマトリクス型液晶表示素子
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
JP3891846B2 (ja) * 2002-01-15 2007-03-14 株式会社日立製作所 液晶表示装置
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100980018B1 (ko) * 2003-08-13 2010-09-03 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
JP4571845B2 (ja) * 2004-11-08 2010-10-27 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
JP4438665B2 (ja) * 2005-03-29 2010-03-24 シャープ株式会社 液晶表示装置
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR20070012081A (ko) * 2005-07-22 2007-01-25 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR101246756B1 (ko) * 2006-02-03 2013-03-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101295298B1 (ko) * 2006-07-28 2013-08-08 삼성디스플레이 주식회사 액정 표시 장치
KR20080056493A (ko) * 2006-12-18 2008-06-23 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8542227B2 (en) * 2007-02-05 2013-09-24 Samsung Display Co., Ltd. Display apparatus and method for driving the same
KR101402913B1 (ko) * 2007-07-04 2014-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702530A (zh) * 2004-05-27 2005-11-30 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1963649A (zh) * 2005-11-07 2007-05-16 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列板及其制造方法

Also Published As

Publication number Publication date
US8551826B2 (en) 2013-10-08
KR101414043B1 (ko) 2014-07-21
JP5329169B2 (ja) 2013-10-30
JP2009139929A (ja) 2009-06-25
US8026991B2 (en) 2011-09-27
KR20090058099A (ko) 2009-06-09
US20110310323A1 (en) 2011-12-22
US20090141207A1 (en) 2009-06-04
CN101452941A (zh) 2009-06-10
US20130095618A1 (en) 2013-04-18
US8330889B2 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
CN101452941B (zh) 薄膜晶体管基板、具有其的液晶显示器及其制造方法
US7888674B2 (en) Thin-film transistor substrate and method of manufacturing the same
CN105405851A (zh) 薄膜晶体管基板及其制造方法
US20080197356A1 (en) Thin film transistor substrate and method of manufacturing the same
US7973865B2 (en) Thin film transistor display plate and liquid crystal display having the same
KR20070063734A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN106483728A (zh) 像素结构、阵列基板和显示装置
JP4703258B2 (ja) 薄膜トランジスタ基板及び液晶表示パネル
US7924355B2 (en) Liquid crystal display device
JP2019040026A (ja) 表示装置
US6432734B1 (en) Method of manufacturing a display unit of a flat display panel having a wide viewing angle
CN108376684A (zh) 显示面板
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
US20040046172A1 (en) Thin film transistor structure and manufacturing method thereof
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법
JP2000194012A (ja) 薄膜トランジスタマトリクスの製造方法と薄膜トランジスタマトリクス
KR100635945B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100397672B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101060417B1 (ko) 액정표시소자 및 그 제조방법
US8330162B2 (en) Pixel structure and the method of forming the same
KR100218526B1 (ko) 평면 구동 박막 트랜지스터 기판 및 그 제조 방법
JPH06125085A (ja) 薄膜アクティブ素子
KR20080062422A (ko) 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 패널
KR20080026826A (ko) 액정 표시 기판 및 그 제조방법
KR100675926B1 (ko) 액정표시소자와 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121105

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121105

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.