CN101447787B - 现场可编程门阵列 - Google Patents

现场可编程门阵列 Download PDF

Info

Publication number
CN101447787B
CN101447787B CN200810148115XA CN200810148115A CN101447787B CN 101447787 B CN101447787 B CN 101447787B CN 200810148115X A CN200810148115X A CN 200810148115XA CN 200810148115 A CN200810148115 A CN 200810148115A CN 101447787 B CN101447787 B CN 101447787B
Authority
CN
China
Prior art keywords
oxide
metal
semiconductor
electric capacity
sram cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810148115XA
Other languages
English (en)
Other versions
CN101447787A (zh
Inventor
李平
李威
李文昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hua Microelectronics Technology Co.,Ltd.
Original Assignee
CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd filed Critical CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co Ltd
Priority to CN200810148115XA priority Critical patent/CN101447787B/zh
Publication of CN101447787A publication Critical patent/CN101447787A/zh
Application granted granted Critical
Publication of CN101447787B publication Critical patent/CN101447787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dram (AREA)

Abstract

现场可编程门阵列，涉及集成电路技术。本发明包括SRAM单元，还包括刷新电路，所述SRAM单元由MOS管和电容组成，所述刷新电路为SRAM单元提供电容刷新。本发明的有益效果是，由于本发明的SRAM结构比现有技术大为简化，相应的芯片面积可以减少很多，有利于芯片的高度集成化和小型化。

Description

现场可编程门阵列
技术领域
本发明涉及集成电路技术。
背景技术
FPGA(field programmable gate arrays，现场可编程门阵列)相对于ASIC而言，具有两个最主要的优点：1，没有NRE费用。2，
更短的time to market。因此FPGA在市场上获得了很大的商业成功。FPGA示意图如图1。
FPGA由以下几部分组成：CLB、互联资源、IO。
(1)可编程的逻辑功能块LB(Logic Block)：是实现用户功能的基本单元，它们通常排列成一个阵列，散布于整个芯片；
(2)可编程的输入输出块IO(Input/Output)cell：完成芯片上逻辑与外部封装脚的接口，常围绕着阵列于芯片四周；
(3)可编程的互连资源IR(interconnection resources)：它们将各个可编程逻辑块或I/O块连接起来，构成特定功能的电路。
以上三个部分都是可编程的，其可编程的基本实现结构由一个存储单元控制一个传输管构成，如图2所示。如果存储单元存储值为‘1’，则传输管开启，否则关闭，FPGA内部存在大量的这种基本控制单元，通过这些基本控制单元开启、关闭的组合，FPGA可实现各种逻辑。
传统的RAM单元如图3所示，该单元由6管组成，T1、T2、T3、T4组成首尾相接的反向器构成的锁存结构，用于存储信息，当字线Z有效(为高电平)时，传输管T5、T6开启，位线上的信息被传送到锁存结构中存储直到下次字线Z有效为止。但这种结构需要6个MOS管，占用了FPGA芯片大量的面积，在集成电路日益追求高度集成化和小型化的现状下，芯片面积的过度占用无疑是十分不利的。
发明内容
本发明所要解决的技术问题是，提供一种新的现场可编程门阵列，较现有技术，具有更小的芯片面积。
本发明解决所述技术问题采用的技术方案是，现场可编程门阵列，包括SRAM单元，还包括刷新电路，所述SRAM单元由MOS管和电容组成，所述刷新电路为SRAM单元提供电容刷新。
进一步的说，所述刷新电路由定时控制器、地址产生器、外部存储器和数据寄存器构成，定时控制器与地址产生器连接，外部存储器和FPGA内部的SRAM单元连接到地址产生器，外部存储器还与数据寄存器连接，数据寄存器与SRAM单元连接。
更进一步的，所述SRAM单元由第一MOS管T1、第二MOS管T2和第一电容C1、第二电容C2组成，第一MOS管T1、第一电容C1、第二电容C2、第二MOS管T2在两根位线之间顺次串联，第一电容C1、第二电容C2之间的连接点接地，字线与第一MOS管T1和第二MOS管T2的栅极连接。
本发明的有益效果是，由于本发明的SRAM结构比现有技术大为简化，相应的芯片面积可以减少很多，有利于芯片的高度集成化和小型化。
以下结合附图和具体实施方式对本发明作进一步的说明。
附图说明
图1是FPGA的结构示意图。
图2是可编程部分的基本结构示意图。
图3是现有技术的6管SRAM原理示意图。
图4是本发明的一个实施方式的示意图。
图5是刷新单元的结构示意图。
具体实施方式
参见图2。
本实施方式的SRAM单元由2个MOS传输管和2个电容组成，第一电容C1、第二电容C2用于存储信息，当字线Z有效(为高电平)时，第一MOS管T1和第二MOS管T2开启，位线上的信息被传送到锁存结构中存储直到下次字线Z有效为止。但这种结构只需要2个MOS管，可节省大量的FPGA芯片面积，从而提高FPGA芯片的集成度。
但由于电容缓慢放电，存储的信息可能丢失，所以需要额外附加定时刷新电路。刷新电路原理图如图5所示。
刷新电路由定时控制器(实质是循环计数器，循环值为地址数)、地址产生器(实质是译码器，将定时控制器的计数输出译码成单元地址)、外部存储器、数据寄存器以及FPGA内部存储单元等构成，其中外部存储器与FPGA内部存储互为镜像，即相同地址内存储相同的值。由于传统的FPGA也有外部存储器和FPGA内的RAM，本发明额外增加的只有定时控制器、地址产生器、数据寄存器。
刷新电路的原理是，定时控制器产生定时信号控制地址产生器产生地址，该地址将外部存储器相应地址内的数据读出，并通过数据寄存器寄存；同时该地址也将FPGA内相应的2管存储单元选中，而后，外部存储器的数据重新写入FPGA内部的2管存储单元中，完成相应地址的存储单元内容的刷新，重复此过程就可完成整个FPGA内部的所有2管存储单元刷新。
作为一个实施例，FPGA内的2管存储单元必须2m s刷新一次，地址为“1001”的2管存储单元存储的值为‘1’(高电平)，由于电容放电，电容上的电荷减少，高电平逐渐减少，在高电平变为低电平前，在定时控制器的控制下，地址产生器产生“1001”的地址值，选通外部存储器“1001”地址的存储单元，由于外部存储器与FPGA内部存储互为镜像，该地址内存储的‘1’值被读出并稳定寄存在数据寄存器中，同时，产生的“1001”的地址也选通FPGA内部的2管存储单元，使其单元内的字线Z为高电平，T1、T2打开，位线W上的‘1’被传送至C1、C2，对其充电，补充电荷，这一过程在2ms后由定时控制器再次启动重复。

Claims (1)

1.现场可编程门阵列，包括SRAM单元，其特征在于，还包括刷新电路，所述SRAM单元由MOS管和电容组成，所述刷新电路为SRAM单元提供电容刷新；所述刷新电路由定时控制器、地址产生器、外部存储器和数据寄存器构成，定时控制器与地址产生器连接，外部存储器和现场可编程门阵列内部的SRAM单元连接到地址产生器，外部存储器还与数据寄存器连接，数据寄存器与SRAM单元连接；所述SRAM单元由第一MOS管(T1)、第二MOS管(T2)和第一电容(C1)、第二电容(C2)组成，第一MOS管(T1)、第一电容(C1)、第二电容(C2)、第二MOS管(T2)在两根位线之间顺次串联，第一电容(C1)、第二电容(C2)之间的连接点接地，字线与第一MOS管(T1)和第二MOS管(T2)的栅极连接。
CN200810148115XA 2008-12-30 2008-12-30 现场可编程门阵列 Active CN101447787B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810148115XA CN101447787B (zh) 2008-12-30 2008-12-30 现场可编程门阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810148115XA CN101447787B (zh) 2008-12-30 2008-12-30 现场可编程门阵列

Publications (2)

Publication Number Publication Date
CN101447787A CN101447787A (zh) 2009-06-03
CN101447787B true CN101447787B (zh) 2011-12-07

Family

ID=40743232

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810148115XA Active CN101447787B (zh) 2008-12-30 2008-12-30 现场可编程门阵列

Country Status (1)

Country Link
CN (1) CN101447787B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166598B1 (en) 2012-05-08 2015-10-20 Altera Corporation Routing and programming for resistive switch arrays

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847577A (en) * 1995-02-24 1998-12-08 Xilinx, Inc. DRAM memory cell for programmable logic devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847577A (en) * 1995-02-24 1998-12-08 Xilinx, Inc. DRAM memory cell for programmable logic devices

Also Published As

Publication number Publication date
CN101447787A (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
KR100206063B1 (ko) 동기 낸드 디램 구조
US6809979B1 (en) Complete refresh scheme for 3T dynamic random access memory cells
CN112581996A (zh) 基于磁性随机存储器的时域存内计算阵列结构
US8189424B2 (en) Semiconductor memory device having plurality of types of memories integrated on one chip
CN110058839A (zh) 一种基于静态随机存储器内存内减法的电路结构
US8904046B2 (en) Apparatus and method for capturing serial input data
CN103295624A (zh) 采用8t高性能单端口位单元的高性能双端口sarm架构
CN105654984A (zh) 静态随机存取存储器及其操作方法
CN104505117A (zh) 一种动态存储器刷新方法与刷新控制器
CN110176264A (zh) 一种基于内存内计算的高低位合并电路结构
CN108806742A (zh) 随机存取存储器并且具有与其相关的电路、方法以及系统
JPH02294993A (ja) メモリセルからハイアラーキに構成されたメモリ
CN1819058A (zh) 存储器输出级电路以及存储器数据输出的方法
CN101447787B (zh) 现场可编程门阵列
CN102237128A (zh) 一种刷新操作方法以及基于该刷新操作方法的psram
CN103632712A (zh) 存储单元和存储器
US11250895B1 (en) Systems and methods for driving wordlines using set-reset latches
CN117316237A (zh) 时域8t1c-sram存算单元及时序跟踪量化的存算电路
CN109791788A (zh) 用于提高sram写入能力的架构
CN101814313B (zh) 单管单电容型铁电存储器
CN108027787A (zh) 伪双端口存储器
CN203799661U (zh) 一种使用单端口存储单元的双端口静态随机存储器
CN101034585B (zh) 一种无需灵敏放大器的sram体系电路
CN104867522A (zh) 一种高速低功耗电荷泵sram及其实现方法
CN102290102B (zh) 一种三值绝热存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 2201 and 2301, floor 22-23, building 1, No. 1800, middle section of Yizhou Avenue, high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 610041

Patentee after: Chengdu Hua Microelectronics Technology Co.,Ltd.

Address before: High tech Zone Gaopeng road in Chengdu city of Sichuan province 610041 No. 11 High-tech Industrial Park building D

Patentee before: CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address