CN101447266B

CN101447266B - 氧化锌系多层片式压敏电阻及其制造方法

Info

Publication number: CN101447266B
Application number: CN200710193470A
Authority: CN
Inventors: 五味洋二; 广沢雄
Original assignee: OKIAKA CO Ltd
Current assignee: OKIAKA CO Ltd
Priority date: 2007-11-27
Filing date: 2007-11-27
Publication date: 2012-09-05
Anticipated expiration: 2027-11-27
Also published as: CN101447266A

Abstract

本发明提供可以得到良好的绝缘性和对于镀液有充分的耐性而且可以以良好的生产率制造的氧化锌系多层片式压敏电阻。其中，用硼硅酸铋(ZnO-Bi₂O₃-SiO₂-B₂O₃-Sb₂O₃)系玻璃在以氧化锌(ZnO)作为主成分的烧结体芯片11的表面上形成保护膜13。而且，保护膜通过在660℃～740℃的温度烧成而结晶化。藉此，在作为保护膜形成后的工序的镀敷工序中玻璃绝缘膜13不发生侵蚀，可以以良好的生产率得到具有良好的绝缘性的氧化锌系多层片式压敏电阻10。保护膜13以10μm以下的厚度形成。藉此，不会阻碍外部电极14a、14b与烧结体芯片11上叠层的内部电极12a、12b、12c、12d、12e的导通，可以维持稳定的压敏电阻10的电特性。

Description

氧化锌系多层片式压敏电阻及其制造方法

技术领域

本发明涉及在各种电气·电子机器中用于保护半导体元件等免于受到甩负荷冲击(ロ一ドダンプサ一ジ)、点火冲击、雷电冲击、静电放电(ESD)、开关冲击等的压敏电阻元件，特别是涉及可表面实装的小型的以氧化锌作为主成分的氧化锌系多层片式压敏电阻。

背景技术

在便携式电话等电气·电子机器中，伴随近年急剧的高频化、大容量化，为了保护电路免于受到各种冲击、脉冲性噪声、静电放电(ESD)等而确保动作的稳定性并与噪声规定相对应，对作为更高性能的过电压保护元件的压敏电阻的需要正在增加。另外，从机器小型化出发，大多使用比带引线的圆片形压敏电阻更小型的可表面实装的氧化锌系多层片式压敏电阻。

通常，氧化锌系压敏电阻以氧化锌(ZnO)作为主成分，添加促进氧化锌晶粒生长的氧化铋(Bi₂O₃)或抑制晶粒生长的氧化锑(Sb₂O₃)，作为烧结助剂添加各种玻璃等。氧化锌系多层片式压敏电阻在叠层配置多层内部电极的以氧化锌(ZnO)作为主成分的烧结体芯片的两端部具备与内部电极导通的外部电极而构成。而且，在外部电极上设Ni/Sn等的镀层。

众所周知，历来用玻璃绝缘膜被覆露出在外部电极间的烧结体芯片的表面(专利文献1)。用上述玻璃绝缘膜被覆烧结体芯片的露出表面的优点在于，可以提高绝缘性，降低漏电电流。

[专利文献1] 特开平3-173402号公报

但是，为了用玻璃绝缘膜被覆露出在外部电极间的烧结体芯片的表面，必须一个一个地将玻璃糊涂布在外部电极间的烧结体芯片的露出表面上，因多层片式压敏电阻自身的小型化，一个一个地涂布玻璃糊是非常烦杂的作业，存在生产率的问题。另外，用玻璃绝缘膜存在对电镀(电极部分的镀敷)时的酸浴或碱浴不耐久的问题。也就是说，浸在酸或碱液中玻璃绝缘膜受到损伤时，在多层片式压敏电阻的场合，会在镀层的伸长或耐湿性上发生问题。

本发明是鉴于上述情况而完成的，本发明的目的在于，提供可以得到良好的绝缘性和对于镀液有充分的耐性、而且可以以良好的生产率制造的氧化锌系多层片式压敏电阻。

发明内容

本发明的氧化锌多层片式压敏电阻的特征在于，用硼硅酸铋(ZnO-Bi₂O₃-SiO₂-B₂O₃-Sb₂O₃)系玻璃在以氧化锌(ZnO)作为主成分的烧结体芯片的表面上形成保护膜。而且，保护膜通过在660℃～740℃的温度范围内烧成而结晶化。藉此，在作为保护膜形成后的工序的镀敷工序中玻璃绝缘膜不发生侵蚀，可以以良好的生产率得到具有良好的绝缘性的保护膜。另外，保护膜以10μm以下的厚度形成，藉此，不会阻碍外部电极与烧结体芯片上叠层的内部电极的导通，可以维持稳定的压敏电阻的电特性。

保护膜的玻璃组成如下所述。作为主要成分由1～2wt％的氧化锌(ZnO)、50～70wt％的氧化铋(Bi₂O₃)、10～20wt％的氧化硅(SiO₂)、8～13wt％的氧化硼(B₂O₃)、0.1～1wt％的氧化锑(Sb₂O₃)的组成比构成。这里也可以含有5wt％以下的从氧化钙(CaO)、氧化镁(MgO)、氧化铝(Al₂O₃)、氧化锆(ZrO₂)、氧化钡(BaO)、氧化锶(SrO)、氧化钠(Na₂O)、氧化锂(Li₂O)、氧化钾(K₂O)中选择的2种以上。本发明的玻璃绝缘膜是具有这些特征的结晶质的硼硅酸铋系玻璃组合物。

本发明的玻璃绝缘膜的形成方法是，制作含有5～15wt％的上述组成的硼硅酸铋(ZnO-Bi₂O₃-Si₂-B₂O₃-Sb₂O₃)系玻璃、1wt％的二醇系分散剂和84～94wt％的离子交换水的玻璃溶液，将烧结后的多层片式压敏电阻芯片浸渍在上述玻璃溶液中，在烧结体芯片的表面上形成溶液的被膜，通过干燥后在660℃～740℃的温度下烧成，在烧结体芯片的表面上形成结晶质的硼硅酸铋系玻璃绝缘膜，其后，在烧结体芯片的两端部形成外部电极。干燥在30℃～50℃的温度下进行50分钟～70分钟。

附图说明

图1是本发明的1种实施方式的氧化锌多层片式压敏电阻的剖面图。

图2是本发明的1种实施方式的氧化锌多层片式压敏电阻的制造方法的流程图。

符号说明

10 氧化锌多层片式压敏电阻

11 烧结体芯片

12a、12b、12c、12d、12e 内部电极

13 玻璃绝缘膜(保护膜)

14a、14b 外部电极

具体实施方式

以下，参照附图说明本发明的实施方式。图1是氧化锌系多层片式压敏电阻的结构例，图2是其制造工序。

氧化锌系多层片式压敏电阻10具备以成为压敏电阻原材料的氧化锌作为主成分、含有氧化锑、氧化铋等的添加物的烧结体芯片11。烧结体芯片11是在以氧化锌作为主成分的坯料片材上配置铂(Pt)或者钯(Pd)等的导电材料糊图案(内部电极图案)、使其叠层、切断、作为坯料芯片，进一步烧成而制作的叠层型的烧结体芯片。在烧结体芯片11的内部，以平行平板状交互叠层配置内部电极12a、12b、12c、12d、12e，成为与叠层电容器同样的电极配置，各内部电极与配置在烧结体芯片11的两端部的外部电极14a、14b导通。

在长方体状的烧结体芯片11的全部表面(六面)上是具备硼硅酸铋(ZnO-Bi₂O₃-SiO₂-B₂O₃-Sb₂O₃)系玻璃绝缘膜(保护膜)13、而且使玻璃绝缘膜13结晶化、其厚度在10μm以下的厚度极薄的膜。玻璃绝缘膜13由1～2wt％的氧化锌(ZnO)、50～70wt％的氧化铋(Bi₂O₃)、10～20wt％的氧化硅(SiO₂)、8～13wt％的氧化硼(B₂O₃)、0.1～1wt％的氧化锑(Sb₂O₃)的组成比构成。还含有5wt％以下的从氧化钙(CaO)、氧化镁(MgO)、氧化铝(Al₂O₃)、氧化锆(ZrO₂)、氧化钡(BaO)、氧化锶(SrO)、氧化钠(Na₂O)、氧化锂(Li₂O)、氧化钾(K₂O)中选择的2种以上。

内部电极12a、12b、12c、12d、12e在烧结体11的端面处通过玻璃绝缘膜13分别与左右的外部电极14a、14b电导通连接。外部电极14a、14b在银(Ag)等的电极上实施镀镍(Ni)、软钎焊或者镀锡(Sn)，具有良好的实装性。另外，由于玻璃绝缘膜13的厚度是10μm以下，非常的薄，所以不妨碍外部电极和内部电极间的电导通，可以得到稳定的导通状态。因此，外加到左右外部电极14a、14b间的电压也就外加到在压敏电阻烧结体11的内部以平行平板状配置的电极12a、12b、12c、12d、12e之间的压敏电阻烧结体部分上。在该实施方式中，压敏电阻元件由4层压敏电阻烧结体层构成，但是可以根据规格决定层数、尺寸等。另外，氧化锌系多层片式压敏电阻10例如是具有作为3.2mm×1.6mm(3216型)、2.0mm×1.2mm(2012型)等的标准芯片部件的尺寸的表面实装型的部件。

压敏电阻是外加电压达到某一定值以上时电流可迅速流出以限制其以上的电压的电压限制功能元件。由压敏电阻的电压限制功能可以保护电气·电子机器的电路或半导体元件免于受到各种异常电压。以下先说明作为压敏电阻的基本特征的3种特性(漏电电流、限制电压、脉冲耐量)和α值。

(漏电电流)

通常，漏电电流表示外加最大容许电路电压时流过的电流。即，是表示使用压敏电阻时，在连续可施加到外部电极的电压环境下只能流过多大电流的指标，希望小。另一方面，在其评价时，用外加作为更苛刻条件的压敏电阻电压的0.9～0.85倍的电压时流过的电流来进行评价。在后述的本发明的实施例中，用外加压敏电阻电压的0.85倍的电压时的漏电电流来进行评价。

(限制电压)

通常，所谓压敏电阻电压是指流过1(mA)的电流时压敏电阻两端显示的电压V_1mA。与此相对，所谓压敏电阻限制电压是指流过1(A)、2(A)、10(A)左右比较大的电流时压敏电阻两端显示的电压V_1A、V_2A、V_10A。将相对于压敏电阻电压(V_1mA)的限制电压(V_2A，10A)的比(限制电压/压敏电阻电压)称为限制电压比。压敏电阻与要保护的部件并连，对于静电放电(ESD)等的异常电流利用作为压敏电阻的特性的非线性来显示将电路电压抑制为低电压的功能，该限制电压越低，表示加在保护对象的电路上的异常电压降得越低。

(脉冲耐量)

所谓脉冲耐量表示在流入如雷电冲击、点火冲击、甩负荷冲击那样的脉冲性大电流时的压敏电阻的耐量。该耐量用以冲击波形外加500(A)等的大电流、外加冲击前和外加冲击后的压敏电阻电压的变化率来进行评价。

(α值)

在压敏电阻中，配置在电极间的烧结体因电压使电阻值急剧变化，达至某一电压以上时，此前几乎不流过的电流急剧地流出。压敏电阻电压的稍微的变化，会使电流以10倍的单位变化。将此时的非线性(即，虽然在欧姆法则中电流和电压是直线关系)称为α值，非线性越好，α值越大。

以下说明本发明的氧化锌系多层片式压敏电阻的制造工序。

首先，称量中位平均粒径3μm左右的氧化锌(ZnO)、氧化铋(Bi₂O₃)、氧化钴(CoO)、氧化锰(MnO)。由单位压敏电阻电压决定添加氧化锑(Sb₂O₃)、氧化铬(Cr₂O₃)等的晶粒生长抑制物质。添加作为烧结助剂的SiO₂、B₂O₃、GeO₂等的玻璃(步骤101)。

另外，用球磨机等粉碎，使颗粒整齐。然后在900℃左右的温度下进行热处理(焙烧)，调整反应性、粒径，再次用球磨机等进行粉碎使颗粒整齐(步骤102).

然后，加入例如聚合度3000的PVB、邻苯二甲酸酯系增塑剂、聚羧酸系分散剂、PEG#600的脱模材料、乙醇/甲苯系稀释溶剂制作浆料(步骤103)。

然后，使用上述浆料用刮刀片成膜，制作厚度10～100μm左右的坯料片材(步骤104)。

然后，丝网印刷铂(Pt)或者钯(Pd)等的导电材料糊，在坯料片材上制作内部电极(电容)图案，用热压机等叠层(步骤105)。

然后，按照与制品尺寸(例如3.2mm×1.6mm)相符的芯片那样进行切断，形成坯料芯片(步骤106)。进行500℃、10小时的去除粘结剂(步骤107)，在950～1300℃下进行烧成(步骤108)，然后，在700℃左右进行退火(步骤109)，形成使内部电极12a、12b、12c、12d、12e多层叠层的以氧化锌(ZnO)粒作为主成分的烧结体芯片11。

另一方面，制作玻璃溶液(步骤110)。首先称量1～2wt％的氧化锌(ZnO)、50～70wt％的氧化铋(Bi₂O₃)、10～20wt％的氧化硅(SiO₂)、8～13wt％的氧化硼(B₂O₃)、0.1～1wt％的氧化锑(Sb₂O₃)。向其中再追加5wt％以下的从氧化钙(CaO)、氧化镁(MgO)、氧化铝(Al₂O₃)、氧化锆(ZrO₂)、氧化钡(BaO)、氧化锶(SrO)、氧化钠(Na₂O)、氧化锂(Li₂O)、氧化钾(K₂O)中选择的2种以上并进行混合，制备硼硅酸铋(ZnO-Bi₂O₃-SiO₂-B₂O₃-Sb₂O₃)系玻璃粉末材料。而且制作含5～15wt％的硼硅酸铋(ZnO-Bi₂O₃-SiO₂-B₂O₃-Sb₂O₃)系玻璃粉末、1wt％的二醇系分散剂、84～94wt％的离子交换水的玻璃溶液(步骤110)。.

然后，将烧结体芯片浸渍在上述玻璃溶液中。实际上是将多个烧结体芯片一批浸渍在玻璃溶液中。藉此，玻璃溶液的被膜附着在烧结体芯片的全部表面(六面)上(步骤111)。

然后，使烧结体芯片在#200网眼的金属制容器中在40±10℃、1hr±10min、球磨机以65min^-1旋转的条件下干燥(步骤112)，在700℃下烧成1hr左右，使玻璃溶液的被膜进行玻璃结晶化(步骤113)。藉此，在烧结体芯片的六面上形成结晶质的硼硅酸铋(ZnO-Bi₂O₃-SiO₂-B₂O₃-Sb₂O₃)系玻璃绝缘膜。如后所述那样，该膜厚成为10μm以下。

然后，涂布银(Ag)或者银/钯(Ag/Pd)的糊，通过烧成而形成端子电极(外部电极)14a、14b(步骤114)。而且，以镍(Ni)层、锡(Sn)层的顺序对端子电极实施镀覆(步骤115)，检查测定压敏电阻电压、漏电电流等的电特性(步骤116)，成为完成品。

以下说明对由上述工序制造的多层片式压敏电阻进行的各种研究的结果。

一般作为最苛刻条件的耐湿负荷寿命试验的试验条件要求在温度85℃、湿度85RH％、外加压敏电阻电压的0.85倍的电压、1000hr下的电压变化率在压敏电阻电压的±10％以内。可以认定，对于这样的试验条件，对于50V以上的压敏电阻电压制品、3.2mm×1.6mm(L×W)尺寸的不设上述玻璃保护膜的以往的制品，其特性劣化。

这里，为了提高耐湿负荷寿命试验的压敏电阻特性，可考虑如下2种方法。可考虑第1，使烧结体芯片的绝缘电阻高电阻化，第2，降低电极间的离子迁移度(例如，使用合金或改善烧结致密度等)。对于上述2种方法改善都是需要的，但是，特别是第1种的烧结体芯片的绝缘电阻是主要的。因此，为了使第1种的烧结体芯片的绝缘电阻高电阻化有如下2种方法。

(1)由于以ZnO作为主原料，所以添加相对于ZnO成为受主的Li，进行高电阻化。

(2)在烧结体芯片表面涂覆绝缘膜，进行高电阻化。

但是，通过添加相对于ZnO成为受主的Li使ZnO高电阻化确实可以增加材料的比电阻、也廉价，但是存在压敏电阻的电特性劣化的问题。另一方面，在烧结体芯片表面涂覆绝缘膜进行高电阻化，电特性不劣化，确实可以提高烧结体芯片表面的绝缘电阻，但是必须对每一个烧结体芯片进行涂覆，存在制造成本方面的问题。

因此，本发明通过将多个烧结体芯片一批浸渍在玻璃溶液中，而且选择玻璃材料，可以以良好的生产率(不导致制造成本上升)，提高多层片式压敏电阻的烧结体芯片表面的绝缘性。也就是说，通过将多个烧结体芯片一批浸渍在玻璃溶液中，一批干燥·烧成，可以以良好的生产率在烧结体芯片的全部表面上形成玻璃保护膜。而且，根据玻璃绝缘膜的组成，作为氧化锌系多层片式压敏电阻的保护膜，可以得到对于镀液的耐性等良好的特性。

对玻璃组成的研究结果进行说明。选定玻璃组成时，研究了镀敷时的绝缘性效果、对依存于耐湿性的耐绝缘性的效果、对电特性的效果。表1示出了研究结果。试样的评价数n设为100。对于B₂O₃-Bi₂O₃系、B₂O₃-Bi₂O₃-SiO₂系、B₂O₃-ZnO-SiO₂系、B₂O₃-ZnO-SiO₂-Bi₂O₃系、B₂O₃-ZnO-SiO₂-Bi₂O₃-Sb₂O₃系玻璃进行了研究。评价项目研究了耐镀敷性、耐绝缘性、电特性。

表1

评价时，对于各个项目以如下指标进行评价。“耐镀敷性”表示通过镀敷绝缘性受到损害、发生镀层伸长(メツキ伸び)的概率。“耐绝缘性”表示对镀敷后的制品实施上述耐湿负荷寿命试验、进行1000hr的试验的结果，其特性出现不良的比例。“电特性”表示玻璃绝缘膜形成前后压敏电阻的基本特性(压敏电阻电压、漏电电流、限制电压、冲击耐量)劣化的比率。由以上评价结果，作为玻璃的组成B₂O₃-ZnO-SiO₂-Bi₂O₃-Sb₂O₃系最为合适。

在以下条件下形成玻璃绝缘膜。分别使9wt％的表1所示的各种玻璃与1wt％的聚乙二醇、90wt％的离子交换水一起混合。使得到的玻璃溶液100g与2.0mm×1.2mm×1mm的烧结后、外部电极形成前的多层片式压敏电阻68V制品的烧结体芯片混合，其后移至SUS制#200网眼的圆柱状的金属容器内，放在密闭的球磨机架台上，一边以40℃加热，一边以60min^-1的旋转速度旋转干燥1hr。其后，使各组成在玻璃化转变温度以上，进行传送带式加热炉烧成。烧成温度的保持时间固定为1hr。在形成玻璃绝缘膜的烧结体芯片上形成银(Ag)的外部电极，在其表面实施镀Ni/Sn。

对于这样操作而得到的制品分别进行评价。其结果可以确认以下的事实。总的来说，将ZnO加入到玻璃中结晶化的玻璃可以看到绝缘性优良的改善效果。可以认为，这是由于进行结晶化线膨胀系数与烧结体芯片相匹配。另外，由于玻璃中加入Bi₂O₃，提高了对烧结体芯片的湿润性，容易形成均质的膜。另外，可以确认，通过即使加入微量的Sb₂O₃，也可以增加与烧结体芯片表面上形成的Zn₂Sb₇O₁₂尖晶石相的结合性，得到更稳定的绝缘膜。

由以上的结果，可以判明，通过使用硼硅酸铋(ZnO-Bi₂O₃-SiO₂-B₂O₃-Sb₂O₃)系玻璃可以大幅度地改善与耐湿性有关的特性。该玻璃的组成容许在如下的范围内。

作为主成分由1～2wt％的氧化锌(ZnO)、50～70wt％的氧化铋(Bi₂O₃)、10～20wt％的氧化硅(SiO₂)、8～13wt％的氧化硼(B₂O₃)、0.1～1wt％的氧化锑(Sb₂O₃)的组成比构成。这里，也可以含有5wt％以下的从氧化钙(CaO)、氧化镁(MgO)、氧化铝(Al₂O₃)、氧化锆(ZrO₂)、氧化钡(BaO)、氧化锶(SrO)、氧化钠(Na₂O)、氧化锂(Li₂O)、氧化钾(K₂O)中选择的2种以上。是具有这样组成的结晶质的硼硅酸铋系玻璃。

以下，研究玻璃的烧结温度。用上述研究可以确认由玻璃组成决定的优势性，但是稳定的玻璃绝缘膜不是仅由组成决定的，由烧结温度决定的结晶相的影响也很大。因此，以下对玻璃的烧成温度和玻璃绝缘膜的最终品质进行了比较研究。研究烧成温度时，使用热分析装置[(株)リガクthemo plus 2]TG-DTA，把握玻璃的热行为，判断有无结晶相。

对于硼硅酸铋系玻璃，改变玻璃的烧成温度，研究其结晶相、耐镀敷性、耐绝缘性、电特性。其结果示于表2。

表2

其结果，即使是相同的组成，非晶质的玻璃绝缘膜因镀敷时的由镀浴造成的侵蚀，其绝缘性劣化。与此相对，可以判明，结晶质的玻璃其耐镀敷性、耐绝缘性、电特性都是良好的。由此，结晶化是具有良好特性的玻璃绝缘膜形成的必要条件。另外，即使是结晶质，在引起压敏电阻的退火现象(アニ一ル现象)的800℃以上的温度下，可以确认与玻璃绝缘膜没有关系，烧结体芯片的特性也有劣化的可能性。另外，实际的烧成以各温度±20℃作为管理温度。也就是说，例如700℃的场合，在实际的烧成工序中是在680～720℃之间烧成。另外，烧成时间是1小时。由以上结果，为了形成耐湿性优良的玻璃绝缘膜，结晶化是最重要的，优选作为烧结温度的范围是660～740℃。

以下，对保护膜(玻璃绝缘膜)的形成方法的研究结果进行说明。为了形成最佳的玻璃绝缘膜，必须在批量生产时也是可以形成稳定的绝缘性和均匀的绝缘膜的工艺。因此，对于玻璃绝缘膜的形成方法研究了印刷法、蒸镀法、浸渍法。印刷法具有绝缘性高、不阻碍端子导通等的优点，但是由于必须每个制品部进行处理，所以也有生产率低这样的问题。蒸镀法也具有绝缘性大体良好、不阻碍端子导通等的优点，但是由于同样是每个制品进行处理，所以也有生产率低的问题。与此相对，由于浸渍法可以分批处理(成批处理)，所以可以得到良好的生产率，但是具有绝缘性低、膜厚增厚时阻碍端子导通等问题。

首先研究玻璃溶液中的玻璃固体成分的最佳比例。将试样数n设定为100。试样的玻璃绝缘膜是在上述的硼硅酸铋ZnO-Bi₂O₃-SiO₂-B₂O₃-Sb₂O₃)系玻璃粉末中加入1wt％的分散剂、按照作为全体成为100wt％那样加入离子交换水作为溶剂，浸渍多个2.0mm×1.2mm×1.0mm大小的烧结体芯片，在其表面上形成玻璃溶液的被膜。其后装入由SUS制#200网眼构成的圆柱状的容器内，放在密闭的球磨机架台上，在40℃、65min^-1的速度下旋转干燥。使得到的附着玻璃材料的烧结体芯片在700℃下烧成1hr，在烧结体芯片的表面上形成玻璃绝缘膜，其后形成银(Ag)的外部电极后实施镀Ni/Sn，进行评价。表3示出了相对于玻璃溶液全体的玻璃固体成分的比例(％)的研究结果。

表3

这里，“绝缘不良率”表示根据上述耐湿负荷寿命试验的不良率。“导通不良率”表示内部电极和外部电极的导通不良率。“成对(アベツク)不良率”表示使玻璃绝缘膜烧结在烧结体芯片上时发生的所谓烧结体芯片彼此热粘结的不良发生率。“绝缘膜厚度”是得到的绝缘膜的厚度的测定结果。

由该试验结果，相对于玻璃溶液的玻璃固体成分(玻璃粉末)的重量比是5～15wt％时完全不发生不良，是最佳的固体成分比例。玻璃绝缘膜厚的试样，虽然其绝缘性优良，但是厚度过厚时，导通不良率上升(例如，绝缘膜厚度16.1μm的例子)，另外，超过10μm时，烧结时发生所谓成对不良的由烧结体芯片彼此热粘结造成的不良。另外，若考虑绝缘不良率，希望绝缘膜厚度在2.0μm以上。另外，绝缘膜中的玻璃不是无间隙地完全被覆烧结体芯片的表面，而是以分散在烧结体芯片的表面上那样的状态存在。因此，即使在形成外部电极前在烧结体芯片的表面上形成绝缘膜，也可以确保内部电极和外部电极的导通。

以下，对成为玻璃绝缘膜形成工艺的关键的干燥条件进行研究。研究结果示于表4。对于干燥温度和干燥时间根据耐湿负荷寿命试验的不良率来评价绝缘膜形成不良率。评价的试样数n设定为100。

表4

由该试验结果，作为干燥条件优选干燥温度是30～50℃，干燥时间是50～70min。干燥温度在30℃以下时，如表中用×号表示的那样不能干燥，由耐湿负荷寿命试验不能评价特性。另外，干燥时间在80min以上时，确认干燥中烧结体芯片肯定有缺陷，用×号表示。因此，用以上优选的工艺条件，就可以在氧化锌多层片式压敏电阻的烧结体芯片的表面上形成有效的绝缘保护膜，既维持良好的生产率，同时可谋求耐湿性的提高。

至此说明了本发明的一种实施方式，但是不言而喻，本发明不限于上述的实施方式，在该技术的思想范围内可以各种不同的方式实施。

Claims

1.氧化锌系多层片式压敏电阻的制造方法，其特征在于，

形成以氧化锌作为主成分的坯料片材，

在该坯料片材上形成内部电极导电材料糊图案，使该坯料片材叠层、切断形成坯料芯片后进行烧成，形成烧结体芯片，

将上述烧结体芯片浸渍在硼硅酸铋系玻璃溶液中，在上述烧结体芯片的表面上形成上述溶液的被膜，通过干燥后烧成，在上述烧结体芯片的表面上形成结晶质的硼硅酸铋系玻璃绝缘膜，

在上述烧结体芯片的两端部形成外部电极。

2.根据权利要求1所述的氧化锌系多层片式压敏电阻的制造方法，其特征在于，上述玻璃溶液含5～15wt％的硼硅酸铋系玻璃粉末、1wt％的二醇系分散剂和84～94wt％的离子交换水。

3.根据权利要求1所述的氧化锌系多层片式压敏电阻的制造方法，其特征在于，上述玻璃绝缘膜的烧成在660℃～740℃的温度下进行。

4.根据权利要求1所述的氧化锌系多层片式压敏电阻的制造方法，其特征在于，上述干燥在30℃～50℃的温度下进行50分钟～70分钟。