CN101443485B - 用于电镀工艺的晶片支撑装置和使用该装置的方法 - Google Patents
用于电镀工艺的晶片支撑装置和使用该装置的方法 Download PDFInfo
- Publication number
- CN101443485B CN101443485B CN2005800483326A CN200580048332A CN101443485B CN 101443485 B CN101443485 B CN 101443485B CN 2005800483326 A CN2005800483326 A CN 2005800483326A CN 200580048332 A CN200580048332 A CN 200580048332A CN 101443485 B CN101443485 B CN 101443485B
- Authority
- CN
- China
- Prior art keywords
- wafer
- circuit
- film layer
- thin film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/06—Suspending or supporting devices for articles to be coated
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
Abstract
本发明提供了一种用于在半导体晶片(“晶片”)上执行电镀工艺的多层晶片支撑装置。这种多层晶片支撑装置包括底薄膜层和顶薄膜层。底薄膜层包括晶片放置区域和包围晶片放置区域的牺牲阳极。顶薄膜层被限定成放置在底薄膜层之上。顶薄膜层包括定位在待处理,即待电镀晶片的表面之上的敞开区域。顶薄膜层提供了在顶薄膜层和晶片之间围绕敞开区域的周边设置的液封。顶薄膜层还包括第一电路和第二电路,它们各自被限定围绕晶片在沿直径相对的位置上与晶片的周边顶面形成电接触。
Description
发明背景
1.发明领域
本发明涉及半导体制造。
2.相关技术的描述
在半导体装置例如集成电路、存储单元等等的制造中,执行一连串的制造操作,以限定半导体晶片的特征。半导体晶片包括集成电路装置采用硅衬底上限定的多级结构的形式。在衬底级别,形成了带扩散区域的晶体管装置。在后续级别,互连金属线被图案化,并电连接在晶体管装置上,以限定所需的集成电路装置。另外,图案化的传导层通过电介质材料而与其它传导层隔离开。
用于限定半导体晶片上的特征的系列制造操作可包括用于将材料添加到半导体晶片表面上的电镀工艺。在电镀工艺中,电解质设置在阳极和待电镀晶片的表面之间。另外,待电镀晶片的表面保持在比阳极更低的电压电位下。当电流穿过电解质而从阳极流向晶片表面时,发生在晶片表面上的电镀反应造成材料沉积在晶片表面上。
在晶片表面上的材料沉积特征取决于许多与特定的电镀系统和工艺相关的参数。例如,影响电流在晶片上分布的参数可影响材料沉积特征。另外,建立和晶片电接触的相关参数可影响材料沉积特征。
考虑到前述情况,持续存在着在半导体晶片制造期间对改进电镀工艺以适用于材料沉积的需求。
发明概要
在一个实施例中,公开了一种用于电镀工艺的多层的晶片处理(handling)系统。多层的晶片处理系统包括底薄膜层和顶薄膜层。底薄膜层包括晶片放置区域和包围晶片放置区域的牺牲阳极。顶薄膜层被限定成将放置在底薄膜层之上。顶薄膜层包括定位在待处理,即待电镀晶片的表面上的敞开区域。所限定的顶薄膜层提供了在顶薄膜层和晶片之间围绕敞开区域周围的液封。顶薄膜层还包括第一电路和第二电路,其被限定成在沿直径相对的位置与晶片的周边顶面电接触。
在另一实施例中,公开了一种用于电镀工艺的晶片支撑装置。晶片支撑装置包括第一材料层,其具有用于接收待处理晶片的区域。晶片支撑装置还包括限定在第一材料层上的牺牲阳极。晶片支撑装置还包括第二材料层,其配置成可重叠在晶片的周边区域和晶片周边区域外部的第一材料层上。第二材料层包括切口,其使待处理,即待电镀晶片的表面暴露出来。第二材料层还配置成可在第二材料层和晶片的周边区域之间形成密封。另外,晶片支撑装置包括一对集成在第二材料层中的电路。这对电路中的各电路包括被限定为与待处理晶片表面进行电连接的电触头。此外,这对电路与牺牲阳极是电绝缘的。
在另一实施例中,公开了一种用于电镀工艺中支撑晶片的方法。该方法包括将晶片放置在底薄膜层和顶薄膜层之间,其中待处理晶片表面通过顶薄膜层的开口而暴露于外。该方法还包括在顶薄膜层和晶片周边之间建立液封。另外,该方法包括在第一电路和晶片的第一周边位置之间建立电连接。第一电路集成在顶薄膜层上。该方法包括在第二电路和晶片的第二周边位置之间建立电连接。第二周边位置是关于晶片第一周边位置沿直径相对的。同样,第二电路也集成在顶薄膜层上。在它们之间放置有晶片的底薄膜层和顶薄膜层定位在电镀系统的工作台上。然后提供操作,使工作台在电镀系统的处理头下面移动。工作台的移动导致通过顶薄膜层的开口而暴露于外的晶片表面被电镀。
从以下作为本发明的示例而显示的详细描述并结合附图,将更加清楚本发明的其它方面和优点。
附图简介
参照以下结合附图所作的描述中,将更好地理解本发明及其目的和优点。
图1A是显示了根据本发明一个实施例的用于电镀半导体晶片的装置的图示;
图1B是显示了如之前图1A中所示的处理头和阳极相对于工作台和晶片的顶视图的图示;
图2A是显示了根据本发明一个实施例的多层晶片支撑装置的底层顶视图的图示;
图2B是显示了根据本发明一个实施例的与图2A中的插图编号A-A相对应的底层的截面图的图示;
图2C是显示了根据本发明一个实施例的与图2A中的插图编号B-B相对应的底层的截面图的图示;
图3A是显示了根据本发明一个实施例的多层晶片支撑装置的顶层的底视图的图示;
图3B是显示了根据本发明一个实施例的与图3A中的插图编号C-C相对应的顶层的截面图的图示;
图3C是显示了根据本发明一个实施例的与图3A中的插图编号D-D相对应的顶层的截面图的图示;
图4A是显示了根据本发明一个实施例的多层晶片支撑装置的组件的图示;
图4B是显示了根据本发明一个实施例的多层晶片支撑装置的组件的图示;
图5A至5D代表了显示根据本发明一个实施例的如之前相对于图1A所述并供多层晶片支撑装置使用的电镀装置的操作的顺序图示;和
图6是显示了根据本发明一个实施例的用于在电镀工艺中支撑晶片的方法的流程图的图示。
详细描述
在以下的详细描述中,为了提供对本发明的全面理解,阐述了许多特定的细节。然而,本领域中的技术人员应当理解,本发明可在没有其中一些或所有这些特定细节的条件下实现。在其它情况下,并没有详细描述众所周知的工艺操作,以免不必要地使本发明含糊不清。
图1A是显示了根据本发明一个实施例的用于电镀半导体晶片的装置的图示。该装置包括配置成可牢固地保持住晶片107的工作台109。工作台109可在水平面上移动,如箭头111所示。该装置还包括用于将电源106连接到第一位置的晶片107上的第一电连接器104a。该装置还包括用于将电源106连接到第二位置的晶片107上的第二电连接器104b。相对于晶片107的直径,与第一电连接器104a相对应的晶片107上的第一位置定位在与对应于第二电连接器104b的第二位置基本上沿直径相对的位置。第一和第二电连接器104a/104b各自包括相应的开关108a/108b。开关108a/108b允许第一和第二电连接器104a/104b彼此独立地进行控制。在一个实施例中,离处理头103最远的第一电连接器104a或第二电连接器104b,在给定的时间被通电启用。
处理头103固定在刚性部件101上。上面设置有晶片107的工作台109定位在处理头103的下面,使得晶片107基本上平行并非常接近处理头103的下表面。处理头103包括阳极102,其限定了接近晶片107的处理头103下表面的主要部分。
在一个实施例中,阳极102的面向晶片107的水平表面被限定成具有大致矩形的表面区域,其非常平行于晶片107。阳极102的这个矩形的表面区域被限定成具有至少等于晶片107直径的第一尺寸。相对于图1A所示的视图,阳极102的矩形表面区域的第一尺寸延伸到页面中。阳极102的矩形表面区域还包括第二尺寸,其被限定成小于晶片107的直径。在一个实施例中,这个第二尺寸远远小于晶片107的直径。相对于图1A中所示的视图而言,阳极102的矩形表面区域的第二尺寸相对于之前所述的第一尺寸成直角,并与工作台109平行地延伸。
当阳极102设置在晶片107之上时,阳极102的矩形表面区域的第一尺寸,即长的尺寸,沿着晶片107上限定的第一弦而延伸,使得阳极102在第一弦的方向上完全穿过晶片。同样,阳极102的矩形表面区域的第二尺寸,即短尺寸,在晶片107上所限定的第二弦的方向上延伸,其中,第二弦垂直于第一弦。另外,晶片107定位在工作台109上,使得第二弦基本上平行于定位在对应于连接器104a的晶片107上的第一位置与对应于连接器104b的晶片107上的第二位置之间延伸的直线。应当理解,不管阳极102在晶片107上的位置如何,阳极102将不会在第二弦的方向上完全延伸越过晶片107。
工作台109配置成可在水平方向111上,在处理头103的下面移动,从而在工作台109和阳极102之间保持基本统一的距离。在一个实施例中,在工作台109和阳极102之间的基本统一的距离保持成可在工作台109的整个移动的距离上具有小于0.200英寸的变化。在另一个实施例中,在工作台109和阳极102之间的基本统一的距离保持成可在工作台109的整个移动的距离上具有小于0.002英寸的变化。应当理解,在工作台109和阳极102之间所保持的基本统一的距离相当于在晶片107和阳极102之间所保持相等统一的距离。另外,晶片107定位在工作台109上,使得当工作台109在处理头103下面移动时,阳极102在与之前所述的第二弦相对应的方向上延伸越过晶片107。因此,当工作台109水平移动时,阳极102能够在晶片107的整个顶面之上移动。
在阳极102的矩形表面区域和晶片107之间的距离足以允许当晶片107在阳极102的下面移动时,电镀溶液弯月面105保持在阳极102和晶片107的顶面之间。另外,弯月面105可包含在直接位于阳极102下面的容积中。弯月面105的密封可通过各种方式来实现。
在一个实施例中,阳极102被限定为多孔电阻材料所代表的虚阳极。在这个实施例中,电镀溶液弯月面105可通过承载阳离子的电镀溶液流过多孔的虚阳极102而施加于直接位于虚阳极102下面的容积中。在一个实施例中,多孔的虚阳极102可被陶瓷例如Al2O3限定。然而,应当理解,可使用其它多孔的电阻材料来限定阳极102。
应当理解,在图1A装置的操作期间,阳极102和第一及第二电连接器104a及104b的其中一个电连接器电连接在电源上,使它们之间存在电压电位。因此,当电镀溶液弯月面105存在于阳极102和晶片107之间,并且第一或第二电连接器104a/104b带电时,电流将在阳极102和被驱动的电连接器104a/104b之间流动。这个电流可使电镀反应发生在晶片107顶面的暴露于电镀溶液弯月面105的那些部分处。
图1B是显示了如之前图1A中所示的处理头103和阳极102相对于工作台109和晶片107的顶视图的图示。如之前论述,阳极102在其长尺寸方向上完全延伸越过晶片107。因此,当晶片107沿着方向111而在阳极102下面移动时,晶片107的整个顶面将暴露于阳极102下面的电镀溶液弯月面105中。另外,从图1B中应该明白,阳极102在与之前所述的第二弦相对应的方向上,即,在面向晶片107顶面的阳极102的矩形表面区域的短尺寸方向上,延伸越过晶片107。此外,从图1B中应该明白,第二弦基本平行于在与电连接器104a相对应的晶片107上的第一位置和与电连接器104b相对应的晶片107上的第二位置之间延伸的直线。
在电镀工艺期间,沉淀材料的均匀性由正在电镀的晶片区域,即在电镀溶液弯月面105和晶片107之间的界面上的电流分布来控制。正在电镀的区域上的电流分布可能受到阳极102与晶片107上所形成的带电的电连接器104a/104b的接近度的强烈影响。另外,电流分布可能受到与晶片107上所形成的电连接器104a/104b的品质的影响。此外,电连接器104a/104b暴露于电镀溶液中,可能导致从电连接器104a/104b附近的晶片表面上除去材料。另外,电连接器104a/104b暴露于电镀溶液中,可能导致关于材料沉积结果的在晶片与晶片之间的不均匀性。
考虑到前述状况,需要在电镀工艺期间支撑晶片107,以解决以下问题:
·建立可独立控制的电连接器104a/104b,使得离阳极102最远的电连接器104a/104b可带电,而最靠近阳极102的电连接器104a/104b不带电,
·防止随晶片一同形成的电连接器104a/104b暴露于电镀溶液中,和
·确保随晶片一同形成的电连接器104a/104b的物理特征在晶片与晶片之间是一致的。
本发明提供了一种解决上面与电镀工艺相关问题的晶片支撑装置和相关的使用方法。更具体地说,本发明的晶片支撑装置使用埋置在多层薄膜构造中的接触电路来解决上面问题。如以下进一步参照图2A-2C和3-3C所论述,每一个多层薄膜层都包括以下构件:
·分开的铜电路(暴露的或埋置的),其具有可从外部接触到的用于连接电源的部分,
·用于暴露晶片的敞开区域,
·用于提供液封的掩蔽区域(传导或非传导的),以防止电极至晶片的连接器被电镀溶液腐蚀,和
·标定点,即加工目标,以便于晶片和薄膜的正确定位。
图2A是显示了根据本发明一个实施例的多层晶片支撑装置的底层201顶视图的图示。底层201主要由薄膜205限定。在各种实施例中,薄膜205由非晶体膜材料限定,例如Ajedium Victrex PEEK、聚醚酰亚胺(PEI)、聚砜(PSU)或聚苯硫醚(PPS)。在一个实施例中,薄膜205利用热塑性工艺形成。
多层晶片支撑装置的底层201被限定为一种包括圆形切口211的连续部件,该切口具有比晶片107直径略小的直径。为了便于参照,晶片107的直径215在图2A中用虚线显示。下掩蔽区域214被限定在切口211周围,并且关于晶片107的直径215而径向延伸。在一个实施例中,下掩蔽区域214的径向厚度为大约2mm。在另一实施例中,下掩蔽区域214的径向厚度被限定在大约0.5mm至大约5.0mm的范围内。如此处所用的用语″大约″意味着在给定值的±10%的范围内。
晶片107将放置在底层201上,位于切口211上的基本居中的位置。因此,下掩蔽区域214用于掩蔽晶片107的底部周边区域。另外,下掩蔽区域214被称为晶片放置区域。为了防止电镀溶液进入多层晶片支撑装置的薄膜层之间的区域内,下掩蔽区域214包括密封剂区域213。密封剂区域213可包括粘合剂,其具有合适的配方,以便与晶片107和电镀溶液化学相容。在一个实施例中,粘合剂还配制成可在电镀工艺之后从晶片107上除去/清除粘合剂。
底层201包括标定点203a-203d,其用于确保在电镀工艺期间多层晶片支撑和晶片107相对于处理头103的恰当定位。图2A的实施例显示了四个标定点(203a-203d)。然而,可根据需要限定标定点的数量和位置,以便实现多层晶片支撑装置和晶片107在工作台109上的恰当定位。例如,在另一实施例中,在底层201的一端设有两个标定点,并且在底层201的对端设有一个标定点。还可提供标定点以帮助将晶片107恰当放置在底层201上,即,放置在下掩蔽区域214中。还应当理解,可在工作台109上提供调整销,以便匹配底层201的标定点。
当晶片107在阳极102下面移动时,阳极102的部分将设置在晶片107周边的外面,并设置工作台底层201上。如果底层201没有保持在与晶片107相近的电压电位下,从设置在晶片107周边外部的部分阳极102中放出的电流,其将被引导至晶片107上,从而导致在晶片107的边缘附近存在不均匀性,即过大的电流。晶片107边缘附近的过大电流可导致过量的铜沉积在晶片107的边缘附近,即边缘效应。因此,在整个晶片上的材料沉积将是不均匀的。如果包围晶片107的区域保持在或接近与晶片107相同的电位下,从阳极102发射出的电流将被均匀地引导至晶片和晶片周围的区域,从而最大程度地减小边缘效应。
为了抑制边缘效应,需要将电流吸引至包围晶片107的底层201区域。因此,底层201还包括牺牲阳极(207a/207b),其被限定为设置在底层201上的图案化的铜层。如参照图3A所述,牺牲阳极(207a/207b)被限定为第一部分207a和第二部分207b,以允许与设置在底层201上的其它电路分隔开。在一个实施例中,牺牲阳极部分207a/207b可接近晶片边缘大约0.005英寸的范围内。在另一实施例中,电介质材料可用于使牺牲阳极部分207a/207b与下掩蔽区域214中的晶片107分隔开,使得牺牲阳极部分207a/207b可在晶片107的周边下面延伸。牺牲阳极部分207a/207b应该充分延伸而超过下掩蔽区域214的周边,以确保在晶片107于阳极102下面移动期间,在阳极102和晶片107的周边之间保持电流均匀性。在一个实施例中,牺牲阳极部分207a/207b在底层201之上,在阳极102于电镀工艺开始和结束时所占据的位置之间延伸。
在一个实施例中,利用固定在底层201上的具有粘合剂背衬的铜带来限定牺牲阳极部分207a/207b。在另一实施例中,在底层201的制造期间将牺牲阳极部分207a/207b限定在底层201中。在另一实施例中,底层201由两层非晶体膜材料形成,其中牺牲阳极部分207a/207b由设置在这两层非晶体膜材料之间的铜层限定。在又一实施例中,底层201由包覆上铜的非晶体膜形成,其中非晶体膜利用足够量的铜进行浸渍,以便是电传导的。另外,提供电触头208a和208b,以便分别为牺牲阳极部分207a和207b提供电力。这些牺牲阳极电触头208a/208b可根据需要而定位在底层201周边的任何位置,以便与多层晶片支撑装置和电镀系统的其它特征相符。
牺牲阳极电触头208a/208b被限定成可与公用的牺牲阳极电源209相连。应当理解,可使用分开的电源来分别控制牺牲阳极(207a/207b)和晶片107的电压电位。因此,可与晶片107的电压电位分开地控制牺牲阳极(207a/207b)的电压电位。因此,可通过独立地控制牺牲阳极(207a/207b)的电压电位相对于晶片107的电压电位而控制边缘效应。
图2B是显示了根据本发明一个实施例的与图2A中的插图编号A-A相对应的底层201截面图的图示;因此,图2B是与垂直地穿过圆形切口211中心并垂直于底层201长边缘的平面相对应的截面图。位于晶片107下面的圆形切口211允许晶片107直接保持在工作台109上(未显示)。将晶片107直接保持在工作台109上避免了与确保底层201不会导致晶片107相对于处理头103和阳极102定位不一致相关的问题。因为下掩蔽区域214在晶片107和工作台109之间引入了分隔厚度,所以,可限定工作台109以配合在圆形切口211中,抵靠在晶片107的底部上。在一个实施例中,工作台109包括许多的高度可调节的销,其可升高而与晶片107的底部相接合,并且可降低而与晶片107分离。在另一实施例中,工作台109可包括高出的岛状区域,其被限定,以便配合在圆形切口211中,并与晶片107的底部相接合。
图2C是显示了根据本发明一个实施例的与图2A中的插图编号B-B相对应的底层201的截面图的图示。因此,图2C是与垂直地穿过圆形切口211中心并垂直于底层201短边缘的平面相对应的截面图。应当理解,图2C中所示的底层201的各个构件与之前参照图2A所述是相同的。
图3A是显示了根据本发明一个实施例的多层晶片支撑装置的顶层301的底视图的图示。顶层301主要由薄膜305来限定。在各种实施例中,薄膜305由非晶体膜材料来限定,例如Ajedium VictrexPEEK、聚醚酰亚胺(PEI)、聚砜(PSU)或聚苯硫醚(PPS)。在一个实施例中,薄膜305利用热塑性工艺而形成。
多层晶片支撑装置的顶层301被限定为一种包括圆形切口311的连续部件,该切口具有比晶片107直径略小的直径。为了便于参照,晶片107的直径215在图3A中用虚线显示。在一个实施例中,切口311的直径被限定为具有+0.0025英寸的公差。上掩蔽区域314被限定在切口311周围,并且关于晶片107的直径215而径向延伸。在一个实施例中,上掩蔽区域314的径向厚度被限定,以便覆盖晶片107周边的大约0.5mm至大约5.0mm之间,即,在不包括晶片周边边缘所限定的边界的范围内。
顶层301放置在晶片107之上,使得切口311在晶片107上基本居中。因此,通过切口311可接触到暴露于电镀工艺的晶片107的顶面。因此,上掩蔽区域314用于掩蔽晶片107的顶部周边区域。为了防止电镀溶液进入多层晶片支撑装置的薄膜层之间的区域,上掩蔽区域314包括密封剂区域313。密封剂区域313可包括粘合剂,其具有合适的配方,以便与晶片107和电镀溶液化学相容。在一个实施例中,粘合剂还配制成可在电镀工艺之后从晶片107上除去/清除粘合剂。
顶层301包括标定点303a-303d,其用于确保在电镀工艺期间多层晶片支撑和晶片107相对于处理头103的恰当定位。图3A的实施例显示了四个标定点(303a-303d)。然而,可根据需要限定标定点的数量和位置,以便实现多层晶片支撑装置和晶片107在工作台109上的正确定位。例如,在另一实施例中,在顶层301的一端设有两个标定点,并且在顶层301的对端设有一个标定点。还可提供标定点以帮助将顶层301正确放置在晶片107上,即,放置在上掩蔽区域314中。还应当理解,可在工作台109上提供调整销,以便匹配顶层301的标定点。
顶层301还包括第一电路307a和第二电路307b。第一电路307a被限定成可在第一位置310a与晶片107的顶面相接触,第一位置位于密封剂区域313的外部并位于上掩蔽区域314中。第二电路307b被限定成可在第二位置310b与晶片107的顶面相接触,第二位置位于密封剂区域313的外部并位于上掩蔽区域314中。第一电路和第二电路(307a和307b)各自包括相应的电触头(308a和308b)。这些电触头308a/308b可根据需要而定位在顶层301周边的任何位置,以便与多层晶片支撑装置和电镀系统的其它特征相符。各个电触头308a和308b分别连接在电源309和317上。
各个电源309和317是可独立控制的,从而可通过第一电路和第二电路而独立地将电力提供给晶片接触位置310a和310b。在电镀工艺期间,可对接触位置310a和310b上应用于晶片107边缘的电流进行控制,以便在晶片107建立特定的电流分布。例如,当晶片107在阳极102的下面移动时,离阳极102最远的接触位置(310a/310b)可以是带电的,而最靠近阳极102的接触位置(310a/310b)是不带电的。
在一个实施例中,利用固定在顶层301上的具有粘合剂背衬的铜带来限定第一电路和第二电路307a/307b。在另一实施例中,在顶层301的制造期间将第一电路和第二电路307a/307b限定在顶层301中。在另一实施例中,顶层301由两层非晶体膜材料形成,其中第一电路和第二电路307a/307b由设置在这两层非晶体膜材料之间的铜层来限定。在又一实施例中,第一电路和第二电路307a/307b由包覆上铜的非晶体膜形成,其中该非晶体膜利用足够量的铜进行浸渍,以便是电传导的。另外,在一个实施例中,在接触位置310a/310b与晶片107相接触的第一电路和第二电路307a/307b的那些部分,则通过导电性粘合剂来限定,这种导电性粘合剂确保可实现并保持与晶片107形成的正确电接触。这种导电性粘合剂还可用于确保建立在晶片与晶片之间的一致性电接触。
显示了图3A的实施例包括两个电路307a和307b。然而,应当理解,可在晶片107周边的许多位置限定许多与晶片107保持电接触的电路。另外,在其它实施例中,在特定的电路和晶片顶面之间建立的接触区域可较大或较小。应当理解,与晶片107相接触的电路的数量以及在各电路和晶片107之间的接触区域的尺寸,将对晶片107上相对于阳极102的电流分布产生相应的影响。因此,可优化电路的数量和特征,以便在晶片102上获得所需的相对于阳极102在晶片107上给定位置的电流分布。例如,当晶片107相对于阳极102移动时,可激励和不激励不同的电路,以便有利地操纵晶片107上相对于阳极102的电流分布。
图3B是显示了根据本发明一个实施例的与图3A中的插图编号C-C相对应的顶层301截面图的图示。因此,图3B是与垂直地穿过圆形切口311中心并垂直于顶层301短边缘的平面相对应的截面图。应当理解,图3B中所示的顶层301的各个构件与之前参照图3A所述是相同的。
图3C是显示了根据本发明一个实施例的与图3A中的插图编号D-D相对应的顶层301的截面图的图示;因此,图3C是与垂直地穿过圆形切口311中心并垂直于顶层301长边缘的平面相对应的截面图。应当理解,图3C中所示的顶层301的各个构件与之前参照图3A所述是相同的。
在一个实施例中,在将晶片107放置到底层201之前,提供用后即弃的薄膜(可消耗层)来保护下掩蔽区域214。在将顶层301放置到晶片107/底层201上之前,还可提供可消耗层来保护上掩蔽区域314。可消耗层可从底层/顶层剥离,以暴露出下掩蔽区域/上掩蔽区域。应当理解,保护上掩蔽区域314的可消耗层提供了在接触到晶片107之前对上掩蔽区域中的电路307a/307b的保护。可消耗层可由与用于限定薄膜205/305相似的非晶体膜材料来限定。
图4A是显示了根据本发明一个实施例的多层晶片支撑装置的组件的图示。图4A中所示的视图与之前图2B所示底层201的视图A-A以及之前图3B所示顶层301的视图C-C相对应。应当理解,图4A中所示的底层201和顶层301的各个构件与之前参照图2A和3A所述是相同的。图中显示晶片107夹在底层201和顶层301之间。应当理解,底层和顶层201/301是彼此相对于对方独立地定位的。此外,如之前所论述,各个底层和顶层201/301都包括许多的标定点,以便于其相对于晶片107和工作台109的恰当定位。
在一个实施例中,多层晶片支撑装置的各层具有在大约0.002英寸至大约0.030英寸范围内的厚度。另外,底层201可具有与顶层301不同的厚度。在一个实施例中,晶片107和多层晶片支撑装置的总厚度小于0.5mm。在另一实施例中,多成层晶片支撑装置的总厚度小于或等于晶片107的厚度。装配好的多层晶片支撑装置可被限定为是半刚性的。然而,应当理解,顶层301被限定为具有足够的柔韧性,以允许与上掩蔽区域314中的晶片107形成基本平齐的接合,以及与晶片107周边以外的底层201形成基本齐平的接合。
图4B是显示了根据本发明一个实施例的多层晶片支撑装置的组件的图示。图4B中所示的视图与之前图2C所示底层201的视图B-B以及之前图3C所示顶层301的视图D-D相对应。应当理解,图4B中所示的底层201和顶层301的各个构件与之前参照图2A和3A所述是相同的。
图5A至5D代表显示了根据本发明一个实施例的如之前相对于图1A所述并供多层晶片支撑装置使用的电镀装置的操作的顺序图示。图5A显示了在电镀工艺开始之后不久的装置。在图5中,晶片107在阳极102的下面以方向111而移动。在阳极102的下面建立了弯月面105。如图5A中所示,上掩蔽区域314的密封剂区域313用于当阳极102在其上面移动时,保护电接触位置310b免受电镀溶液弯月面105的影响。同样,当阳极102和弯月面105在电接触位置310b之上移动时,第二电路307b与其电源317断开,如箭头501所指示。此外,第一电路307a电连接在其电源309上。因此,造成电流流过弯月面105,并越过阳极102和电接触位置310a之间的晶片107顶面。
图5B显示了继续在阳极102下面从图5A所示位置移动的晶片107。当电接触位置310b移动而离开阳极102时,第二电路307b仍保持与其电源317断开。在一个实施例中,第二电路307b保持断开状态,直到阳极102和弯月面105足以远离电接触位置310b,以确保电接触位置310b不在电镀溶液的附近。
另外,第一电路和第二电路307a/307b的供电经过控制,以便优化在与弯月面105相接触的晶片107的顶面部分上存在的电流分布。在一个实施例中,当晶片107在阳极102的下面移动时,需要在弯月面105和晶片107之间的界面处保持基本均匀的电流密度。应当理解,保持阳极102离带电的电接触位置310a/310b,即阴极足够的距离,则允许弯月面105和晶片107之间的界面处的电流密度更为均匀。因而在一个实施例中,从为第一电路307a供电转变至为第二电路307b供电发生在当阳极102基本靠近晶片107顶面的中心线时,其中中心线定向成垂直于方向111。
在为第一电路307a供电转变到为第二电路307b供电的期间,第一电路307a的供电保持直到为第二电路307b建立起供电时为止。一旦为第二电路307b供电,第一电路307a就与其电源309断开。保持为至少一个电路307a/307b供电,可用于最大程度地减小在由电镀工艺所产生的材料沉积中用于间隙或偏差的电位。
图5C显示了在为第一电路307a供电转变到为第二电路307b供电之后,继续在阳极102下面移动的晶片107。图中显示第二电路307b连接在其电源317上。图中显示第一电路307a与其电源309断开,如箭头503所示。电流流过弯月面105,并越过位于阳极102和电连接器310b之间的晶片107的顶面而流向第二电路307b。
图5D显示了当电镀工艺将完成时,继续在阳极102下面移动的晶片107。上掩蔽区域314的密封剂区域313用于当阳极102在其上面移动时,保护电接触位置310a免于电镀溶液弯月面105的影响。同样,当阳极102和弯月面105在其上面移动时,第一电路307a与其电源309断开,如箭头503所示。
参看图5A-5D,其显示多层晶片支撑装置在电镀工艺期间放置并保持在工作台109上。工作台109被限定为具有带真空口和标定点的平面。工作台109由与多层晶片支撑装置、晶片107以及电镀溶液化学相容的材料形成。在各种实施例中,可由不锈钢或工程塑料如PET和PVDF来限定工作台109。
工作台109中的真空口用于在电镀工艺期间保持多层晶片支撑装置平靠在工作台109上。在一个实施例中,真空口在工作台109上均匀地间隔开,从而可均匀地保持住多层晶片支撑装置。因为多层晶片支撑装置预期是柔性的,所以重要的是将真空口配置成可提供均匀分布的固定力,以避免具有不均匀分布的多层晶片支撑装置的部分。
在电镀工艺以后,可从晶片107上剥离顶层301,以便处理晶片107,以进行进一步的加工处理。在一个实施例中,可在处理头附近设置洗涤棒/干燥棒。在这个实施例中,洗涤/干燥棒用于除去用过的电镀溶液、清洁晶片107和干燥晶片107。另外可以设想,在电镀工艺之后可重新调节多层晶片支撑装置,以便可反复使用它。
图6是显示了根据本发明一个实施例的用于在电镀工艺中支撑晶片的方法的流程图图示。提供了操作601,用于将晶片放置在底薄膜层和顶薄膜层之间,其中,待处理,即待电镀晶片的表面通过顶薄膜层的开口而暴露于外。在一个实施例中,底薄膜层和顶薄膜层各被限定为非晶体膜。在操作603中,在顶薄膜层和晶片的周边之间建立液封。还提供了操作605,用于在第一电路和晶片的第一周边位置之间建立电连接。在一个实施例中,第一电路集成在顶薄膜层上。在操作607中,在第二电路和晶片的第二周边位置之间建立电连接。第二周边位置是关于晶片与第一周边位置沿直径相对的。在一个实施例中,第二电路集成在顶薄膜层上。还提供了用于底薄膜层和顶薄膜层定位的操作609,使晶片放置在它们之间,并且位于电镀系统的工作台上。然后,在操作611中,工作台在电镀系统的处理头下面移动。工作台的移动造成通过顶薄膜层的开口而暴露于外的晶片表面被电镀。在一个实施例中,用于在电镀工艺中支撑晶片的方法还可包括以下操作:
·当远离第一周边位置的晶片部分正在进行处理时,为第一电路供电,
·当靠近第一周边位置的晶片部分正在进行处理时,使第一电路断电,
·当远离第二周边位置的晶片部分正在进行处理时,为第二电路供电,
·当靠近第二周边位置的晶片部分正在进行处理时,使第二电路断电,
·为设置在包围晶片的区域中的牺牲阳极供电,以便在晶片的周边边缘上保持均匀的电流密度,其中,牺牲阳极集成在底薄膜层上。
虽然已经就几个实施例描述了本发明,但是应当理解,本领域中技术人员通过阅读前面的说明书和研究附图将可以实现各种变型、添加、替代和其等效形式。因此,本发明旨在包括落在本发明真实精髓和范围内的所有这种变型、添加、替代和其等效形式。
Claims (20)
1.一种用于电镀工艺中的多层晶片处理系统,其包括:
底薄膜层,其包括晶片放置区域和包围所述晶片放置区域的牺牲阳极;和
被限定成将放置在所述底薄膜层之上的顶薄膜层,所述顶薄膜层包括定位在待处理晶片表面之上的敞开区域,所述顶薄膜层被限定成在所述顶薄膜层和待处理晶片之间围绕所述敞开区域的周边提供液封,所述顶薄膜层包括第一电路和第二电路,所述第一电路和第二电路被限定成在沿直径相对位置与待处理晶片的周边顶面形成电接触。
2.根据权利要求1所述的多层晶片处理系统,其特征在于,所述第一电路和第二电路各自可被独立控制,并与所述底薄膜层的牺牲阳极隔离开。
3.根据权利要求1所述的多层晶片处理系统,其特征在于,所述牺牲阳极、所述第一电路和所述第二电路各自配置成通过外部可接触到的电触头而与相应的电源连接起来。
4.根据权利要求1所述的多层晶片处理系统,其特征在于,所述底薄膜层的晶片放置区域由具有比待处理晶片更小直径的圆形敞开区域、以及掩蔽区域来限定,所述掩蔽区域由所述敞开区域的边缘限定,所述掩蔽区域包括被限定成在所述底薄膜层和待处理晶片之间形成液封的密封剂区域。
5.根据权利要求1所述的多层晶片处理系统,其特征在于,所述底薄膜层和顶薄膜层各自被限定为非晶体膜。
6.根据权利要求5所述的多层晶片处理系统,其特征在于,所述非晶体膜是Ajedium Victrex PEEK、聚醚酰亚胺(PEI)、聚砜(PSU)、聚苯硫醚(PPS)或包覆上或浸渍上铜的任何前述非晶体膜。
7.根据权利要求1所述的多层晶片处理系统,其特征在于,所述底薄膜层和顶薄膜层各自包括许多对准的标定点,以便于将所述多层晶片处理系统放置和定位在电镀系统中。
8.一种用于在电镀工艺中使用的晶片支撑装置,其包括:
第一材料层,其具有用于接收待处理晶片的区域;
被限定在所述第一材料层之上的牺牲阳极;
构造成重叠在所述晶片的周边区域以及所述晶片周边区域外部的所述第一材料层上的第二材料层,所述第二材料层包括使所述待处理晶片的表面暴露出的切口,所述第二材料层还构造成在所述第二材料层和所述晶片的周边区域之间形成密封;和
集成在所述第二材料层中的一对电路,所述这对电路中的各电路包括被限定成与待处理晶片表面形成电连接的电触头,所述这对电路与所述牺牲阳极之间电绝缘。
9.根据权利要求8所述的晶片支撑装置,其特征在于,所述牺牲阳极埋置在所述第一材料层中。
10.根据权利要求8所述的晶片支撑装置,其特征在于,还包括:
被限定成在所述第二材料层和所述待处理晶片的周边区域之间形成密封的粘合剂。
11.根据权利要求8所述的晶片支撑装置,其特征在于,所述第一和第二材料层包括对准的标定点,以便于将所述第一和第二材料层放置和定位在电镀系统中。
12.根据权利要求8所述的晶片支撑装置,其特征在于,所述这对电路中的各个电路被限定成围绕所述晶片的周边在沿直径相对的位置处与待处理晶片的表面相连。
13.根据权利要求8所述的晶片支撑装置,其特征在于,所述牺牲阳极配置成与第一电源相连,所述这对电路配置成与第二电源相连,并且所述第一和第二电源是可独立控制的。
14.根据权利要求8所述的晶片支撑装置,其特征在于,所述第一材料层还包括,
圆形切口,其具有比待处理晶片的直径更小的直径,和
在所述切口周围形成的掩蔽区域,所述掩蔽区域被限定在所述切口的边缘与待放置在所述切口之上的居中位置处的晶片边缘之间,所述掩蔽区域包括被限定成用于在所述第一材料层和所述晶片之间形成密封的粘合剂。
15.根据权利要求8所述的晶片支撑装置,其特征在于,所述第一和第二材料层各自被限定为非晶体膜。
16.根据权利要求15所述的晶片支撑装置,其特征在于,所述非晶体膜是Ajedium Victrex PEEK、聚醚酰亚胺(PEI)、聚砜(PSU)、聚苯硫醚(PPS)或包覆上或浸渍上铜的任何前述非晶体膜。
17.一种用于在电镀工艺中支撑晶片的方法,包括:
将晶片放置在底薄膜层和顶薄膜层之间,其中,待处理晶片表面通过所述顶薄膜层的开口而暴露出;
在所述顶薄膜层和所述晶片的周边之间建立液封;
在第一电路和所述晶片的第一周边位置之间建立电连接,其中,所述第一电路集成在所述顶薄膜层上;
在第二电路和所述晶片的第二周边位置之间建立电连接,所述第二周边位置围绕所述晶片而与所述第一周边位置沿直径相对,其中,所述第二电路集成在所述顶薄膜层上;
将之间放置有晶片的所述底薄膜层和顶薄膜层定位在电镀系统的工作台上;和
使所述工作台在所述电镀系统的处理头下面移动,所述移动导致通过所述顶薄膜层中的开口而暴露出的所述晶片表面被电镀处理。
18.根据权利要求17所述的用于在电镀工艺中支撑晶片的方法,其特征在于,还包括:
当远离所述第一周边位置的晶片部分正在进行处理时,为所述第一电路供电;
当靠近所述第一周边位置的晶片部分正在进行处理时,使所述第一电路断电;
当远离所述第二周边位置的晶片部分正在进行处理时,为所述第二电路供电;
当靠近所述第二周边位置的晶片部分正在进行处理时,使所述第二电路断电;
其中,在给定的时间为所述第一电路或第二电路供电。
19.根据权利要求17所述的用于在电镀工艺中支撑晶片的方法,其特征在于,还包括:
为设置在晶片周围区域中的牺牲阳极供电,以便在所述晶片的周边边缘处保持均匀的电流密度,其中,所述牺牲阳极集成在所述底薄膜层上。
20.根据权利要求17所述的用于在电镀工艺中支撑晶片的方法,其特征在于,所述底薄膜层和顶薄膜层各自被限定为非晶体膜。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/014,527 | 2004-12-15 | ||
US11/014,527 US7566390B2 (en) | 2004-12-15 | 2004-12-15 | Wafer support apparatus for electroplating process and method for using the same |
PCT/US2005/044047 WO2006065580A2 (en) | 2004-12-15 | 2005-12-05 | Wafer support apparatus for electroplating process and method for using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101443485A CN101443485A (zh) | 2009-05-27 |
CN101443485B true CN101443485B (zh) | 2011-03-30 |
Family
ID=36582511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800483326A Expired - Fee Related CN101443485B (zh) | 2004-12-15 | 2005-12-05 | 用于电镀工艺的晶片支撑装置和使用该装置的方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US7566390B2 (zh) |
EP (1) | EP1838905A2 (zh) |
JP (1) | JP5238261B2 (zh) |
KR (1) | KR100964132B1 (zh) |
CN (1) | CN101443485B (zh) |
MY (1) | MY147737A (zh) |
SG (1) | SG158117A1 (zh) |
TW (1) | TWI285928B (zh) |
WO (1) | WO2006065580A2 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007022016B3 (de) * | 2007-04-26 | 2008-09-11 | Ramgraber Gmbh | Galvanisierungsvorrichtung für flache, insbesondere scheibenförmige Gegenstände |
CN101348928B (zh) | 2007-07-20 | 2012-07-04 | 罗门哈斯电子材料有限公司 | 镀钯及镀钯合金之高速方法 |
US8188575B2 (en) * | 2010-10-05 | 2012-05-29 | Skyworks Solutions, Inc. | Apparatus and method for uniform metal plating |
US20130306465A1 (en) * | 2012-05-17 | 2013-11-21 | Applied Materials, Inc. | Seal rings in electrochemical processors |
US9689084B2 (en) | 2014-05-22 | 2017-06-27 | Globalfounries Inc. | Electrodeposition systems and methods that minimize anode and/or plating solution degradation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5522975A (en) * | 1995-05-16 | 1996-06-04 | International Business Machines Corporation | Electroplating workpiece fixture |
US6143155A (en) * | 1998-06-11 | 2000-11-07 | Speedfam Ipec Corp. | Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly |
CN1272956A (zh) * | 1997-09-30 | 2000-11-08 | 塞米图尔公司 | 在微电子元件的制造过程中用于控制工件表面暴露于处理液的装置和方法 |
US20040020781A1 (en) * | 1998-04-21 | 2004-02-05 | Applied Materials, Inc. | Electro-chemical deposition cell for face-up processing of single semiconductor substrates |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02101189A (ja) * | 1988-10-05 | 1990-04-12 | L Daburu Ii:Kk | 精密電気めっき方法及びその装置 |
JPH02153089A (ja) * | 1988-12-02 | 1990-06-12 | Hitachi Cable Ltd | ストライプめっき条の製造方法および装置 |
JPH0536698A (ja) * | 1991-07-31 | 1993-02-12 | Matsushita Electron Corp | ウエーハメツキ用治具 |
JPH10251895A (ja) * | 1997-03-11 | 1998-09-22 | Dainippon Printing Co Ltd | リードフレームの部分めっき装置および部分めっき方法 |
US6090711A (en) * | 1997-09-30 | 2000-07-18 | Semitool, Inc. | Methods for controlling semiconductor workpiece surface exposure to processing liquids |
EP1099012A4 (en) * | 1998-07-10 | 2006-11-15 | Semitool Inc | METHOD AND APPARATUS FOR COPPER TEMPERATURE USING CURRENT COATING AND ELECTRIC COATING |
JP2000232078A (ja) * | 1999-02-10 | 2000-08-22 | Toshiba Corp | メッキ方法及びメッキ装置 |
US6495005B1 (en) * | 2000-05-01 | 2002-12-17 | International Business Machines Corporation | Electroplating apparatus |
US6488040B1 (en) * | 2000-06-30 | 2002-12-03 | Lam Research Corporation | Capillary proximity heads for single wafer cleaning and drying |
US7093375B2 (en) * | 2002-09-30 | 2006-08-22 | Lam Research Corporation | Apparatus and method for utilizing a meniscus in substrate processing |
US7153400B2 (en) * | 2002-09-30 | 2006-12-26 | Lam Research Corporation | Apparatus and method for depositing and planarizing thin films of semiconductor wafers |
US7704367B2 (en) * | 2004-06-28 | 2010-04-27 | Lam Research Corporation | Method and apparatus for plating semiconductor wafers |
US20070082299A1 (en) * | 2005-10-11 | 2007-04-12 | Lam Research Corp. | Methods and apparatus for fabricating conductive features on glass substrates used in liquid crystal displays |
-
2004
- 2004-12-15 US US11/014,527 patent/US7566390B2/en active Active
-
2005
- 2005-12-05 WO PCT/US2005/044047 patent/WO2006065580A2/en active Search and Examination
- 2005-12-05 EP EP05848890A patent/EP1838905A2/en not_active Withdrawn
- 2005-12-05 JP JP2007546741A patent/JP5238261B2/ja not_active Expired - Fee Related
- 2005-12-05 CN CN2005800483326A patent/CN101443485B/zh not_active Expired - Fee Related
- 2005-12-05 KR KR1020077015993A patent/KR100964132B1/ko not_active IP Right Cessation
- 2005-12-05 SG SG200908144-9A patent/SG158117A1/en unknown
- 2005-12-12 MY MYPI20055818A patent/MY147737A/en unknown
- 2005-12-15 TW TW094144451A patent/TWI285928B/zh not_active IP Right Cessation
-
2009
- 2009-06-23 US US12/490,239 patent/US7828951B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5522975A (en) * | 1995-05-16 | 1996-06-04 | International Business Machines Corporation | Electroplating workpiece fixture |
CN1272956A (zh) * | 1997-09-30 | 2000-11-08 | 塞米图尔公司 | 在微电子元件的制造过程中用于控制工件表面暴露于处理液的装置和方法 |
US20040020781A1 (en) * | 1998-04-21 | 2004-02-05 | Applied Materials, Inc. | Electro-chemical deposition cell for face-up processing of single semiconductor substrates |
US6143155A (en) * | 1998-06-11 | 2000-11-07 | Speedfam Ipec Corp. | Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly |
Also Published As
Publication number | Publication date |
---|---|
JP2008524847A (ja) | 2008-07-10 |
US20060124451A1 (en) | 2006-06-15 |
TW200633068A (en) | 2006-09-16 |
US20090260992A1 (en) | 2009-10-22 |
CN101443485A (zh) | 2009-05-27 |
JP5238261B2 (ja) | 2013-07-17 |
US7828951B2 (en) | 2010-11-09 |
EP1838905A2 (en) | 2007-10-03 |
KR100964132B1 (ko) | 2010-06-16 |
KR20070088787A (ko) | 2007-08-29 |
SG158117A1 (en) | 2010-01-29 |
WO2006065580A2 (en) | 2006-06-22 |
US7566390B2 (en) | 2009-07-28 |
TWI285928B (en) | 2007-08-21 |
MY147737A (en) | 2013-01-15 |
WO2006065580A3 (en) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8419917B2 (en) | Electroplating head and method for operating the same | |
US8048283B2 (en) | Method and apparatus for plating semiconductor wafers | |
JP4766579B2 (ja) | 電気化学堆積装置 | |
US6585876B2 (en) | Flow diffuser to be used in electro-chemical plating system and method | |
DE60013009T2 (de) | Vorrichtung zur Kupfer-Elektroplattierung mit der Möglichkeit einer thermischen Behandlung | |
CN101443485B (zh) | 用于电镀工艺的晶片支撑装置和使用该装置的方法 | |
TWI248992B (en) | Substrate holder system with substrate extension apparatus and associated method | |
KR101546148B1 (ko) | 전기-도금 및 전기-도금 실시를 위한 장치 | |
TW201248780A (en) | Method and apparatus for filling interconnect structures | |
US20030132118A1 (en) | Electroplating of semiconductor wafers | |
KR101359211B1 (ko) | 액정 디스플레이용 유리 기판 상에 도전성 피쳐들을제조하는 방법 및 장치 | |
CN102738071B (zh) | 用于填充互连结构的方法及设备 | |
WO2022173655A1 (en) | Apparatus for post exposure bake of photoresist | |
JP2005068494A (ja) | 薄膜処理装置、薄膜処理方法、薄膜トランジスタおよび表示装置 | |
CN115516140A (zh) | 用于保持晶片边缘的材料完整性的唇形密封件边缘排除工程 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110330 Termination date: 20161205 |