CN115516140A - 用于保持晶片边缘的材料完整性的唇形密封件边缘排除工程 - Google Patents

用于保持晶片边缘的材料完整性的唇形密封件边缘排除工程 Download PDF

Info

Publication number
CN115516140A
CN115516140A CN202180031832.8A CN202180031832A CN115516140A CN 115516140 A CN115516140 A CN 115516140A CN 202180031832 A CN202180031832 A CN 202180031832A CN 115516140 A CN115516140 A CN 115516140A
Authority
CN
China
Prior art keywords
lip seal
metal
semiconductor substrate
substrate
electroplating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180031832.8A
Other languages
English (en)
Inventor
贾斯廷·奥伯斯特
布莱恩·L·巴卡柳
卡利·托尔凯尔森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN115516140A publication Critical patent/CN115516140A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/004—Sealing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

将金属顺序电沉积到半导体衬底上的贯穿掩模的特征中，以减少唇形密封件对掩模材料的压力的有害后果。在第一电镀步骤中，使用唇形密封件电沉积第一金属(例如，镍)，该唇形密封件具有在距衬底边缘第一距离处与半导体衬底接触的最内接触点。在第二电镀步骤中，第二金属(例如锡)使用具有与半导体衬底接触的最内接触点(该最内接触点距衬底边缘的距离大于第一距离)的唇形密封件进行电沉积。这允许至少部分地从可能在第一电沉积步骤期间损坏的点转移唇形密封件压力，并防止在第一电镀步骤期间可能在掩模材料中形成的任何裂缝受电解液影响。

Description

用于保持晶片边缘的材料完整性的唇形密封件边缘排除工程
通过引用并入
PCT申请表作为本申请的一部分与本说明书同时提交。如在同时提交的PCT申请表中所标识的本申请要求享有其权益或优先权的每个申请均通过引用全文并入本文且用于所有目的。
技术领域
本发明涉及用于制造半导体器件的方法和装置。具体而言，本发明的实施方案涉及金属的电沉积，特别是贯穿掩模电镀。
背景技术
半导体器件制造中的贯穿掩模电镀涉及将金属电沉积到凹陷特征中，该凹陷特征在凹陷特征的底部具有暴露的导电层。这些衬底中的凹陷特征的侧壁和场区由非导电掩模材料(例如光致抗蚀剂)制成。在电镀期间，半导体衬底通过与掩膜材料下面的导电层进行电接触并通过从电源向该层施加负电压而被阴极偏置。该接触通常在衬底保持器组件中的半导体衬底的外围处进行。
衬底保持器通常还包括保持半导体衬底的杯和弹性体唇形密封件，该弹性体唇形密封件将晶片衬底的外边缘和背面从电解液密封。在电镀过程中，使阴极偏置的衬底与电解液接触，从而导致电解液在与半导体衬底上的阴极偏置金属接触时引起电解液中所含离子的电化学还原。在某些应用中，例如在晶片级封装(WLP)中，使用含有锡和银离子的电解液对两种金属(例如锡和银)进行电镀。然后可以使用形成的锡银(SnAg)凸块将多个衬底焊接在一起。
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
发明内容
提供了用于将金属顺序电沉积到半导体衬底上的贯穿掩模的凹陷特征中的方法和装置。所提供的方法可用于减少顺序电镀期间掩模材料损坏的有害后果。
在一方面，提供了将金属电沉积到具有多个贯穿掩模的凹陷特征的半导体衬底上的方法。该方法包括：(a)使用第一唇形密封件在第一电镀槽中将第一金属电沉积到所述半导体衬底的所述凹陷的贯穿掩模特征中，而不完全填充所述凹陷的贯穿掩模特征，其中所述第一唇形密封件在所述半导体衬底的外围接触所述半导体衬底，并且其中介于所述第一唇形密封件和所述半导体衬底之间的最内接触点位于距所述半导体衬底边缘的第一距离处；以及(b)在(a)之后，使用第二唇形密封件在第二电镀槽中将第二金属电沉积到所述半导体衬底的所述凹陷的贯穿掩模特征中，其中所述第二唇形密封件在所述半导体衬底的外围接触所述半导体衬底，其中所述第二唇形密封件和所述半导体衬底之间的最内接触点位于距所述半导体衬底的所述边缘第二距离处，并且其中所述第二距离大于所述第一距离。在一些实施方案中，所述掩模材料是光致抗蚀剂，并且所述第一和第二唇形密封件接触所述半导体衬底上的所述光致抗蚀剂材料。在一些实施方案中，所述第二金属的电沉积不会导致电沉积的所述第二金属突出到掩模材料的水平之上。
在一些实施方案中，在所述第一金属已经被电沉积之后，该方法包括在之后解除所述半导体衬底与所述第一唇形密封件的接触，并且在电镀第二金属之前使所述半导体衬底在一段时间(例如，至少一小时)不与唇形密封件接触。
当所述第一金属的沉积在温电解液中进行时，所述方法特别有用，因为温电解液更可能导致所述唇形密封件附近的所述掩模材料损坏。在一个实施方案中，所述第一金属在具有大于25℃，例如大于40℃的温度的电镀浴(电解液)中电沉积。在一具体实现方案中，所述第一金属是镍，并且使用具有大于25℃，例如大于40℃的温度的镀浴来电沉积所述镍。
在一实施方案中，所述第一金属是镍，所述第二金属是锡或锡和银的组合。在一些实施方案中，所述第一金属是镍，所述第二金属是锡或锡和银的组合，并且该方法另外包括在电沉积镍之前将铜电沉积到所述凹陷的贯穿掩模特征中。
在一些实施方案中，所述第一唇形密封件和所述第二唇形密封件是不同的唇形密封件，并且所述第二唇形密封件具有小于所述第一唇形密封件的直径(指所述唇形密封件的内径)。
在替代实施方案中，所述第一唇形密封件和所述第二唇形密封件是相同的唇形密封件，其被配置为被调整以在不同位置接触衬底。
在一实施方案中，在金属的顺序沉积期间使用的所述半导体衬底是部分制造的高带宽存储器(HBM)设备。
在一些实施方案中，进一步提供的方法还包括以下步骤：将光致抗蚀剂涂敷到所述半导体衬底上；将所述光致抗蚀剂曝光；图案化所述光致抗蚀剂并且将所述图案转移至所述半导体衬底；以及选择性地从所述半导体衬底上去除所述光致抗蚀剂。
在另一方面，提供了一种用于将金属电镀到半导体衬底上的系统。该系统包括：(a)第一电镀装置，其被配置为将第一金属电沉积到所述半导体衬底上，所述第一电镀装置包括具有第一唇形密封件的衬底保持器；(b)被配置用于将第二金属电沉积到所述半导体衬底上的第二电镀装置，所述第二电镀装置包括具有第二唇形密封件的衬底保持器，其中所述第二唇形密封件具有小于所述第一唇形密封件的直径；以及(c)控制器，其包括程序指令。所述程序指令被配置为执行以下步骤：(i)在所述第一电镀装置中电镀所述第一金属以部分地填充所述半导体衬底上的贯穿掩模的凹陷特征；以及(ii)在所述第一金属已经被电镀之后，在所述第二电镀装置中电镀所述第二金属。
在另一方面，提供了一种用于将金属电镀到半导体衬底上的系统，其中该系统包括：(a)第一电镀装置，其被配置用于将第一金属从加热的电解液电沉积到所述半导体衬底上，所述第一电镀装置包括具有第一唇形密封件的衬底保持器；以及(b)第二电镀装置，其被配置用于将第二金属从未加热的电解液电沉积到所述半导体衬底上，所述第二电镀装置包括具有第二唇形密封件的衬底保持器，其中所述第二唇形密封件比所述第一唇形密封件具有较小的直径。
本文提供的任何装置可以包括具有程序指令的控制器，该程序指令被配置为引起本文提供的方法的任何步骤。
在另一方面，提供了一种非临时性计算机机器可读介质，其中该非临时性计算机机器可读介质包括被配置为引起本文提供的任何方法的步骤的代码。
本说明书中描述的主题的实现方案的这些和其他方面在附图和以下描述中阐述。
附图说明
图1A提供了根据本文提供的实施方案的在贯穿掩模的凹陷特征中沉积第一金属期间衬底保持器中的半导体衬底的一部分的示意性横截面图。
图1B提供了在没有唇形密封件边缘排除工程的情况下在第二金属的沉积期间衬底保持器中的半导体衬底的一部分的示意性横截面图。
图1C提供了根据本文提供的实施方案的在第二金属的沉积期间衬底保持器中的半导体衬底的一部分的示意性横截面图。
图2是根据本文提供的实施方案的可以在电镀期间使用的具有不同直径的两个唇形密封件的环形部分的示意性俯视图。
图3是根据本文提供的实施方案的电沉积方法的工艺流程图。
图4A-4C根据本文提供的实施方案显示了可用于电沉积的可修改唇形密封件的一部分的示意性横截面图。
图5A-5B根据本文提供的实施方案显示了可用于电沉积的不同可修改唇形密封件的示意性横截面图。
图6是根据本文提供的实施方案可用于电镀的电镀槽的简化示意性横截面图。
图7是根据本文提供的实施方案可用于电镀的工具的示意性俯视图。
具体实施方式
在半导体设备处理中使用的一些工艺中，采用将几种金属顺序电沉积到半导体衬底上的贯穿掩模的凹陷特征中。例如，在一些用于制造高带宽存储器(HBM)设备的处理方法中，镍被电沉积到贯穿掩模的特征中，然后将锡或锡银组合电沉积到相同的凹陷特征中。该工艺通常包括将半导体衬底固定在衬底保持器中，并将半导体衬底的工作表面浸入含有镍离子的电解液中，对衬底进行阴极偏置，以及将镍电沉积到贯穿掩模的特征中。当半导体衬底被固定在衬底保持器中时，唇形密封件压在半导体衬底外围的掩模材料上。在镍的电沉积完成后，将衬底从衬底保持器上释放出来，有时会在开始电沉积第二金属之前储存一段时间(例如，1-24小时)。在储存之后，半导体衬底再次被放置到衬底保持器中，其中唇形密封件再次压在衬底外围的掩模材料上。然后使衬底与第二电解液(例如，与含有Sn2+离子或Sn2+和Ag+离子的混合物的电解液)接触，并被阴极偏置以将第二金属(例如，锡或锡-银组合)沉积到贯穿掩模的凹陷特征中。
在贯穿掩模(例如，贯穿光致抗蚀剂)的特征中顺序电沉积金属期间遇到的问题之一是在第一金属的电沉积期间在掩模材料中无意形成裂缝，这可能在随后的第二金属的电沉积期间导致在衬底的外围有缺陷的电镀。由于衬底保持器中的唇形密封件对掩模材料的压缩，以及在随后衬底从衬底保持器中取出并在电镀第二金属之前将其放入储存状态中之后释放该压缩，可能会形成裂缝。当在第一金属的电沉积期间使用温的或热的电解液时，裂纹会加剧。已发现，在第二金属的电沉积期间，电解液会渗入裂缝中，这可能导致第二金属在掩模材料下方发生不希望的电沉积，随后掩模材料剥离或脱落。这些问题导致第二金属的电沉积不均匀。
提供了用于防止或最小化第二金属的缺陷电镀的方法和装置。该方法和装置特别适用于在半导体衬底上电镀，其中第一电沉积在高温(例如，其中第一电沉积中的电解液温度大于约25℃，例如大于约30℃，或大于约40℃)下进行，但不限于这些应用。所提供的方法可以在HBM存储器的制造过程中使用，但通常适用于任何利用顺序电沉积金属到凹陷特征中的工艺。这些方法可用于在各种金属的电沉积期间最大限度地减少电镀缺陷，但将主要参考先电沉积镍(Ni)，然后电沉积锡银(SnAg)这样的顺序来说明。
权利要求中使用的术语“金属”是指一种或多种金属，并且“金属的电沉积”不限于单一金属的电沉积。例如，“金属”可以是锡和银的组合。在一些实施方案中，所述方法用于先进行镍(Ni)的电沉积，随后是锡(Sn)作为单一金属的电沉积。在一些实施方案中，这些方法用于先进行铜(Cu)的电沉积，然后是镍(Ni)的电沉积，然后是锡(Sn)或锡银(SnAg)的电沉积。
如本文所使用的术语“半导体衬底”是指处于半导体设备制造的任何阶段的衬底，在其结构中的任何位置包含半导体材料。应理解的是，半导体衬底中的半导体材料不需要暴露。具有覆盖半导体材料的多个其他材料(例如，电介质)层的半导体晶片是半导体衬底的示例。以下详细描述假设所公开的实施方案在半导体晶片上实施，例如在200mm、300mm或450mm半导体晶片上实施。然而，所公开的实施方案不限于此。工件可以具有各种形状、尺寸和材料。除了半导体晶片之外，可以利用所公开的实施方案的其他工件包括各种制品，例如印刷电路板等。
除非另有说明，否则当用于参考数值时，术语“约”包括与所列举数值相差±10％的范围。
根据所提供的方法，将金属顺序电沉积到半导体衬底上的贯穿掩模的特征中，以减少唇形密封件对掩模材料的压力的有害后果。在第一电镀步骤中，使用唇形密封件电沉积第一金属(例如，镍)，该唇形密封件具有在距衬底边缘第一距离处与半导体衬底接触的最内接触点。在第二电镀步骤中，使用具有与半导体衬底接触的最内接触点(该最内接触点距衬底边缘的距离大于第一距离)的唇形密封件电沉积第二金属(例如锡银)。该顺序导致在第一金属的沉积期间可能损坏的掩模的至少一些部分上的压力降低，并且还可以保护这些部分免受电解液的影响。
所述方法由图1A、1B和1C说明，图1A、1B和1C显示了在将金属电沉积到贯穿掩模的特征中期间衬底保持器中的半导体衬底的外围部分的示意性横截面图，其中衬底被保持在面朝下的方向。图1A说明了将第一金属(例如镍)电沉积到贯穿掩模的特征中。衬底101通常是半导体晶片，其具有部分103(其可以包括半导体、电介质和导电层的组合)和与部分103直接接触的导电种子层105。导电种子层105可以包括各种金属，例如铜(包括铜合金)、钴、钌等。半导体衬底外围的种子层用于电接触和电镀过程中使衬底负偏置。第一金属层107(例如，镍层)被沉积到凹陷的贯穿掩模特征中，该特征由种子层105上方的图案化掩模层109(例如，光致抗蚀剂层)形成。在第一金属层的电沉积之前，种子层105在贯穿掩模的凹陷特征的底部暴露于电解液。在电镀第一金属的过程中，将半导体衬底101放入衬底保持器中，使得导电触点111(电连接到电源)接触衬底外围的种子层105，并配置为在电镀期间使半导体衬底101负偏置。半导体衬底被压入唇形密封件113中，其中唇形密封件113与半导体衬底101的最内接触点115位于衬底的外围，如图所示，距半导体衬底101的边缘的距离为D1。半导体衬底101由衬底保持器的杯117支撑。唇形密封件113通常由弹性体材料制成并且具有压在衬底周边的掩模材料109上的环形部分。可以看出，由于掩模材料109的压缩，在掩模材料109中与唇形密封件133的接触点附近形成裂缝。
如果不采取任何措施来减轻对掩模材料的损害的后果，并且不设计边缘排除区(从衬底边缘到衬底与唇形密封件的最内接触点的区域)，则在第二金属的沉积期间使用与第一唇形密封件相同直径的唇形密封件。例如，在第一金属的电沉积之后(如图1A所示)，将衬底从晶片保持器中取出，并且在可选储存之后，可以将其转移到具有同样的唇形密封件的第二晶片保持器上，该唇形密封件压在掩模材料的与电镀第一金属期间使用的唇形密封件相同的位置。这由图2A说明，图2A显示了晶片衬底的边缘部分经历第二金属在第一金属上的电沉积的示意性横截面图。在衬底的工作表面浸入含有第二金属离子的电解液中同时，第二金属119(例如锡银)沉积在第一金属107(例如镍)上。在这种情况下，从衬底边缘到唇形密封件133与衬底101的最内接触点的距离D2与在第一金属沉积期间使用的距离D1相同。这种布置可能导致第二金属在掩模材料下方的不期望的电沉积、掩模材料的脱落以及靠近衬底边缘的第二金属的不均匀电沉积。
在本文提供的实施方案中，边缘排除区被设计成使得在第二金属的电沉积期间，唇形密封件被配置为使得从衬底的边缘到唇形密封件与衬底的最内接触点之间存在的距离比从衬底的边缘到在第一金属电沉积期间使用的唇形密封件的最内接触点的距离大。例如，这可以通过使用具有比在第一金属的电沉积期间使用的唇形密封件小的直径(指与衬底接触的唇形密封件的环形部分的内径)的唇形密封件来实现。这由图1C说明，该图1C显示了经历第二金属的电沉积的衬底的边缘的示意性部分横截面图。在该实现方案中，使用具有比图1A中所示的唇形密封件113小的直径的唇形密封件114。距唇形密封件114与晶片衬底101的最内接触点116的距离D3大于图1A所示的距离D1。在一些实施方案中，从晶片的边缘到唇形密封件114与衬底101的外部接触点的距离D4也大于从晶片的边缘到在第一金属的电沉积期间使用的唇形密封件113和衬底101的外部接触点的等效距离。通过在第二金属的电沉积期间使用较小直径的唇形密封件，可以减少或避免掩模材料中的裂纹和随后的电镀不均匀性的有害影响。
在具体实现方案中，在镍(第一金属)的电沉积期间使用的唇形密封件在距衬底的边缘2.25mm处具有与衬底接触的最内接触点，并且在锡银(第二金属)的电沉积期间使用的唇形密封件在距衬底边缘2.40mm处具有与衬底接触的最内接触点。
在一些实施方案中，在第二金属的电沉积期间从衬底的边缘到唇形密封件与衬底的最内接触点的距离比在第一金属的电沉积期间从衬底的边缘到唇形密封件与衬底的最内接触点的距离大大约0.1-0.5mm，例如大约0.15-0.25mm。换言之，参考图1A和1C，在一些实施方案中，D3减去D1为约0.1-0.5mm，例如约0.15-0.25mm。这也可以通过图2来说明，该图2显示了两个唇形密封件的最内径的示意性俯视图。唇形密封件201是在第一金属的电沉积期间使用的较大直径的唇形密封件。唇形密封件203是在第二金属的电沉积期间使用的较小直径的唇形密封件。两个唇形密封件的半径之差L在一些实施方案中为约0.1-0.5mm，例如约0.15-0.25mm，并且对应于上文参照图1A和1C所示的横截面图描述的D3和D1的差。
图3提供了根据本文提供的实施方案使用边缘排除区工程进行电镀的示例性工艺流程图。该工艺开始于步骤301，其中向电镀装置提供具有贯穿掩模的凹陷特征的半导体衬底。衬底(例如，部分制造的HBM设备)固定在具有唇形密封件的衬底保持器中，该唇形密封件压在衬底边缘的掩模材料上，并浸入被配置用于将金属电镀到贯穿抗蚀剂的凹陷特征中的电镀溶液中。电镀溶液包含被镀金属的离子，并且任选地可以包含酸。在步骤303中，使用唇形密封件将第一金属电沉积到凹陷特征中而不完全填充凹陷特征，该唇形密封件被配置为使得唇形密封件和半导体衬底之间的最内接触点位于距半导体衬底的边缘第一距离处。接着，在步骤305中，使用唇形密封件将第二金属电沉积到凹陷特征中，该唇形密封件被配置为使得唇形密封件和半导体衬底之间的最内接触点位于距半导体衬底的边缘更大的距离处。在一些实施方案中，第一金属和第二金属的电沉积使用两个不同的衬底保持器进行，其中用于第一金属的电沉积的衬底保持器具有比第二金属的电沉积中使用的唇形密封件更大直径的唇形密封件。
虽然在一些实施方案中，边缘排除区可以通过使用不同直径的唇形密封件来设计，但在其他实施方案中，可以通过使用被配置为使用扭矩或压缩来修改的单个唇形密封件来获得相同的效果。
在一些实施方案中，唇形密封件使用扭矩从第一配置改变为第二配置。这种唇形密封件407的一个示例在图4A-4C中示出，其中唇形密封件-晶片的最内接触点401、403和405的位置可以通过使用将衬底409保持在图4A的配置、图4B的配置和图4C的配置之间的杯411上的扭矩来改变。例如，当唇形密封件407处于图4A所示的位置时，可以进行第一金属的电镀，其中唇形密封件407在位置401(指最内接触点)处接触半导体衬底409。接下来，可以转移衬底以接触不同的电解液，并且可以使用扭矩将唇形密封件配置到图4C中所示的位置，使得唇形密封件和衬底之间的最内接触点405相比图4A所示的接触点401从晶片的边缘更向内。在这种配置中可以电镀第二金属。替代地，第一金属可以以图4B所示的配置进行电镀，其中唇形密封件和衬底之间的最内接触点403比图4A和图4C所示的配置更靠近衬底的边缘。使用图4B所示的配置电镀第一金属后，可以将衬底转移到第二电解液中，并且可以将唇形密封件配置更改为图4A或图4C所示的配置，这两种配置都提供更大的边缘排除区(距衬底的边缘到唇形密封件和衬底之间的最内接触点的距离)。然后，使用图4A或图4C中所示的唇形密封件配置将第二金属电镀到凹陷特征中。不同的步骤可能在唇形密封件支撑硬件方面有变化，从而通过以不同方式扭转相同的唇形密封件来驱动不同的排除。
在一些实施方案中，使用压缩将唇形密封件从第一配置改变为第二配置。图5A-5B中示出了这种唇形密封件的一个示例，其中唇形密封件-晶片的接触点可以通过使用杯压缩力或接触弹簧压缩力来改变。例如，当唇形密封件501处于图5A所示的位置(未压缩状态)，并且在点505处具有与衬底503的最内接触点时，可以进行第一金属的电镀。接下来，可以将衬底转移到不同的电解液(不改变唇形密封件)并且唇形密封件501的配置可以改变为图6B中所示的配置(压缩)，使得相比于在图6A所示的配置，唇形密封件501与衬底503的最内接触点507更远离衬底的边缘。
应注意，所描述的方法是使用两种金属的顺序沉积作为示例来说明的，但所提供的实施方案不限于两种金属的电沉积，并且可以用于大量金属(例如，3、4或5种金属)的顺序电沉积，其中可以在所有或至少一些步骤期间设计边缘排除区。例如，如果依次沉积三种金属，则在第一金属的沉积期间使用的唇形密封件的直径可能大于在第二金属的沉积期间使用的唇形密封件的直径，而第二金属的沉积期间使用的唇形密封件的直径又可以比在第三金属的沉积期间使用的唇形密封件的直径更大。在另一实现方案中，在沉积第一和第二金属期间使用的唇形密封件可以具有相同的直径，并且在沉积第三金属期间使用的唇形密封件可以具有比这两个唇形密封件更小的直径。顺序电沉积的一个示例(其中三种金属电镀贯穿掩模的特征中)包括顺序电沉积铜，然后是镍，然后是锡或锡银。
当第一金属的电沉积在升高的温度(例如，至少约25℃，例如至少约30℃，或至少约40℃)下进行时，所提供的方法特别有用。这是因为温电解液或热电解液比冷电解液会更大程度地损坏掩模材料(例如有机光致抗蚀剂材料)。通常在高温下电镀的金属的示例包括镍和钴。在一些实施方案中，第一金属在高温下电沉积，第二金属在室温下电沉积。
在一些实施方案中，所提供的方法用于将金属顺序电镀到贯穿掩模的特征中，其中电沉积金属没有形成在由光致抗蚀剂的平面限定的场区上方。在一些实施方案中使用这种电镀，因为它使唇形密封件材料上金属电镀的风险最小化。
装置
本文所述的沉积方法可以在多种电镀装置中进行。在一些实施方案中，第一金属(例如，镍)的电镀在具有第一电镀室和带有第一唇形密封件的第一衬底保持器的第一电镀装置中进行，并且第二金属的电镀在具有第二电镀室和带有第二唇形密封件(例如，直径小于第一唇形密封件的唇形密封件)的第二衬底保持器的第二电镀装置中进行。
用于沉积第一或第二金属的合适装置包括被配置用于保持电解液和阳极的镀敷室以及衬底保持器，该衬底保持器具有用于阴极偏置衬底的触点、用于保持衬底的杯和唇形密封件。可以以面朝上或面朝下的方向进行沉积。一些镀敷工具也可以竖直运行。合适装置的示例是可从加利福尼亚州弗里蒙特的Lam Research Corp.获得的SABER 3D工具。在一些实施方案中，电镀工具包括多个镀敷槽(其用于电沉积相同或不同的金属)和用于在各个镀敷槽之间转移衬底的机械手工具。
图6中显示了可用于以面朝下方向电沉积第一或第二金属的装置的示意性横截面图。该装置包括被配置为容纳电解液603和阳极605的电镀室601。衬底保持器607被配置为以面朝下的方向保持半导体衬底609并且在电镀期间旋转衬底609。衬底保持器607还包括电触点，其被配置为在电镀期间对衬底进行阴极(负)偏置。在所示的实施方案中，该装置还包括靠近衬底609(例如，在离衬底约10mm的范围内)的离子电阻离子渗透元件611。离子电阻离子可渗透元件611通常是由非导电材料制成的板，其具有允许电解液流动的多个贯穿通道或3D多孔网络。离子电阻离子渗透元件611通常用于提高半导体衬底609上镀敷的均匀性。镀敷室601包括用于引入电解液的开口613。在所描绘的实施方案中，电解液能在电镀室的底部进入，然后如箭头615所示通过离子电阻离子渗透元件611的通道流向半导体衬底609。在其他实施方案中，作为基本上垂直于半导体衬底609的工作表面的电解液流的补充或替代，可以在基本上平行于半导体衬底609的工作表面的方向上横向注入电解液。
在一些实施方案中，该装置还包括位于阳极和阴极偏置衬底之间的离子渗透膜，其将镀敷室分隔成阳极电解液室和阴极电解液室，其中阳极电解液室和阴极电解液室中的电解液可以具有不同的成分。例如，在锡银的电沉积过程中，阴极电解液包括锡和银离子，而阳极电解液可以仅包括锡离子。
在一些实施方案中，该装置还包括加热器和温度传感器以将电解液保持在升高的温度，例如至少约30℃的温度。例如，在一些实施方案中，用于镍的电沉积的装置具有加热器并且被配置用于在至少约30℃的温度下使用镍电解液进行电镀。
在一些实施方案中，该装置还包括控制器，该控制器具有用于引起执行本文所述的任何方法步骤的程序指令。
图7示出了被配置用于电沉积多种金属的集成装置。在该实施方案中，装置700具有成对或多个“双重”配置的成组的电镀槽707，每个电镀槽707包含含电解液的浴。除了电镀本身之外，装置700还可以执行各种其他电镀或电平坦化相关工艺和子步骤，例如旋转冲洗、旋转干燥、金属和硅湿法蚀刻、无电沉积、预润湿和预-化学处理、还原、退火、光致抗蚀剂剥离和表面预活化。装置700在图7中示意性地从上往下看，图中只显示了一层或“楼层”，但本领域普通技术人员容易理解，这样的装置，例如，Lam Research SabreTM 3D工具可以将两个或多个层彼此上下“堆叠”，每一层都可以具有相同或不同类型的处理站。在一些实施方案中，用于不同金属的电镀站布置在工具的不同层上。在其他实施方案中，单层可以包括用于电镀第一金属和第二金属的站。
再次参考图7，待电镀的衬底706通常通过前端装载FOUP(前端装载统一吊舱)701被馈送到装置700，并且在该示例中，通过前端机械手702从FOUP被带到装置700的主衬底处理区域，前端机械手702可以收回和移动由主轴703在多个维度上驱动从一个站到另一个可访问站的衬底706，在该示例中示出了两个前端可访问站704以及两个前端-末端可访问站708。前端可访问站704和708可以包括例如预处理站和旋转漂洗干燥(SRD)站。前端机械手702从一侧到另一侧的横向移动是利用机械手轨道702a完成的。每个衬底706可以由连接到马达(未示出)的主轴驱动的杯/锥组件(未示出)保持，并且马达可以附接到安装支架709。在该示例中还示出了四个“双重”电镀槽707，总共八个槽707。电镀槽707可用于电镀第一金属和第二金属。在第一金属已经在一个镀敷站707中被电镀之后，衬底被转移到镀敷槽，该镀敷槽被配置为在装置700的同一层上或在装置700的不同层上电镀第二金属。系统控制器(未示出)可以耦合到电沉积装置700以控制电沉积装置700的一些或所有属性。系统控制器可以被编程或以其他方式配置为根据本文前面描述的工艺执行指令。
系统控制器通常将包括一个或多个存储器设备和一个或多个被配置为执行指令的处理器，使得该装置将执行根据本发明的方法。包含用于根据本发明控制工艺操作的指令的机器可读介质可以耦合到系统控制器。
在一些实现方案中，控制器是系统的一部分，该系统可以是上述实施例的一部分。这样的系统可以包括半导体处理设备，半导体处理设备包括一个或多个处理工具、一个或多个室、用于处理的一个或多个平台、和/或特定的处理部件(晶片基座、气体流系统等)。这些系统可与电子器件集成，以便在半导体晶片或衬底的处理之前、期间或之后控制这些系统的操作。电子器件可以被称为“控制器”，其可以控制一个或多个系统的各种组件或子部分。根据处理要求和/或系统的类型的不同，控制器可以被编程，以控制本文所公开的工艺中的任何一些，包括控制电解液的输送、温度设置(例如加热和/或冷却)、输送到阴极的电压、晶片的进出工具和其他转移工具和/或连接到特定系统的或与特定系统接口的加载锁的传送。
从广义上讲，控制器可以被定义为接收指令、发出指令、控制操作、使能清洁操作、使能终点测量等的具有各种集成电路、逻辑、存储器、和/或软件的电子器件。该集成电路可以包括固件形式的存储程序指令的芯片、数字信号处理器(DSP)、定义为专用集成电路(ASIC)的芯片和/或执行程序指令(例如，软件)的一个或多个微处理器、或微控制器。程序指令可以是以各种不同的设置(或程序文件)形式输送到控制器或系统的指令，不同的设置(或程序文件)定义用于在半导体晶片上或针对半导体晶片或向系统进行特定工艺的操作参数。在一些实施方案中，所述操作参数可以是由工艺工程师定义的以完成晶片的一或多个(种)层、材料、金属、氧化物、硅、二氧化硅、表面、电路和/或裸芯片的制造过程中的一个或多个处理步骤的配方的一部分。
在一些实施方案中，控制器可以是与系统集成、耦接或者说是通过网络连接系统或它们的组合的计算机的一部分或者与该计算机耦接。例如，控制器可以在“云端”或者是晶片厂(fab)主机系统的全部或一部分，它们可以允许远程访问晶片处理。计算机可以启用对系统的远程访问以监测制造操作的当前进程，检查过去的制造操作的历史，检查多个制造操作的趋势或性能标准，以改变当前处理的参数，设置处理步骤以跟随当前的处理或者开始新的工艺。在一些示例中，远程计算机(例如，服务器)可以通过网络给系统提供工艺配方，网络可以包括本地网络或互联网。远程计算机可以包括允许输入或编程参数和/或设置的用户界面，这些参数和/或设置然后从远程计算机传输到系统。在一些示例中，控制器接收数据形式的指令，这些指令指明在一个或多个操作期间将要执行的每个处理步骤的参数。应当理解，这些参数可以针对将要执行的工艺类型以及工具类型，控制器被配置成连接或控制该工具类型。因此，如上所述，控制器可以例如通过包括一个或多个分立的控制器而分布，这些分立的控制器通过网络连接在一起并且朝着共同的目标(例如，本文所述的工艺和控制)工作。用于这些目的的分布式控制器的实例可以是与一个或多个远程集成电路(例如，在平台水平或作为远程计算机的一部分)通信的在室内的一个或多个集成电路，它们结合以控制室内的处理。
示例性的系统可以包括但不限于：等离子体蚀刻室或模块、沉积室或模块、旋转冲洗室或模块、金属电镀室或模块、清洁室或模块、倒角边缘蚀刻室或模块、物理气相沉积(PVD)室或模块、化学气相沉积(CVD)室或模块、原子层沉积(ALD)室或模块、原子层蚀刻(ALE)室或模块、离子注入室或模块、轨道室或模块、以及在半导体晶片的制备和/或制造中可以关联上或使用的任何其他的半导体处理系统。
如上所述，根据工具将要执行的一个或多个处理步骤，控制器可以与一个或多个其他的工具电路或模块、其他工具组件、组合工具、其他工具界面、相邻的工具、邻接工具、位于整个工厂中的工具、主机、另一个控制器、或者将晶片的容器往来于半导体制造工厂中的工具位置和/或装载口搬运的材料搬运中使用的工具通信。
图案化方法/装置
上述的装置/处理可以结合光刻图案化工具或工艺使用，例如，用于制备或制造半导体器件、显示器、LED、光伏板等。典型地，但不是必然地，此类工具/工艺将与普通的制造设施一起使用或执行。膜的光刻图案化通常包括以下步骤中的一些或全部，每个步骤可以使用许多可能的工具使来实施：(1)用旋涂或喷涂式工具施加光致抗蚀剂到工件上，即，衬底上；(2)使用热板或加热炉或UV固化工具固化光致抗蚀剂；(3)利用诸如晶片步进机之类的工具将光致抗蚀剂暴露于可见光或UV或EUV或X射线光；(4)将抗蚀剂显影以便选择性地除去抗蚀剂，并使用诸如湿式工作台之类的工具使抗蚀剂图案化；(5)通过使用干式或等离子体辅助蚀刻工具转印抗蚀剂图案到下伏膜或工件中；以及(6)使用例如RF或微波等离子体抗蚀剂剥离器之类的工具除去抗蚀剂。

Claims (20)

1.一种将金属电沉积到具有多个贯穿掩模的凹陷特征的半导体衬底上的方法，所述方法包括：
(a)使用第一唇形密封件在第一电镀槽中将第一金属电沉积到所述半导体衬底的所述凹陷的贯穿掩模特征中，而不完全填充所述凹陷的贯穿掩模特征，其中所述第一唇形密封件在所述半导体衬底的外围接触所述半导体衬底，并且其中介于所述第一唇形密封件和所述半导体衬底之间的最内接触点位于距所述半导体衬底边缘的第一距离处；以及
(b)在(a)之后，使用第二唇形密封件在第二电镀槽中将第二金属电沉积到所述半导体衬底的所述凹陷的贯穿掩模特征中，其中所述第二唇形密封件在所述半导体衬底的外围接触所述半导体衬底，其中所述第二唇形密封件和所述半导体衬底之间的最内接触点位于距所述半导体衬底的所述边缘第二距离处，并且其中所述第二距离大于所述第一距离。
2.根据权利要求1所述的方法，其中，所述第二距离比所述第一距离大大约0.1-0.5mm。
3.根据权利要求1所述的方法，其中，所述第二距离比所述第一距离大大约0.15-0.25mm。
4.根据权利要求1所述的方法，其中，所述第一唇形密封件和所述第二唇形密封件接触所述半导体衬底上的光致抗蚀剂材料。
5.根据权利要求1-4中任一项所述的方法，其中，所述第一金属在温度大于25℃的镀浴中电沉积。
6.根据权利要求1-4中任一项所述的方法，其中，所述第一金属在温度大于40℃的镀浴中电沉积。
7.根据权利要求1-4中任一项所述的方法，其中，所述第一金属是镍，其中所述镍是使用温度大于25℃的镀浴电沉积的。
8.根据权利要求1-4中任一项所述的方法，其中，所述第一金属是镍，其中，所述镍是使用温度大于40℃的镀浴来电沉积的。
9.根据权利要求1-4中任一项所述的方法，其中，所述第一金属是镍，并且所述第二金属是锡或锡和银的组合。
10.根据权利要求1-4中任一项所述的方法，其中所述第一金属是镍，所述第二金属是锡或锡和银的组合，其中所述方法还包括在电沉积镍之前将铜电沉积到所述凹陷的贯穿掩模特征中。
11.根据权利要求1-4中任一项所述的方法，其中，(b)中的电沉积不会导致所电沉积的所述第二金属突出到掩模材料的水平之上。
12.根据权利要求1-4中任一项所述的方法，其中，所述第一唇形密封件和所述第二唇形密封件是不同的唇形密封件，其中，所述第二唇形密封件具有比所述第一唇形密封件小的直径。
13.根据权利要求1-4中任一项所述的方法，其中，所述第一唇形密封件和所述第二唇形密封件是相同的唇形密封件，所述相同的唇形密封件被配置为被调整以在不同位置接触所述衬底。
14.根据权利要求1-4中任一项所述的方法，其中，所述半导体衬底是部分制造的高带宽存储器(HBM)设备。
15.根据权利要求1-4中任一项所述的方法，其还包括在(a)之后使所述半导体衬底解除与所述第一唇形密封件的接触，并且在(b)之前使所述半导体衬底至少一小时不与唇形密封件接触。
16.根据权利要求1-4中任一项所述的方法，其还包括以下步骤：
将光致抗蚀剂涂敷到所述半导体衬底上；
将所述光致抗蚀剂曝光；
图案化所述光致抗蚀剂并且将所述图案转移至所述半导体衬底；
以及选择性地从所述半导体衬底上去除所述光致抗蚀剂。
17.一种用于将金属电镀到半导体衬底上的系统，所述系统包括：
(a)第一电镀装置，其被配置为将第一金属电沉积到所述半导体衬底上，所述第一电镀装置包括具有第一唇形密封件的衬底保持器；
(b)被配置用于将第二金属电沉积到所述半导体衬底上的第二电镀装置，所述第二电镀装置包括具有第二唇形密封件的衬底保持器，其中所述第二唇形密封件具有小于所述第一唇形密封件的直径；以及
(c)控制器，其包括程序指令，所述程序指令被配置为执行以下步骤：
i.在所述第一电镀装置中电镀所述第一金属以部分地填充所述半导体衬底上的贯穿掩模的凹陷特征；以及
ii.在所述第一金属已经被电镀之后，在所述第二电镀装置中电镀所述第二金属。
18.一种用于将金属电镀到半导体衬底上的系统，所述系统包括：
(a)第一电镀装置，其被配置用于将第一金属从加热的电解液电沉积到所述半导体衬底上，所述第一电镀装置包括具有第一唇形密封件的衬底保持器；以及
(b)第二电镀装置，其被配置用于将第二金属从未加热的电解液电沉积到所述半导体衬底上，所述第二电镀装置包括具有第二唇形密封件的衬底保持器，其中所述第二唇形密封件比所述第一唇形密封件具有较小的直径。
19.根据权利要求18所述的系统，其中，所述第一唇形密封件的半径与所述第二唇形密封件的半径之间的差为约0.1-0.5mm。
20.根据权利要求1所述的方法，其中，所述第一唇形密封件的半径与所述第二唇形密封件的半径的差为约0.15-0.25mm。
CN202180031832.8A 2020-04-30 2021-04-07 用于保持晶片边缘的材料完整性的唇形密封件边缘排除工程 Pending CN115516140A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063018365P 2020-04-30 2020-04-30
US63/018,365 2020-04-30
PCT/US2021/026248 WO2021221872A1 (en) 2020-04-30 2021-04-07 Lipseal edge exclusion engineering to maintain material integrity at wafer edge

Publications (1)

Publication Number Publication Date
CN115516140A true CN115516140A (zh) 2022-12-23

Family

ID=78373846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180031832.8A Pending CN115516140A (zh) 2020-04-30 2021-04-07 用于保持晶片边缘的材料完整性的唇形密封件边缘排除工程

Country Status (6)

Country Link
US (1) US20230167571A1 (zh)
JP (1) JP2023523946A (zh)
KR (1) KR20230006883A (zh)
CN (1) CN115516140A (zh)
TW (1) TW202230482A (zh)
WO (1) WO2021221872A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855037B2 (en) * 2001-03-12 2005-02-15 Asm-Nutool, Inc. Method of sealing wafer backside for full-face electrochemical plating
US7735451B2 (en) * 2002-11-15 2010-06-15 Ebara Corporation Substrate processing method and apparatus
US9512538B2 (en) * 2008-12-10 2016-12-06 Novellus Systems, Inc. Plating cup with contoured cup bottom
KR101581276B1 (ko) * 2014-09-26 2016-01-04 주식회사 티케이씨 박형화 웨이퍼의 도금시 에지 부분의 손상 방지를 위한 웨이퍼 취급장치
JP7162341B2 (ja) * 2018-01-11 2022-10-28 オリエンタル鍍金株式会社 めっき積層体の製造方法及びめっき積層体

Also Published As

Publication number Publication date
KR20230006883A (ko) 2023-01-11
WO2021221872A1 (en) 2021-11-04
TW202230482A (zh) 2022-08-01
JP2023523946A (ja) 2023-06-08
US20230167571A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
KR102584552B1 (ko) 금속 산화물 환원을 특징으로 하는 방법 및 장치
KR102556923B1 (ko) 웨이퍼 부착을 감소시키기 위해 통합된 탄성중합체 립시일 및 컵 하단부
US8026174B1 (en) Sequential station tool for wet processing of semiconductor wafers
WO2002019418A2 (en) Method for achieving copper fill of high aspect ratio interconnect features
TWI662160B (zh) 非等向性高電阻離子電流源
TW201720968A (zh) 電鍍杯組件中之耐久的低固化溫度疏水性塗層
US20120145552A1 (en) Electroplating method
US10358738B2 (en) Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
KR20200059309A (ko) 혼합된 피처 전기도금을 위한 대류 최적화
WO2021101909A1 (en) Interconnect structure with selective electroplated via fill
US20230167571A1 (en) Lipseal edge exclusion engineering to maintain material integrity at wafer edge
CN108330518B (zh) 用于填充互连结构的方法及设备
US11643744B2 (en) Apparatus for electrochemically processing semiconductor substrates
US20220396894A1 (en) Wafer shielding for prevention of lipseal plate-out
WO2018169746A1 (en) Layer-by-layer deposition using hydrogen
JP2002249896A (ja) 液処理装置、液処理方法
KR20210007030A (ko) 아연 도핑에 의한 금속 라이너 패시베이션 및 접착 향상
US20240076795A1 (en) Spatially and dimensionally non-uniform channelled plate for tailored hydrodynamics during electroplating
JP2014105360A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination