JP2023523946A - ウエハエッジにおける材料特性を維持するためのリップシールエッジエクスクルージョン処理 - Google Patents

ウエハエッジにおける材料特性を維持するためのリップシールエッジエクスクルージョン処理 Download PDF

Info

Publication number
JP2023523946A
JP2023523946A JP2022564502A JP2022564502A JP2023523946A JP 2023523946 A JP2023523946 A JP 2023523946A JP 2022564502 A JP2022564502 A JP 2022564502A JP 2022564502 A JP2022564502 A JP 2022564502A JP 2023523946 A JP2023523946 A JP 2023523946A
Authority
JP
Japan
Prior art keywords
lip seal
metal
semiconductor substrate
substrate
electroplating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022564502A
Other languages
English (en)
Inventor
オバースト・ジャスティン
バッカリュー・ブライアン・エル．
ソーケルッソン・カリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2023523946A publication Critical patent/JP2023523946A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/004—Sealing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/005—Contacting devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【解決手段】半導体基板上のスルーマスクフィーチャへの金属の連続電着は、マスク材料へのリップシールの圧力の悪影響を低減するために行われる。第１の電気めっき工程では、半導体基板の端から第１の距離において基板との最内接点を有するリップシールを用いて、第１の金属（例えば、ニッケル）が電着される。第２の電気めっき工程では、半導体基板の端から第１の距離よりも長い距離において基板との最内接点を有するリップシールを用いて、第２の金属（例えば、スズ）が電着される。これにより、第１の電着工程中に損傷を受けうる地点から少なくとも部分的にリップシール圧が移され、第１の電気めっき工程中にマスク材料に形成された割れが電解液から遮蔽されうる。【選択図】図３

Description

参照による援用
本願の一部として、本明細書と同時にＰＣＴ出願書が提出される。同時に出願されたＰＣＴ出願書に認められる利益または優先権を本願が主張する各出願は、その全てが全ての目的のために参照により本明細書に援用される。
発明の分野
本発明は、半導体デバイス製造のための方法および装置に関する。具体的には、本発明の実施形態は、金属の電着、特にスルーマスク電気めっきに関する。
半導体デバイス製造におけるスルーマスク電気めっきは、底部に露出した導電層を有する凹状フィーチャへの金属の電着を含む。凹状フィーチャの側壁およびこれら基板のフィールド領域は、フォトレジストなどの非導電性マスク材料からなる。電気めっき中に半導体基板は、マスク材料の下にある導電層に電気接触することにより、および、電源からその層に負電圧を印加することにより、陰極バイアスされる。この接触は一般に、基板ホルダアセンブリにおいて半導体基板の周囲で行われる。
基板ホルダは通常、半導体基板、および、ウエハ基板の外縁および裏面を電解液から遮蔽するエラストマリップシールを保持するカップも備える。電気めっき中に、陰極バイアスされた基板は電解液に接触させられる。電解液は、半導体基板上の陰極バイアスされた金属と接触すると、電解液に含まれるイオンの電気化学的還元を引き起こす。いくつかの適用では、ウエハレベルパッケージング（ＷＬＰ）において、２つの金属（例えば、スズおよび銀）がスズイオンおよび銀イオンを含む電解液を用いて電気めっきされる。形成されたスズ－銀（ＳｎＡｇ）の突起は、次にいくつかの基板を一緒にはんだ付けするために用いられうる。
本明細書に記載の背景技術の説明は、本開示の内容を一般的に提示するためである。現在挙げられている発明者の発明は、本背景技術欄だけでなく、出願時に先行技術に該当しない説明の態様に記載される範囲において、本開示に対する先行技術として明示的にも黙示的にも認められない。
半導体基板上のスルーマスク凹状フィーチャに金属を連続電着するための方法および装置が提供される。提供される方法は、連続電気めっき中のマスク材料への損傷の悪影響を低減するために用いられうる。
一態様では、複数のスルーマスク凹状フィーチャを有する半導体基板に金属を電着する方法が提供される。この方法は、（ａ）第１のリップシールを用いる第１の電気めっきセルにおいて、半導体基板の凹状スルーマスクフィーチャを完全に充填することなく凹状スルーマスクフィーチャに第１の金属を電着し、第１のリップシールは、半導体基板の周囲で半導体基板に接触し、第１のリップシールと半導体基板との最内接点は、半導体基板の端から第１の距離に位置し、（ｂ）（ａ）の後に、第２のリップシールを用いる第２の電気めっきセルにおいて、半導体基板の凹状スルーマスクフィーチャに第２の金属を電着することを含み、第２のリップシールは、半導体基板の周囲で半導体基板に接触し、第２のリップシールと半導体基板との最内接点は、半導体基板の端から第２の距離に位置し、第２の距離は第１の距離よりも長い。いくつかの実施形態では、マスク材料はフォトレジストであり、第１のリップシールおよび第２のリップシールは、半導体基板上のフォトレジスト材料に接触する。いくつかの実施形態では、第２の金属の電着は、マスク材料のレベルよりも上に電着した第２の金属の突起をもたらさない。
いくつかの実施形態では、この方法は、第１の金属が電着した後に、半導体基板を第１のリップシールとの接触から解放し、第２の金属を電気めっきする前の一定期間（例えば、少なくとも１時間）に、半導体基板をリップシールと接触しないままにすることを含む。
この方法は、第１の金属の堆積が温かい電解液で実行されたときに有効である。これは、温かい電解液がリップシール付近のマスク材料の損傷を引き起こしやすいためである。一実施形態では、第１の金属は、２５℃よりも高い（例えば、４０℃よりも高い）温度を有するめっき浴（電解液）で電着される。特定の一実施形態では、第１の金属はニッケルであり、ニッケルは２５℃よりも高い（例えば、４０℃よりも高い）温度を有するめっき浴を用いて電着される。
一実施形態では、第１の金属はニッケルであり、第２の金属はスズまたはスズと銀との化合物である。いくつかの実施形態では、第１の金属はニッケルであり、第２の金属はスズまたはスズと銀との化合物であり、この方法はさらに、ニッケルの電着の前に、凹状スルーマスクフィーチャに銅を電着することを含む。
いくつかの実施形態では、第１のリップシールおよび第２のリップシールは異なるリップシールであり、第２のリップシールは、（リップシール同士の内径を比較して）第１のリップシールよりも小さい直径を有する。
別の実施形態では、第１のリップシールおよび第２のリップシールは、異なる位置で基板と接触するように調節されるように構成されている同じリップシールである。
一実施形態では、金属の連続堆積中に用いられる半導体基板は、半製品の高帯域幅メモリ（ＨＢＭ）デバイスである。
いくつかの実施形態では、記載の方法はさらに、半導体基板にフォトレジストを塗布する工程と、フォトレジストを露光する工程と、フォトレジストをパターニングし、パターンを半導体基板に転写する工程と、半導体基板からフォトレジストを選択的に除去する工程と、を含む。
別の態様では、半導体基板に金属を電気めっきするためのシステムが提供される。このシステムは、（ａ）半導体基板に第１の金属を電着するように構成され、第１のリップシールを有する基板ホルダを備える第１の電気めっき装置と、（ｂ）半導体基板に第２の金属を電着するように構成され、第１のリップシールよりも小さい直径を有する第２のリップシールを有する基板ホルダを備える第２の電気めっき装置と、（ｃ）プログラム命令を含むコントローラと、を備える。プログラム命令は、（ｉ）半導体基板上のスルーマスク凹状フィーチャを部分的に充填するために、第１の電気めっき装置において第１の金属を電気めっきする工程と、（ｉｉ）第１の金属が電気めっきされた後に、第２の電気めっき装置において第２の金属を電気めっきする工程と、が生じるように構成されている。
別の態様では、半導体基板に金属を電気めっきするためのシステムが提供される。このシステムは、（ａ）加熱電解液から半導体基板に第１の金属を電着するように構成され、第１のリップシールを有する基板ホルダを備える第１の電気めっき装置と、（ｂ）非加熱電解液から半導体基板に第２の金属を電着するように構成され、第１のリップシールよりも小さい直径を有する第２のリップシールを有する基板ホルダを備える第２の電気めっき装置と、を備える。
本明細書に記載の装置は、本明細書に記載の方法の工程が生じるように設定されたプログラム命令を有するコントローラを備えうる。
別の態様では、本明細書に記載の方法の工程が生じるように設定されたコードを含む非一時的コンピュータ機械可読媒体が提供される。
本明細書に記載の主題の実施形態のこれらおよび他の態様は、添付の図面および以下の発明を実施するための形態において説明される。
本明細書に記載の実施形態による、スルーマスク凹状フィーチャにおける第１の金属の堆積中の、基板ホルダ内の半導体基板の一部の概略断面図。
リップシールエッジエクスクルージョン処理なしの、第２の金属の堆積中の基板ホルダ内の半導体基板の一部の概略断面図。
本明細書に記載の実施形態による、第２の金属の堆積中の基板ホルダ内の半導体基板の一部の概略断面図。
本明細書に記載の実施形態による、電気めっき中に用いられうる異なる直径を有する２つのリップシールの環状部分の概略上面図。
本明細書に記載の実施形態による電着方法のプロセスフロー図。
本明細書に記載の実施形態による電着において用いられうる、変更可能なリップシールの一部の概略断面図。 本明細書に記載の実施形態による電着において用いられうる、変更可能なリップシールの一部の概略断面図。 本明細書に記載の実施形態による電着において用いられうる、変更可能なリップシールの一部の概略断面図。
本明細書に記載の実施形態による電着において用いられうる、異なる変更可能なリップシールの概略断面図。 本明細書に記載の実施形態による電着において用いられうる、異なる変更可能なリップシールの概略断面図。
本明細書に記載の実施形態による電気めっきで用いられうる電気めっきセルの簡易概略断面図。
本明細書に記載の実施形態による電気めっきに用いられうるツールの概略上面図。
半導体デバイス処理で用いられるいくつかのプロセスでは、半導体基板上のスルーマスク凹状フィーチャへのいくつかの金属の連続電着が用いられる。例えば、高帯域幅メモリ（ＨＢＭ）デバイスの製造に用いられるいくつかの処理方法では、ニッケルがスルーマスクフィーチャに電着され、続いて、同じ凹状フィーチャにスズまたはスズ－銀の化合物が電着される。このプロセスは一般に、基板ホルダに半導体基板を固定し、ニッケルイオンを含む電解液に半導体基板の加工面を浸漬する工程と、基板を陰極バイアスする工程と、スルーマスクフィーチャにニッケルを電着する工程と、を含む。半導体基板が基板ホルダに固定されたときは、リップシールは半導体基板の周囲のマスク材料に圧着される。ニッケルの電着が完了した後に、基板は基板ホルダから解放され、第２の金属の電着が開始する前に、一定期間（例えば、１～２４時間）格納されることがある。格納後に、半導体基板は再び基板ホルダに設置され、そこでリップシールは再び基板の周囲のマスク材料に圧着される。次に、基板は第２の電解液（例えば、Ｓｎ2+イオンまたはＳｎ2+イオンとＡｇ+イオンとの混合物を含む電解液）と接触させられ、陰極バイアスをかけられて、スルーマスク凹状フィーチャに第２の金属（例えば、スズまたはスズ－銀の化合物）が堆積する。
スルーマスク（例えば、スルーフォトレジスト）フィーチャにおける金属の連続電着中に生じる問題の１つは、第１の金属の電着中のマスク材料における不慮の割れの形成であり、それにより第２の金属の連続電着中に基板の周囲でめっき不良が生じうる。割れは、基板ホルダのリップシールによるマスク材料の圧縮、および、基板が基板ホルダから解放され、第２の金属のめっき前に格納庫に設置された後のこの圧縮の連続開放が原因で形成される可能性がある。割れは、第１の金属の電着中に温かいまたは熱い電解液が用いられたときに悪化する。電解液は、第２の金属の電着中に割れに浸透し、後にマスク材料のピーリングまたはフレーキングを伴う、マスク材料の下の第２の金属の望ましくない電着をもたらす可能性があることが発見された。これらの問題は、第２の金属の不均一な電着を引き起こす。
第２の金属の電気めっき不良を防ぐ、または最小限にするための方法および装置が提供される。この方法および装置は、第１の電着が高温で実施された場合（例えば、第１の電着における電解液温度が約２５℃よりも高い（約３０℃よりも高い、または約４０℃よりも高いなど）場合）に半導体基板に電気めっきするのに特に有効であるが、これらの適用に限定されない。記載の方法は、ＨＢＭメモリの製造中に用いられうるが、一般に、凹状フィーチャへの金属の連続電着を用いるあらゆるプロセスに適用可能である。この方法は、様々な金属の電着中のめっき不良を最小限にするために用いられうるが、主にニッケル（Ｎｉ）に続くスズ－銀（ＳｎＡｇ）の連続電着に関して説明されるだろう。
特許請求の範囲で用いられる「金属」という用語は、１つ以上の金属を意味し、「金属の電着」は単一金属の電着に限定されない。例えば、「金属」はスズと銀との化合物であってよい。いくつかの実施形態では、この方法は、ニッケル（Ｎｉ）の電着に続く単一金属としてのスズ（Ｓｎ）の電着のために用いられる。いくつかの実施形態では、この方法は、銅（Ｃｕ）の電着、続いてニッケル（Ｎｉ）の電着、続いてスズ（Ｓｎ）またはスズ－銀（ＳｎＡｇ）の電着のために用いられる。
本明細書で用いられる「半導体基板」という用語は、その構造内のあらゆる半導体材料を含む半導体デバイス製造のあらゆる段階における基板を意味する。半導体基板の半導体材料は、露出される必要がないことが理解される。半導体基板の例は、半導体材料を覆う複数の他の材料（例えば、誘電体）層を有する半導体ウエハである。以下の詳細な説明は、開示の実施形態が半導体ウエハ（例えば、２００ｍｍ、３００ｍｍ、または４５０ｍｍの半導体ウエハ）で実施されることを前提としているが、開示の実施形態はそれに限定されない。ワークピースは、様々な形状、寸法、および材料を有してよい。半導体ウエハに加えて、開示の実施形態を利用できる他のワークピースは、プリント回路基板などの様々な物品を含む。
数値に関連して「約」という用語が用いられるときは、特定されない限り、記載された数値の±１０％の範囲を含む。
記載の方法により、マスク材料へのリップシールの圧力の悪影響を低減するために、半導体基板上のスルーマスクフィーチャへの金属の連続電着が行われる。第１の電気めっき工程では、基板の端から第１の距離において半導体基板との最内接点を有するリップシールを用いて、第１の金属（例えば、ニッケル）が電着される。第２の電気めっき工程では、基板の端から第１の距離よりも長い距離において半導体基板との最内接点を有するリップシールを用いて、第２の金属（例えば、スズ－銀）が電着される。このシーケンスは、第１の金属の堆積中に損なわれうるマスク部分の少なくとも一部への圧力の低減をもたらし、これらの部分を電解液から遮蔽することもできる。
この方法は、図１Ａ、図１Ｂ、および図１Ｃによって表される。これらの図は、半導体基板がうつ伏せの配向で保持された、スルーマスクフィーチャへの金属の電着中の基板ホルダ内の基板の周囲部分の概略断面図を示す。図１Ａは、スルーマスクフィーチャへの第１の金属（例えば、ニッケル）の電着を表す。基板１０１は一般に、部分１０３（半導体、誘電体、および導電層の組み合わせを含みうる）と、部分１０３と直接接触する導電シード層１０５とを有する半導体ウエハである。導電シード層１０５は、銅（銅合金を含む）、コバルト、ルテニウムなどの様々な金属を含みうる。半導体基板の周囲のシード層は、基板に電気接触し、電気めっき中に基板を負にバイアスするために用いられる。第１の金属層１０７（例えば、ニッケル層）は、シード層１０５の上のパターンマスク層１０９（例えば、フォトレジスト層）によって形成された凹状スルーマスクフィーチャに堆積する。第１の金属層の電着前に、シード層１０５は、スルーマスク凹状フィーチャの底部で電解液に曝される。第１の金属の電気めっき中に、半導体基板１０１は、（電源に電気接続された）導電コンタクト１１１が基板の周囲でシード層１０５に接触し、電気めっき中に半導体基板１０１を負にバイアスするように構成されている基板ホルダに設置される。半導体基板はリップシール１１３に圧着され、半導体基板１０１とリップシール１１３との最内接点１１５は、半導体基板１０１の端からの距離Ｄ１で示されたように、基板の周囲に位置する。半導体基板１０１は、基板ホルダのカップ１１７によって支持される。リップシール１１３は一般にエラストマ材料からなり、基板の周囲でマスク材料１０９に圧着する環状部分を有する。マスク材料１０９の圧縮により、リップシール１３３との接点付近でマスク材料１０９に割れが生じることが分かる。
エッジエクスクルージョンゾーン（基板の端から基板とリップシールとの最内接点までの領域）の処理がなく、マスク材料への損傷の影響を軽減するために何も行動が取られなかった場合、第２の金属の堆積中に第１のリップシールと同じ直径のリップシールが用いられる。例えば、第１の金属の電着後（図１Ａ参照）に、基板はウエハホルダから取り外され、任意の収納後に、第１の金属の電着時に用いられたリップシールと同じマスク材料の位置に圧着される同じリップシールを有する、第２のウエハホルダに搬送されてよい。これは、第１の金属の上に第２の金属の電着が施されたウエハ基板のエッジ部分の概略断面図を示す図２Ａに表されている。第２の金属１１９（例えば、スズ－銀）は、基板の加工面が第２の金属のイオンを含む電解液に浸漬されている間に、第１の金属１０７（例えば、ニッケル）の上に堆積する。この場合、基板の端からリップシール１３３と基板１０１との最内接点までの距離Ｄ２は、第１の金属の堆積時に用いられた距離Ｄ１と同じである。この構成は、マスク材料の下にある第２の金属の望ましくない電着をもたらし、マスク材料の剥離、および基板の端付近の第２の金属の不均一な電着を引き起こしうる。
本明細書に記載の実施形態では、エッジエクスクルージョンゾーンは、第２の金属の電着中の基板の端からリップシールと基板との最内接点までの距離が、第１の金属の電着時に用いられた基板の端からリップシールの最内接点までの距離よりも大きくなるようにリップシールが構成されるように処理される。これは、例えば第１の金属の電着時に用いられたリップシールよりも小さい直径（基板に接触するリップシールの環状部分の内径）を有するリップシールを用いることにより実現できる。これは、第２の金属の電着が施されている基板の端の概略的な部分断面図を示す図１Ｃによって表されている。この実施形態では、図１Ａに示されたリップシール１１３よりも小さい直径を有するリップシール１１４が用いられる。リップシール１１４とウエハ基板１０１との最内接点１１６からの距離Ｄ３は、図１Ａに示した距離Ｄ１よりも大きい。いくつかの実施形態では、ウエハの端からリップシール１１４と基板１０１との外側接点までの距離Ｄ４も、第１の金属の電着時に用いられた、ウエハの端からリップシール１１３と基板１０１との外側接点までの相当距離よりも長い。第２の金属の電着時に小径のリップシールを用いることにより、マスク材料における割れ、および、続くめっきの不均一性の影響を低減または回避できる。
特定の実施形態では、ニッケル（第１の金属）の電着時に用いたリップシールは、基板端から２．２５ｍｍにおいて基板との最内接点を有し、スズ－銀（第２の金属）の電着時に用いたリップシールは、基板の端から２．４０ｍｍにおいて基板との最内接点を有する。
いくつかの実施形態では、第２の金属の電着時における基板の端からリップシールと基板との最内接点までの距離は、第１の金属の電着時における基板の端からリップシールと基板との最内接点までの距離よりも、約０．１～０．５ｍｍ（例えば、約０．１５～０．２５ｍｍ）だけ長い。つまり、図１Ａおよび図１Ｃを参照すると、いくつかの実施形態では、Ｄ３ひくＤ１は約０．１～０．５ｍｍ（例えば、約０．１５～０．２５ｍｍ）である。これは、２つのリップシールの最内径の概略上面図を示す図２によっても表されている。リップシール２０１は、第１の金属の電着時に用いられる大径リップシールである。リップシール２０３は、第２の金属の電着時に用いられる小径リップシールである。２つのリップシールの半径差Ｌは、いくつかの実施形態では約０．１～０．５ｍｍ（例えば、約０．１５～０．２５ｍｍ）であり、図１Ａおよび図１Ｃに示す断面図に関連して上記したＤ３およびＤ１の差に相当する。
図３は、本明細書に記載の実施形態によりエッジエクスクルージョンゾーン処理を用いて電気めっきを行うための例示的なプロセスフロー図を提供する。このプロセスは、スルーマスク凹状フィーチャを有する半導体基板を電気めっき装置に提供する工程３０１で始まる。基板（例えば、半製品ＨＢＭデバイス）は、基板の端においてマスク材料に圧着されるリップシールを有する基板ホルダに固定され、スルーレジスト凹状フィーチャに金属を電気めっきするように構成されている電気めっき液に浸漬される。電気めっき液は、めっきされる金属のイオンを含み、必要に応じて酸を含んでよい。工程３０３では、リップシールと半導体基板との最内接点が半導体基板の端から第１の距離に位置するように構成されているリップシールを用いて、第１の金属が凹状フィーチャを完全に充填することなく凹状フィーチャに電着される。次に工程３０５において、リップシールと半導体基板との最内接点が半導体基板の端からより長い距離に位置するように構成されているリップシールを用いて、第２の金属が凹状フィーチャに電着される。いくつかの実施形態では、第１の金属および第２の金属の電着は、２つの異なる基板ホルダを用いて実施され、第１の金属の電着に用いられた基板ホルダは、第２の金属の電着に用いられたリップシールよりも大きい直径のリップシールを有する。
いくつかの実施形態では、エッジエクスクルージョンゾーンは、異なる直径のリップシールを用いて処理できるが、他の実施形態では、トルクまたは圧縮を用いて変更されるように構成されている単一リップシールを用いることにより、同じ効果が得られる。
いくつかの実施形態では、リップシールはトルクを用いて第１の構成から第２の構成に変更される。かかるリップシール４０７の例は図４Ａ～４Ｃに示されており、リップシールとウエハとの最内接点４０１、４０３、および４０５の位置は、基板４０９を保持するカップ４１１のトルクを用いて、図４Ａの構成、図４Ｂの構成、および図４Ｃの構成の間で変更できる。例えば、第１の金属のめっきは、リップシール４０７が位置４０１（最内接点）で半導体基板４０９に接触する図４Ａに示す位置にあるときに行われうる。次に、基板は異なる電解液に接するために搬送され、リップシールは、リップシールと基板との最内接点４０５が、ウエハの端から図４Ａに示す接点４０１よりもさらに内側になるように、トルクを用いて図４Ｃに示す位置に設定されてよい。第２の金属は、この構成において電気めっきされうる。あるいは、第１の金属は、リップシールと基板との最内接点４０３が図４Ａおよび図４Ｃに示すいずれの構成よりも基板の端に近くなる、図４Ｂに示す構成において電気めっきされてよい。図４Ｂに示す構成を用いて第１の金属が電気めっきされた後に、基板は第２の電解液に搬送され、リップシールの構成は、共により大きいエッジエクスクルージョンゾーン（基板の端からリップシールと基板との最内接点までの距離）を提供する、図４Ａまたは図４Ｃに示すいずれかの構成に変更できる。次に第２の金属は、図４Ａまたは図４Ｃに示すリップシール構成を用いて凹状フィーチャに電気めっきされる。異なる工程は、異なる手法で同一リップシールにトルクを与えることにより異なるエクスクルージョンを進めるハードウェアを支持する、リップシールの変更を有してよい。
いくつかの実施形態では、リップシールは圧縮を用いて第１の構成から第２の構成に変更される。かかるリップシールの例は、リップシールとウエハとの接点がカップ圧縮力または接点ばね圧縮力を用いて変更できる図５Ａ～５Ｂに表されている。例えば、第１の金属のめっきは、リップシール５０１が図５Ａに示す位置（非圧縮状態）にあり、基板５０３との最内接点を地点５０５に有するときに行うことができる。次に、基板は（リップシールを変更することなく）異なる電解液に移され、リップシール５０１の構成は、リップシール５０１と基板５０３との最内接点５０７が図６Ａに示す構成よりも基板の端から遠くなるように、図６Ｂに示す構成（圧縮状態）に変更できる。
記載の方法は、例として２つの金属の連続堆積を用いて説明されているが、記載の実施形態は２つの金属の電着に限定されず、全ての工程または少なくともいくつかの工程中にエッジエクスクルージョンゾーンが処理されうる、より多くの金属（例えば、３つ、４つ、または５つの金属）の連続電着に用いられうることに注意されたい。例えば、３つの金属が連続して堆積される場合、第１の金属の堆積時に用いられるリップシールは、第２の金属の堆積時に用いられるリップシールよりも大きい直径を有してよく、同様に第２の金属の堆積時に用いられるリップシールは、第３の金属の堆積時に用いられるリップシールよりも大きい直径を有してよい。別の実施形態では、第１の金属および第２の金属の堆積時に用いられるリップシールは同じ直径を有してよく、第３の金属の堆積時に用いられるリップシールは、これらいずれのリップシールよりも小さい直径を有してよい。３つの金属がスルーマスクフィーチャにめっきされる連続電着の例は、銅に続いてニッケル、その次にスズまたはスズ－銀の連続電着を含む。
記載の方法は、第１の金属の電着が高温（例えば、少なくとも約２５℃（少なくとも約３０℃、または少なくとも約４０℃など））で行われるときに特に有効である。これは、温かいまたは熱い電解液が冷たい電解液よりも広範囲でマスク材料（例えば、有機フォトレジスト材料）を損傷する能力があるためである。高温で電気めっきされることが多い金属の例は、ニッケルおよびコバルトを含む。いくつかの実施形態では、第１の金属は高温で電気めっきされ、第２の金属は常温で電気めっきされる。
いくつかの実施形態では、記載の方法は、金属をスルーマスクフィーチャに連続電気めっきするために用いられ、電着した金属は、フォトレジスト面によって規定されたフィールド領域よりも上に形成されない。かかるめっきは、リップシール材料への金属めっきのリスクを最小限にするため、いくつかの実施形態で用いられる。
装置
本明細書に記載の堆積方法は、様々な電気めっき装置で実施できる。いくつかの実施形態では、第１の金属（例えば、ニッケル）の電気めっきは、第１のめっき室と、第１のリップシールを備える第１の基板ホルダとを有する第１の電気めっき装置で行われ、第２の金属の電気めっきは、第２のめっき室と、第２のリップシール（例えば、第１のリップシールよりも小径のリップシール）を備える第２の基板ホルダとを有する第２の電気めっき装置で行われる。
第１の金属または第２の金属の堆積に適した装置は、電解液および陽極を保持するように構成されているめっき室と、基板を陰極バイアスするためのコンタクトを有する基板ホルダと、基板およびリップシールを保持するためのカップとを備える。堆積は、仰向けまたはうつ伏せの配向で行われうる。いくつかのめっきツールも垂直に動いてよい。適した装置の例は、カリフォルニア州フレモントのラム・リサーチ・コーポレーションから入手可能なＳＡＢＲＥ ３Ｄツールである。いくつかの実施形態では、電気めっきツールは、（同一または異なる金属を電着するための）複数のめっきセルと、個々のめっきセル間で基板を搬送するためのロボットツールとを備える。
図６には、うつ伏せの配向で第１の金属または第２の金属の電着に用いられうる装置の概略断面図を示す。この装置は、電解液６０３を保持するように構成されているめっき室６０１と、陽極６０５とを備える。基板ホルダ６０７は、半導体基板６０９をうつ伏せの配向で保持し、電気めっき中に基板６０９を回転させるように構成されている。基板ホルダ６０７はさらに、電気めっき中に基板を陰極（負）バイアスするように構成されている電気コンタクトを備える。図の実施形態では、装置はさらに、基板６０９付近（例えば、基板の約１０ｍｍ以内）にイオン抵抗性イオン透過性要素６１１を備える。イオン抵抗性イオン透過性要素６１１は一般に、電解液の流れを可能にする複数の貫通流路または３Ｄ多孔性網を有する非導電性材料からなるプレートである。イオン抵抗性イオン透過性要素６１１は、半導体基板６０９のめっきの均一性を向上させるために用いられることが多い。めっき室６０１は、電解液の導入のための開口６１３を備える。図の実施形態では、電解液はめっき室の底部で導入され、次に矢印６１５で示すように、イオン抵抗性イオン透過性要素６１１の流路を通って半導体基板６０９に向かって流れる。他の実施形態では、電解液は、半導体基板６０９の加工面にほぼ垂直な電解液の流れに加えて、またはそれに代えて、半導体基板６０９の加工面にほぼ平行な方向で横方向に注入されうる。
いくつかの実施形態では、装置はさらに、陽極と陰極バイアスされた基板との間に、めっき室を陽極液室と陰極液室とに分離するイオン透過性部材を備える。陽極液室および陰極液室の電解液は、異なる組成を有してよい。例えば、スズ－銀の電着中に、陰極液はスズイオンおよび銀イオンの両方を含むが、陽極液はスズイオンのみを含んでよい。
いくつかの実施形態では、この装置はさらに、電解液を高温（例えば、少なくとも約３０℃の温度）に維持するためにヒータおよび温度センサを備える。例えば、いくつかの実施形態では、ニッケルの電着に用いられる装置はヒータを有し、少なくとも約３０℃の温度のニッケル電解液を用いて電気めっきするように構成されている。
いくつかの実施形態では、この装置はさらに、本明細書に記載の方法の工程を実施させるためのプログラム命令を有するコントローラを備える。
図７には、複数の金属を電着するように構成されている一体型装置が示されている。この実施形態では、装置７００は電気めっきセル７０７のセットを有し、各々は対構造または複数の「二重」構造の電解液含有浴を含む。装置７００は、電気めっき自体に加えて、様々な他の電気めっきまたは電気平坦化関連プロセスおよびサブステップ（例えば、スピンリンス、スピンドライ、金属およびシリコンのウェットエッチング、無電解めっき、プリウェットおよびプリケミカル処理、還元、アニール、フォトレジスト剥離、および表面予備活性化）を実施してよい。図７において、装置７００は上面図を概略的に示され、１つのレベルまたは「フロア」のみが示されているが、かかる装置（例えば、ラム・リサーチ・コーポレーションのＳａｂｒｅ（商標）３Ｄツール）が互いの上に「積層された」２つ以上のレベルを有してよく、各々が同一または異なる種類の処理ステーションを有してよいことは、当業者に容易に理解されるだろう。いくつかの実施形態では、異なる金属用の電気めっきステーションは、ツールの異なるレベルに配置される。他の実施形態では、第１の金属および第２の金属の両方を電気めっきするためのステーションを１つのレベルに備えてよい。
再び図７を参照すると、電気めっきされる基板７０６は一般に、フロントエンドローディングＦＯＵＰ（前開き一体型ポッド）７０１を通じて装置７００に提供され、この例では、フロントエンドロボット７０２によってＦＯＵＰから装置７００の主基板処理領域に運び込まれる。フロントエンドロボット７０２は、スピンドル７０３によって１つのステーションから別のアクセス可能なステーション（この例では、２つのフロントエンドアクセス可能ステーション７０４および２つのフロントエンドアクセス可能ステーション７０８が示されている）に多次元で動かされた基板７０６を格納および移動できる。フロントエンドアクセス可能ステーション７０４および７０８は、例えば前処理ステーションおよびスピンリンスドライ（ＳＲＤ）ステーションを含んでよい。フロントエンドロボット７０２の左右の横方向動作は、ロボットトラック７０２ａを用いて実現される。各基板７０６は、モータ（図示せず）に接続されたスピンドルによって動かされるカップ／コーンアセンブリ（図示せず）によって保持されてよく、モータは取り付け金具７０９に取り付けられてよい。この例には、４つの「二重」電気めっきセル７０７（合計で８つのセル７０７）も示されている。電気めっきセル７０７は、第１の金属および第２の金属を電気めっきするために用いられてよい。めっきステーション７０７の１つにおいて第１の金属が電気めっきされた後に、基板は、装置７００の同じレベルまたは異なるレベルの、第２の金属を電気めっきするように構成されているめっきセルに搬送される。システムコントローラ（図示せず）は、電着装置７００のいくつかまたは全ての特性を制御するために電着装置７００に結合されてよい。システムコントローラは、本明細書で前述したプロセスにより命令を実行するようにプログラムされてよい、または構成されてよい。
システムコントローラは一般に、１つ以上のメモリデバイスと、装置が本発明による方法を実施できるように命令を実行するように構成されている１つ以上のプロセッサとを備えるだろう。システムコントローラには、本発明によるプロセス動作を制御するための命令を含む機械可読媒体が結合されてよい。
いくつかの実施形態では、コントローラは、上記の例の一部でありうる、システムの一部である。かかるシステムは、処理ツール、チャンバ、処理用プラットフォーム、および／または特定の処理構成部品（ウエハ台座、ガス流システムなど）を含む半導体処理機器を備えることができる。これらのシステムは、半導体ウエハまたは基板の処理前、処理中、および処理後の動作を制御するための電子機器と一体化されてよい。これらの電子機器は、システムの様々な構成部品または副部品を制御できる「コントローラ」と呼ばれてよい。コントローラは、処理要件および／またはシステムの種類に応じて、電解液の供給、温度設定（例えば、加熱および／または冷却）、陰極に供給される圧力、特定のシステムに接続されたツールおよび他の搬送ツールおよび／またはロードロックに対するウエハ搬入出を含む、本明細書に開示のあらゆるプロセスを制御するようにプログラムされてよい。
概して、様々な実施形態において、コントローラは、命令を受信し、命令を発行し、動作を制御し、洗浄動作を可能にし、エンドポイント測定を可能にするなどの様々な集積回路、ロジック、メモリ、および／または、ソフトウェアを有する電子機器として定義されてよい。集積回路は、プログラム命令を記憶するファームウェア形式のチップ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）として定義されるチップ、および／または、プログラム命令（例えば、ソフトウェア）を実行する１つ以上のマイクロプロセッサまたはマイクロコントローラを含む。プログラム命令は、半導体ウエハ上でもしくは半導体ウエハ向けに、またはシステムに対して特定のプロセスを実行するための動作パラメータを定義する様々な個別設定（または、プログラムファイル）の形でコントローラに伝達される命令であってよい。いくつかの実施形態では、動作パラメータは、１つ以上の層、材料、金属、酸化物、シリコン、二酸化シリコン、表面、回路、および／または、ウエハ金型の製造時における１つ以上の処理工程を実現するために、プロセスエンジニアによって定義されたレシピの一部であってよい。
いくつかの実施形態では、コントローラは、システムと一体化もしくは結合された、そうでなければシステムにネットワーク接続された、もしくはこれらが組み合わされたコンピュータの一部であってよい、またはそのコンピュータに結合されてよい。例えば、コントローラは、ウエハ処理のリモートアクセスを可能にする「クラウド」内にある、またはファブホストコンピュータシステムの全てもしくは一部であってよい。コンピュータは、システムへのリモートアクセスを可能にして、製造動作の進捗状況を監視し、過去の製造動作の経歴を調査し、複数の製造動作から傾向または性能の基準を調査して、現行の処理のパラメータを変更してよい、または現行の処理に続く処理工程を設定してよい、または新しいプロセスを開始してよい。いくつかの例では、リモートコンピュータ（例えば、サーバ）は、ローカルネットワークまたはインターネットを含みうるネットワークを通じて、プロセスレシピをシステムに提供できる。リモートコンピュータは、次にリモートコンピュータからシステムに伝達されるパラメータおよび／もしくは設定のエントリまたはプログラミングを可能にするユーザインタフェースを含んでよい。いくつかの例では、コントローラは、１つ以上の動作中に実施される各処理工程のパラメータを特定する命令をデータ形式で受信する。パラメータは、実施されるプロセスの種類、および、コントローラが接続するまたは制御するツールの種類に固有であってよいことを理解されたい。よって、上述のように、コントローラは、例えば互いにネットワーク接続された１つ以上の別々のコントローラを含むことと、本明細書に記載のプロセスおよび制御などの共通の目的に向けて協働することとにより分散されてよい。かかる目的で分散されたコントローラの例は、遠隔に（例えば、プラットフォームレベルで、またはリモートコンピュータの一部として）位置し、協働してチャンバにおけるプロセスを制御する１つ以上の集積回路と連通するチャンバ上の１つ以上の集積回路だろう。
制限するものではないが、システムの例は、プラズマエッチングチャンバまたはプラズマエッチングモジュール、堆積チャンバまたは堆積モジュール、スピンリンスチャンバまたはスピンリンスモジュール、金属めっきチャンバまたは金属めっきモジュール、洗浄チャンバまたは洗浄モジュール、ベベルエッジエッチングチャンバまたはベベルエッジエッチングモジュール、物理蒸着（ＰＶＤ）チャンバまたはＰＶＤモジュール、化学蒸着（ＣＶＤ）チャンバまたはＣＶＤモジュール、原子層堆積（ＡＬＤ）チャンバまたはＡＬＤモジュール、原子層エッチング（ＡＬＥ）チャンバまたはＡＬＥモジュール、イオン注入チャンバまたはイオン注入モジュール、トラックチャンバまたはトラックモジュール、ならびに、半導体ウエハの製作および／または製造において関連または使用できる任意の他の半導体処理システムを含んでよい。
上記のように、コントローラは、ツールによって実施されるプロセス工程に応じて、他のツール回路もしくはモジュール、他のツール部品、クラスタツール、他のツールインタフェース、隣接するツール、近接するツール、工場全体に設置されたツール、メインコンピュータ、別のコントローラ、または、半導体製造工場においてツール位置および／もしくはロードポートに対してウエハ容器を搬入出する材料搬送に用いられるツール、のうちの１つ以上と連通してよい。
パターニング法／装置
本明細書に上記した装置／プロセスは、例えば、半導体デバイス、表示装置、ＬＥＤ、太陽電池パネルなどの製作または製造のために、リソグラフィパターニングツールまたはプロセスと併せて用いられてよい。通常、必ずではないが、かかるツール／プロセスは、共通の製作設備で一緒に用いられる、または実施されるだろう。膜のリソグラフィパターニングは通常、（１）スピンオンツールまたはスプレイオンツールを用いてワークピース（すなわち、基板）にフォトレジストを塗布する工程、（２）ホットプレート、炉、またはＵＶ硬化ツールを用いてフォトレジストを硬化させる工程、（３）ウエハステッパなどのツールによって可視光、ＵＶ光、ＥＵＶ光、またはＸ線光にフォトレジストを露光する工程、（４）ウェットベンチなどのツールを用いて、レジストを現像して選択的に除去することによりレジストをパターニングする工程、（５）ドライエッチングツールまたはプラズマ支援エッチングツールを用いて、下地膜またはワークピースにレジストパターンを転写する工程、および（６）ＲＦまたはマイクロ波プラズマレジスト剥離剤などのツールを用いてレジストを除去する工程、のいくつかまたは全てを含み、各工程はいくつかの可能なツールで行われる。

Claims (20)

  1. 複数のスルーマスク凹状フィーチャを有する半導体基板に金属を電着する方法であって、
    （ａ）第１のリップシールを用いる第１の電気めっきセル内で、前記半導体基板の前記凹状スルーマスクフィーチャを完全に充填することなく前記凹状スルーマスクフィーチャに第１の金属を電着し、前記第１のリップシールは、前記半導体基板の周囲で前記半導体基板に接触し、前記第１のリップシールと前記半導体基板との最内接点は、前記半導体基板の端から第１の距離に位置し、
    （ｂ）（ａ）の後に、第２のリップシールを用いる第２の電気めっきセル内で、前記半導体基板の前記凹状スルーマスクフィーチャに第２の金属を電着することを備え、前記第２のリップシールは、前記半導体基板の周囲で前記半導体基板に接触し、前記第２のリップシールと前記半導体基板との最内接点は、前記半導体基板の前記端から第２の距離に位置し、前記第２の距離は、前記第１の距離よりも長い、方法。
  2. 請求項１に記載の方法であって、
    前記第２の距離は、前記第１の距離よりも約０．１～０．５ｍｍだけ長い、方法。
  3. 請求項１に記載の方法であって、
    前記第２の距離は、前記第１の距離よりも約０．１５～０．２５ｍｍだけ長い、方法。
  4. 請求項１に記載の方法であって、
    前記第１のリップシールおよび前記第２のリップシールは、前記半導体基板上のフォトレジスト材料と接触する、方法。
  5. 請求項１から４のいずれかに記載の方法であって、
    前記第１の金属は、２５℃よりも高い温度を有するめっき浴で電着される、方法。
  6. 請求項１から４のいずれかに記載の方法であって、
    前記第１の金属は、４０℃よりも高い温度を有するめっき浴で電着される、方法。
  7. 請求項１から４のいずれかに記載の方法であって、
    前記第１の金属はニッケルであり、前記ニッケルは、２５℃よりも高い温度を有するめっき浴で電着される、方法。
  8. 請求項１から４のいずれかに記載の方法であって、
    前記第１の金属はニッケルであり、前記ニッケルは、４０℃よりも高い温度を有するめっき浴で電着される、方法。
  9. 請求項１から４のいずれかに記載の方法であって、
    前記第１の金属はニッケルであり、前記第２の金属は、スズまたはスズと銀との化合物である、方法。
  10. 請求項１から４のいずれかに記載の方法であって、
    前記第１の金属はニッケルであり、前記第２の金属は、スズまたはスズと銀との化合物であり、前記方法は、さらに、ニッケルの電着前に前記凹状スルーマスクフィーチャに銅を電着することを備える、方法。
  11. 請求項１から４のいずれかに記載の方法であって、
    （ｂ）における電着は、マスク材料のレベルより上に前記電着した第２の金属の突起をもたらさない、方法。
  12. 請求項１から４のいずれかに記載の方法であって、
    前記第１のリップシールおよび前記第２のリップシールは異なるリップシールであり、前記第２のリップシールは、前記第１のリップシールよりも小さい直径を有する、方法。
  13. 請求項１から４のいずれかに記載の方法であって、
    前記第１のリップシールおよび前記第２のリップシールは、異なる位置で前記基板と接触するように調節されるよう構成されている同じリップシールである、方法。
  14. 請求項１から４のいずれかに記載の方法であって、
    前記半導体基板は、半製品高帯域幅メモリ（ＨＢＭ）デバイスである、方法。
  15. 請求項１から４のいずれかに記載の方法であって、さらに、
    （ａ）の後に、前記半導体基板を前記第１のリップシールとの接触から解放し、（ｂ）の前に少なくとも１時間にわたって、前記半導体基板をリップシールと接触しないままにすることを備える、方法。
  16. 請求項１から４のいずれかに記載の方法であって、さらに、
    前記半導体基板にフォトレジストを塗布する工程と、
    前記フォトレジストを露光する工程と、
    前記フォトレジストをパターニングし、前記パターンを前記半導体基板に転写する工程と、
    前記半導体基板から前記フォトレジストを選択的に除去する工程と、
    を備える、方法。
  17. 前記半導体基板に金属を電気めっきするためのシステムであって、
    （ａ）前記半導体基板に第１の金属を電着するように構成され、第１のリップシールを有する基板ホルダを備える第１の電気めっき装置と、
    （ｂ）前記半導体基板に第２の金属を電着するように構成され、第２のリップシールを有する基板ホルダを備える第２の電気めっき装置と、前記第２のリップシールは、前記第１のリップシールよりも小さい直径を有し、
    （ｃ）コントローラであって、
    ｉ．前記半導体基板上のスルーマスク凹状フィーチャを部分的に充填するために、前記第１の電気めっき装置において前記第１の金属を電気めっきする工程と、
    ｉｉ．前記第１の金属が電気めっきされた後に、前記第２の電気めっき装置において前記第２の金属を電気めっきする工程と、
    が生じるように構成されているプログラム命令を含む、コントローラと、
    を備える、システム。
  18. 前記半導体基板に金属を電気めっきするためのシステムであって、
    （ａ）加熱電解液から前記半導体基板に第１の金属を電着するように構成され、第１のリップシールを有する基板ホルダを備える第１の電気めっき装置と、
    （ｂ）非加熱電解液から前記半導体基板に第２の金属を電着するように構成され、第２のリップシールを有する基板ホルダを備える第２の電気めっき装置とを備え、前記第２のリップシールは、前記第１のリップシールよりも小さい直径を有する、システム。
  19. 請求項１８に記載のシステムであって、
    前記第１のリップシールの半径と前記第２のリップシールの半径との差は、約０．１～０．５ｍｍである、システム。
  20. 請求項１に記載の方法であって、
    前記第１のリップシールの半径と前記第２のリップシールの半径との差は、約０．１５～０．２５ｍｍである、方法。
JP2022564502A 2020-04-30 2021-04-07 ウエハエッジにおける材料特性を維持するためのリップシールエッジエクスクルージョン処理 Pending JP2023523946A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063018365P 2020-04-30 2020-04-30
US63/018,365 2020-04-30
PCT/US2021/026248 WO2021221872A1 (en) 2020-04-30 2021-04-07 Lipseal edge exclusion engineering to maintain material integrity at wafer edge

Publications (1)

Publication Number Publication Date
JP2023523946A true JP2023523946A (ja) 2023-06-08

Family

ID=78373846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022564502A Pending JP2023523946A (ja) 2020-04-30 2021-04-07 ウエハエッジにおける材料特性を維持するためのリップシールエッジエクスクルージョン処理

Country Status (6)

Country Link
US (1) US20230167571A1 (ja)
JP (1) JP2023523946A (ja)
KR (1) KR20230006883A (ja)
CN (1) CN115516140A (ja)
TW (1) TW202230482A (ja)
WO (1) WO2021221872A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855037B2 (en) * 2001-03-12 2005-02-15 Asm-Nutool, Inc. Method of sealing wafer backside for full-face electrochemical plating
US7735451B2 (en) * 2002-11-15 2010-06-15 Ebara Corporation Substrate processing method and apparatus
US9512538B2 (en) * 2008-12-10 2016-12-06 Novellus Systems, Inc. Plating cup with contoured cup bottom
KR101581276B1 (ko) * 2014-09-26 2016-01-04 주식회사 티케이씨 박형화 웨이퍼의 도금시 에지 부분의 손상 방지를 위한 웨이퍼 취급장치
JP7162341B2 (ja) * 2018-01-11 2022-10-28 オリエンタル鍍金株式会社 めっき積層体の製造方法及びめっき積層体

Also Published As

Publication number Publication date
US20230167571A1 (en) 2023-06-01
CN115516140A (zh) 2022-12-23
TW202230482A (zh) 2022-08-01
KR20230006883A (ko) 2023-01-11
WO2021221872A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
US8450210B1 (en) Sequential station tool for wet processing of semiconductor wafers
TWI612170B (zh) 金屬晶種層上之金屬氧化物的還原方法與設備
KR102556923B1 (ko) 웨이퍼 부착을 감소시키기 위해 통합된 탄성중합체 립시일 및 컵 하단부
US6436267B1 (en) Method for achieving copper fill of high aspect ratio interconnect features
US10214828B2 (en) Control of current density in an electroplating apparatus
US11608566B2 (en) High resistance virtual anode for electroplating cell
US10358738B2 (en) Gap fill process stability monitoring of an electroplating process using a potential-controlled exit step
WO2021101909A1 (en) Interconnect structure with selective electroplated via fill
US10508351B2 (en) Layer-by-layer deposition using hydrogen
US20230167571A1 (en) Lipseal edge exclusion engineering to maintain material integrity at wafer edge
US20220396894A1 (en) Wafer shielding for prevention of lipseal plate-out
KR20230050272A (ko) 원자 층 증착 (atomic layer deposition) 에 의해 결합된 자가 형성 배리어 및 시드 층
CN108346599B (zh) 用于电化学处理半导体基底的方法和装置及装置维修方法
JP2002249896A (ja) 液処理装置、液処理方法
US20240076795A1 (en) Spatially and dimensionally non-uniform channelled plate for tailored hydrodynamics during electroplating
US20200277708A1 (en) Control of current density in an electroplating apparatus
JP2014105360A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240311