CN101442009A - Mos器件制备中源漏区的制备方法 - Google Patents

Mos器件制备中源漏区的制备方法 Download PDF

Info

Publication number
CN101442009A
CN101442009A CNA2007100942455A CN200710094245A CN101442009A CN 101442009 A CN101442009 A CN 101442009A CN A2007100942455 A CNA2007100942455 A CN A2007100942455A CN 200710094245 A CN200710094245 A CN 200710094245A CN 101442009 A CN101442009 A CN 101442009A
Authority
CN
China
Prior art keywords
preparation
source
drain
polysilicon gate
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100942455A
Other languages
English (en)
Inventor
陈华伦
熊涛
陈瑜
罗啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNA2007100942455A priority Critical patent/CN101442009A/zh
Publication of CN101442009A publication Critical patent/CN101442009A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种MOS器件制备中源漏区的制备方法，其先进行源区和漏区离子注入形成重掺杂注入区，并保留光刻胶，然后通过各向同性刻蚀工艺将多晶硅栅极两边各刻蚀掉一部分，最后再进行轻掺杂注入和去胶的工艺。本发明不仅可以节省两次光刻，并且不需要重新制备侧墙，节省了工艺步骤，大大节约了制备成本，可广泛用于具MOS晶体管单元的半导体器件制备中。

Description

MOS器件制备中源漏区的制备方法
技术领域
本发明涉及一种MOS器件制备中源区和漏区的制备方法。
背景技术
现有技术中，MOS晶体管源漏区包括轻掺杂区和重掺杂区两各区域，常见的源漏注入的方法如下：
(1)先进行轻掺杂注入，形成轻掺杂区。具体在CMOS器件制备中，分别进行NMOS区的轻掺杂和PMOS区的轻掺杂(见图1和图2)，之后去掉光刻胶。
(2)淀积二氧化硅层，刻蚀在多晶硅两侧形成侧墙(见图3和图4)，以保护靠近多晶硅的轻掺杂区域在接下来的重掺杂中不被注入。
(3)接下来分别进行NMOS区的源漏重掺杂离子注入和PMOS区的源漏重掺杂离子注入(见图5和图6)，形成重掺杂源区和漏区。
从以上的制备流程可知，传统CMOS源漏注入中包括4次光刻工艺和一次侧墙成长工艺，其制被成本相对较高。
发明内容
本发明要解决的技术问题是提供一种MOS器件中源漏区的制备方法，其能降低源漏区注入的制备的成本。
为解决上述技术问题，本发明的MOS器件制备中源漏区的制备方法，包括如下步骤：(1)在形成多晶硅栅极后，进行重掺杂离子注入，形成重掺杂源区和漏区；(2)用各向同性刻蚀工艺去掉部分多晶硅栅；(3)轻掺杂离子注入形成轻掺杂源区和漏区。
本发明的CMOS器件制备中源漏区的制备方法，包括如下步骤：(1)在形成多晶硅栅极之后，用光刻胶光刻曝出NMOS区或PMOS区，进行重掺杂离子注入，形成重掺杂源区和漏区；(2)用各向同性刻蚀工艺去掉部分多晶硅栅；(3)轻掺杂离子注入形成轻掺杂源区和漏区，最后去除光刻胶；(4)用光刻胶光刻曝出PMOS区或NMOS区，重复实施步骤(1)至(3)，完成源区和漏区的注入。
本发明利用多晶硅栅极实现一种源漏区的制备。通过先进行源区和漏区离子注入形成重掺杂注入区，并保留光刻胶，然后通过各向同性刻蚀工艺将多晶硅栅极两边各刻蚀掉一部分，最后再进行轻掺杂注入和去胶的工艺。本发明不仅可以节省两次光刻(即N轻掺杂前的光刻和P轻掺杂前的光刻)，并且不需要重新制备侧墙，节省了工艺步骤，大大节约了制备成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为现有工艺中N轻掺杂注入的结构示意图；
图2为现有工艺中P轻掺杂注入的结构示意图；
图3为现有工艺中生长二氧化硅后的结构示意图；
图4为现有工艺形成侧墙后的结构示意图；
图5为现有工艺中N重掺杂注入的结构示意图；
图6为现有工艺中P重掺杂注入的结构示意图；
图7为本发明的制备方法流程图；
图8为本发明CMOS器件源漏区注入中NMOS区重掺杂注入示意图；
图9为本发明CMOS器件源漏区注入中NMOS区刻蚀部分多晶硅示意图；
图10为本发明CMOS器件源漏区注入中NMOS区轻掺杂注入示意图；
图11为本发明CMOS器件源漏区注入中PMOS区重掺杂注入示意图；
图12为本发明CMOS器件源漏区注入中PMOS区刻蚀部分多晶硅示意图；
图13为本发明CMOS器件源漏区注入中PMOS区轻掺杂注入示意图。
具体实施方式
本发明的MOS器件制备中源漏区的制备方法，包括(见图7)：
(1)在形成多晶硅栅极后，进行重掺杂离子注入，形成重掺杂源区和漏区；
(2)用各向同性刻蚀工艺去掉部分多晶硅栅，在这一步刻蚀掉的尺寸的控制根据具体器件要求，如器件设计时要求多晶硅(宽X、长Y和高Z)，而本步中刻蚀需去除的多晶硅上面为500埃，左右前后各500埃，那么在源漏注入工艺前的多晶硅刻蚀中，将多晶硅栅极的尺寸宽度控制在X+1000埃，长度控制在Y+1000埃，而高度控制在Z+500埃，而这里刻蚀去掉的尺寸也取决于具体器件设计中轻掺杂漏区的宽度；
(3)最后进行轻掺杂离子注入，形成轻掺杂源区和漏区。
本发明的方法应用在CMOS器件制备中的流程为：
(1)在形成多晶硅栅极之后，用光刻胶光刻曝出NMOS区，进行N+重掺杂离子注入，形成重掺杂源区和漏区(见图8)；
(2)用各向同性刻蚀工艺去掉部分多晶硅栅，尺寸同上面相同(见图9)；
(3)N-轻掺杂离子注入形成轻掺杂源区和漏区(见图10)，最后去除光刻胶；
(4)用光刻胶光刻曝出PMOS区，重复实施步骤(1)至(3)(见图11至图13)，完成整个CMOS器件中源区和漏区的制备。
上述CMOS器件中，PMOS区和NMOS区用局部硅氧化隔离区(LOCOS)或浅沟槽隔离区(STI)进行隔离。

Claims (4)

1、一种MOS器件制备中源漏区的制备方法，其特征在于，包括如下步骤：
(1)在形成多晶硅栅极后，进行重掺杂离子注入，形成重掺杂源区和漏区；
(2)用各向同性刻蚀工艺去掉部分多晶硅栅；
(3)轻掺杂离子注入形成轻掺杂源区和漏区。
2、按照权利要求1所述的制备方法，其特征在于：所述步骤(1)中多晶硅栅极的尺寸为正常器件设计的尺寸加所述步骤(2)中刻蚀所去掉的相应尺寸。
3、一种CMOS器件制备中源漏区的制备方法，其特征在于，包括如下步骤：
(1)在形成多晶硅栅极之后，用光刻胶光刻曝出NMOS区或PMOS区，进行重掺杂离子注入，形成重掺杂源区和漏区；
(2)用各向同性刻蚀工艺去掉部分多晶硅栅；
(3)轻掺杂离子注入形成轻掺杂源区和漏区，最后去除光刻胶；
(4)用光刻胶光刻曝出PMOS区或NMOS区，重复实施步骤(1)至(3)，完成整个CMOS器件中源区和漏区的制备。
4、按照权利要求3所述的制备方法，其特征在于：所述步骤(1)中多晶硅栅极的尺寸为正常器件设计的尺寸加所述步骤(2)中刻蚀所去掉的相应尺寸。
CNA2007100942455A 2007-11-20 2007-11-20 Mos器件制备中源漏区的制备方法 Pending CN101442009A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100942455A CN101442009A (zh) 2007-11-20 2007-11-20 Mos器件制备中源漏区的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100942455A CN101442009A (zh) 2007-11-20 2007-11-20 Mos器件制备中源漏区的制备方法

Publications (1)

Publication Number Publication Date
CN101442009A true CN101442009A (zh) 2009-05-27

Family

ID=40726368

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100942455A Pending CN101442009A (zh) 2007-11-20 2007-11-20 Mos器件制备中源漏区的制备方法

Country Status (1)

Country Link
CN (1) CN101442009A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930922B (zh) * 2009-06-26 2011-12-07 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN101930924B (zh) * 2009-06-26 2013-01-23 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN104851801A (zh) * 2014-02-13 2015-08-19 北大方正集团有限公司 一种源漏轻掺杂方法和装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930922B (zh) * 2009-06-26 2011-12-07 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN101930924B (zh) * 2009-06-26 2013-01-23 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN104851801A (zh) * 2014-02-13 2015-08-19 北大方正集团有限公司 一种源漏轻掺杂方法和装置

Similar Documents

Publication Publication Date Title
KR101669227B1 (ko) 듀얼 임베디드 애피택셜 성장 반도체 공정에서의 응력 최적화
CN103730420A (zh) Cmos晶体管的制作方法
CN100477123C (zh) 用于减小多晶硅高度的SOI底部预掺杂合并e-SiGe
CN101442009A (zh) Mos器件制备中源漏区的制备方法
CN104900652A (zh) 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置
CN102800594A (zh) Pmos管的制作方法
CN202948903U (zh) 晶体管
CN102709250A (zh) 使用应力记忆技术的半导体器件制造方法
CN102709249A (zh) 使用应力记忆技术的半导体器件制造方法
CN102364663A (zh) 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件
CN102339754A (zh) 一种son结构mosfet的制备方法
CN101901786A (zh) 包含dmos晶体管的集成电路的制备方法
CN103681327A (zh) 一种半导体结构及其形成方法
CN102915968A (zh) Cmos晶体管的制作方法
CN103779218A (zh) 半导体器件及其制造方法
US9041119B2 (en) Forming CMOS with close proximity stressors
CN101996949A (zh) 半导体器件的制作方法
CN102403228A (zh) 具有锗硅外延层的pmos晶体管的制备方法
CN103247528A (zh) 金属氧化物半导体场效应管的制造方法
CN102610506A (zh) Bcd工艺中双栅极氧化层的刻蚀方法
CN102005388B (zh) N型金属氧化物半导体源漏注入方法
CN102610528B (zh) 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法
CN102593003B (zh) 一种减小半导体器件栅诱导漏极泄漏的方法
CN101783324B (zh) Cmos晶体管及其制作方法
CN103377945A (zh) Mos晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090527