CN101430724A - 布线可行性评估方法 - Google Patents

Abstract

本发明公开了一种布线可行性评估方法，适于评估芯片在多层电路板上的布线可行性。此布线可行性评估方法包括先依据芯片的尺寸产生多个布线图面。这些布线图面与多层电路板的多个导电层为一对一对应。接着，依据芯片的脚位，对应地于这些布线图面中至少一者标示出多个焊垫。然后，针对这些焊垫进行一布局程序，用以将多个走线各自标示于这些布线图面中。这些走线从对应的焊垫延伸至这些布线图面其中之一的边界。之后，分析这些布线图面的面积与这些焊垫、这些走线面积的比例关系，以产生分析结果。

Description

布线可行性评估方法

技术领域

本发明是有关于一种布线的方法，且特别是有关于一种布线可行性的评估方法。

背景技术

随着电脑科技不断地进步，新的芯片也不停地出现，使得电脑运算与传输数据的速度能够越来越快，所能存储的数据量也越来越大。

然而，要对新的芯片在电路板上进行布线之前，往往仅能依靠布线人员的经验来对电路板上所能布线的范围进行大略的评估。当有人为误差产生时，便很有可能造成布线作业重来。因此，在时间与人力的成本上会造成很大的负担。

发明内容

本发明提供一种布线可行性评估方法，以提高布线的成功率，而节省人力与时间。

本发明提出一种布线可行性评估方法，适于评估一芯片在一多层电路板上的一布线可行性。此布线可行性评估方法包括先依据芯片的尺寸产生多个布线图面。这些布线图面与多层电路板的多个导电层为一对一对应。接着，依据芯片的脚位，对应地于这些布线图面中至少一者标示出多个焊垫。然后，针对这些焊垫进行一布局程序，用以将多个走线各自标示于这些布线图面中。这些走线从对应的焊垫延伸至这些布线图面其中之一的边界。之后，分析这些布线图面的面积与这些焊垫、这些走线面积的比例关系，以产生一分析结果。

在本发明一实施例中，这些走线其中之一可包含一高速贯孔、一第一走线与一第二走线。布局程序可包括当这些焊垫其中之一为一高速焊垫，则于这些布线图面上以及高速焊垫附近标示出高速贯孔。接着，于高速焊垫至高速贯孔之间，标示出一第一走线。然后，于这些布线图面其中之一，以及在高速贯孔至布线图面的边界之间，标示出一第二走线。

在本发明一实施例中，这些走线其中之一可包含一电源贯孔与一第三走线。布局程序可包括当这些焊垫其中之一为一电源焊垫，则于这些布线图面上以及电源焊垫附近标示出电源贯孔。接着，于电源焊垫至电源贯孔之间，标示出第三走线。

在本发明一实施例中，这些走线其中之一可包含一一般信号贯孔、一第四走线与一第五走线。布局程序可包括当这些焊垫其中之一为一一般信号焊垫，则于这些布线图面上以及电源焊垫附近标示出一一般信号贯孔。接着，于一般信号焊垫至一般信号贯孔之间，标示出一第四走线。然后，于这些布线图面其中之一，以及在一般信号贯孔至布线图面的边界之间，标示出一第五走线。

在本发明一实施例中，布线可行性评估方法在分析这些布线图面的面积与这些焊垫、这些走线面积的比例关系之前，还可包括于这些布线图面中至少一者标示出多个走线安全区域。这些走线安全区域分别沿着这些走线延伸。

在本发明一实施例中，产生分析结果的步骤还可包括分析这些布线图面的面积与这些走线安全区域面积的比例关系。

在本发明一实施例中，布线可行性评估方法在依据芯片的尺寸产生这些布线图面之前，还可包括接收一使用者指令，以决定手动输入或是自动产生这些布线图面的一图面属性。其中，图面属性可包括这些布线图面的一图面精度。

在本发明一实施例中，自动产生图面属性的步骤，可包括依据电路板布线的最小线宽定义图面精度。

在本发明一实施例中，布线可行性评估方法在产生分析结果之后，还可包括将分析结果输出成一报表。

本发明因仅需对依据芯片尺寸产生的多个布线图面进行一布局程序，再分析这些布线图面上的多个焊垫与多个走线相对于这些布线图面的面积的比例关系，即可完成评估布线的可行性。因此，本发明可让布线人员在对整个电路板进行布线之前，能够依据布线可行性高低先行调整布线的规则，而可提高布线的成功率，并可减少重复布线以及所耗费的时间与人力。

为让本发明的上述特征和优点能更明显易懂，下文特举多个实施例，并配合附图作详细说明如下。

附图说明

图1A为一芯片配置于多层电路板的分解示意图。

图1B为图1A的芯片的仰视示意图。

图2为本发明一实施例的布线可行性评估方法的流程图。

图3A为本发明另一实施例的布线可行性评估方法的流程图。

图3B为图3A的进行布局程序的流程图。

图4为第一布线图面～第六布线图面的示意图。

图5为图4的第一布线图面标示出多个焊垫的上视图。

图6～图13为示意图3B的布局程序的流程的上视图。

图14为图2的可行性评估方法所产生的分析结果示意图。

具体实施方式

图1A为一芯片配置于多层电路板的分解示意图。请参考图1A，多层电路板200例如包括一第一一般信号层L1、一第一电源层L2、一第一高速信号层L3、一第二电源层L4、一第二高速信号层L5与一第二一般信号层L6等六个导电层。其中，第一一般信号层L1以及第二一般信号层L6可用来配置零件与走线。第一电源层L2与第二电源层L4其中之一例如为一接地层。芯片100例如配置于第一一般信号层L1上。

图2为本发明一实施例的布线可行性评估方法的流程图。请参考图1A与图2，当布线人员要对芯片100在多层电路板200布线之前，布线人员可进行如图2所示的布线可行性评估方法，以预先评估芯片100在多层电路板200上布线的可行性。此布线可行性评估方法主要步骤如下：先依据芯片100的尺寸以及多层电路板200的这些导电层L1～L6的数量，产生对应的多个布线图面(S110)。这些布线图面与这些导电层为一对一对应。于本实施例将假设前述布线图面的尺寸约略等于芯片100的尺寸。接着在这些布线图面中至少一者标示出多个焊垫(S120)。其中，这些焊垫分别对应芯片100的多个脚位110(如图1B)。

之后对这些焊垫进行一布局程序，以将多个走线各自标示于这些布线图面中，使得这些走线从对应的焊垫延伸至这些布线图面其中之一的边界(S130)。在本实施例中，上述布局程序可依照本领域通常使用的布线的规则进行，并不以此为限。然后分析这些焊垫、这些走线的面积与这些布线图面面积的比例关系，以取得一分析结果(S140)。在取得分析结果之后，布线人员便可通过分析结果来得知布线的可行性。

图3A为本发明另一实施例的布线可行性评估方法的流程图。本实施例与前一实施例的主要步骤相似，并以相同标号标注。请参考图3A，在进行步骤S110之前，还可先进行步骤S210，让布线人员选择要手动输入或是自动产生这些布线图面的一图面属性。

就图面属性而言，图面属性可包括这些布线图面的图面精度以及所使用的一布线规则等。布线规则可包括共用一电源贯孔的焊垫数量上限值、多层电路板200(见图1A)的第一导电层L1是否为高速线路层、贯孔大小、最小线宽以及线距等等。布线规则例如可配合一规格表(net name list)来做设定。当布线人员选择自动产生图面属性时，可依据电路板布线的最小线宽来定义图面精度，提供布线规则的预设值，例如预设共用一电源贯孔的走线数量上限值等等。

图4为第一布线图面～第六布线图面的示意图。接下来进行步骤S110，请参考图4，依据芯片100的尺寸产生第一布线图面F1、第二布线图面F2、第三布线图面F3、第四布线图面F4、第五布线图面F5以及第六布线图面F6。这些布线图面F1～F6与多层电路板200的这些导电层L1～L6为一对一对应。在本实施例中，这些布线图面的尺寸例如与芯片100的尺寸相同或是依芯片100的尺寸作等比例的放大。图面上的多个方格则是用来表示前述的图面精度，这些方格的长度、宽度例如可与电路板布线的最小线宽相当。

图1B为图1A的芯片的仰视示意图，图5第一布线图面标示出多个焊垫的示意图。请参考图1B与图5，接着进行步骤S120，依据芯片100的这些脚位110，对应地于第一布线图面F1者标示出多个焊垫(例如焊垫312、314、316等)。这些焊垫的尺寸可在步骤S210中定义图面属性时一并定义。此外，这些焊垫可根据芯片100的脚位110的连线型态(net type)不同，而对应分成多个高速焊垫312、多个电源焊垫314以及多个一般信号焊垫316。

再来进行步骤S130，针对这些焊垫进行一布局程序，以将多个走线各自标示于这些布线图面L1～L6中。详述如下，图3B为图3A的进行布局程序的流程图，请参考图3B，步骤S130可包括多个子步骤S232～S246，分别对应图6～图13。

就步骤S232而言，请参考图6，在第一布线图面F1上的各个高速焊垫312的附近标示出高速贯孔322，并在第二布线图面F2～第六布线图面F6上对应的位置标示高速贯孔322。此外，还可在高速贯孔322的周围标示一走线安全区域322a，以让相邻的走线间至少保持一定间距(例如最小线宽)。在本实施例中，高速贯孔322的位置可依据一般的布线规则来配置。举例来说，芯片100例如为一球状阵列封装(Ball Grid Array，BGA)，由于在芯片100上相邻的这些脚位110的距离相当，因此可以很容易地在这些相邻的这些脚位间定出高速贯孔322的位置。

就步骤S234而言，请参考图7，在第一布线图面F1上的各个电源焊垫314的附近标示出电源贯孔324，并在第二布线图面F2～第六布线图面F6上对应的位置标示电源贯孔324。此外，亦可在电源贯孔324的周围标示一走线安全区域324a，以让相邻的走线间至少保持一定间距。于本实施例中，所进行的布局程序会依循布线规则所规定“共用电源贯孔的焊垫数量上限值”来安排多个电源焊垫共用一个电源贯孔。例如，在图7左上方3个电源焊垫314之间标示出一个电源贯孔324，并且在图7下方2个电源焊垫314之间标示出另一个电源贯孔324。因此，在图7左上方3个电源焊垫314可以共同经由电源贯孔324(上者)连接至电源层，而图7下方2个电源焊垫314则可以共同经由另一个电源贯孔324(下者)连接至电源层。如此，可以减少电源贯孔数量。

就步骤S236而言，请参考图8A，在第一布线图面F1上的各个一般信号焊垫316的附近标示出一般信号贯孔326，并在第二布线图面F2～第六布线图面F6上对应的位置标示一般信号贯孔326。此外，亦可在一般信号贯孔326的周围标示一走线安全区域326a，以让相邻的走线间至少保持一定间距。于本实施例中，由于在图8A右下方的一般信号焊垫316邻近第一布线图面F1的边界，因此不需为其配置一般信号贯孔。

接着请参考图8B，在经过步骤S232～S234之后，第二布线图面F2上标示有两个高速贯孔322、两个电源贯孔324以及一个一般信号贯孔326。同样地，第三布线图面F3～第六布线图面F6上亦对应标示有两个高速贯孔322、两个电源贯孔324以及一个一般信号贯孔326。在另一未绘示的实施例中，这些高速贯孔322、这些电源贯孔324以及这些一般信号贯孔326至少其中之一亦可为导电盲孔，而只会这些布线图面F1～F6至少一者上标示出导电盲孔。

就步骤S238而言，请参考图9，在第一布线图面F1上，以及高速焊垫312至高速贯孔322标示出一第一走线332。此外，亦可沿着第一走线332的周围标示一走线安全区域332a，以让相邻的走线间至少保持一定间距。

就步骤S240而言，请参考图10，于高速信号层所对应的布线图面(在此为第三布线图面F3)上，以及在高速贯孔322至第三布线图面F3的边界之间，标示出一第二走线334，使得这些走线可以从对应的焊垫延伸至布线图面的边界。此外，亦可沿着第一走线334标示一走线安全区域334a，以让相邻的走线间至少保持一定间距。

就步骤S242而言，请参考图11，在第一布线图面F1上，以及电源焊垫314至电源贯孔324标示出一第三走线336。此外，亦可沿着第三走线336标示一走线安全区域336a，以让相邻的走线间至少保持一定间距。于本实施例中，所进行的布局程序会依循布线规则所规定“共用电源贯孔的焊垫数量上限值”，在图11左上方3个电源焊垫314之间标示出3条第三走线336，表示此3个电源焊垫314共用一个电源贯孔324(上者)。另外，在图11下方2个电源焊垫314附近亦标示出另外2条第三走线336，表示此2个电源焊垫314共用另一个电源贯孔324(下者)。因此，在图11左上方3个电源焊垫314可以共同经由电源贯孔324(上者)连接至电源层，而图11下方2个电源焊垫314则可以共同经由另一个电源贯孔324(下者)连接至电源层。如此，可以减少电源贯孔数量。

就步骤S244而言，请参考图12，在第一布线图面F1上，以及一般信号焊垫316至一般信号贯孔326标示出第四走线338。此外，若一般信号焊垫316邻近第一布线图面F1的边界，亦可在一般信号焊垫316至第一布线图面F1的边界之间标示第四走线338。另外，还可沿着第四走线336标示一走线安全区域338a，以让相邻的走线间至少保持一定间距。

就步骤S246而言，请参考图13，于一般信号层所对应的布线图面(在此为第五布线图面F5)上，以及在一般信号贯孔326至第五布线图面F5的边界之间，标示出一第五走线339，使得这些走线可以从对应的焊垫延伸至布线图面的边界。此外，亦可沿着第五走线339标示一走线安全区域339a，以让相邻的走线间至少保持一定间距。

之后，进行步骤S140，分析这些布线图面F1～F6的面积与这些焊垫320、这些走线330面积的比例关系，以产生一分析结果。举例来说，图14为图2的可行性评估方法所产生的分析结果示意图。请参考图14，计算这些焊垫、这些走线面积相对于这些布线图面F1～F6的面积的一面积比A1，并且计算走线安全区域面积相对于这些布线图面F1～F6的面积的另一面积比A2。此外，亦可通过将总面积比扣除面积比A1及面积比A2而求得一可用面积的面积比A3。当所求得的面积比A1越高，代表图面上的剩余的空间越少，因此芯片100在多层电路板200上的布线可行性越低。

另外，当所求得可用面积的面积比A3越高，代表图面上的剩余的空间越多，因此芯片100在多层电路板200上的布线可行性越高。例如将面积比A1与一标准值(例如为90％)比较，若小于此标准值时，则可判断此芯片100在多层电路板200上的布线可行性高。但若面积比A1大于此标准值时，则可交由布线人员进行处理，例如进行布线规则的更动，像是增加多层电路板200的层数或是调整多层电路板的线宽、线距等等，以提高布线的成功率。

综上所述，上述实施例的布线可行性评估方法由于仅需对依据芯片尺寸产生的多个布线图面进行一布局程序，再分析这些布线图面上的多个焊垫与多个走线相对于这些布线图面的面积的比例关系，即可完成评估布线的可行性。因此，本发明可让布线人员在对整个电路板进行布线之前，能够依据此芯片的布线可行性高低先行调整布线的规则，而可提高布线的成功率，并可减少重复布线以及所耗费的时间与人力。

虽然本发明已以多个实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (10)

1.一种布线可行性评估方法，适于评估一芯片在一多层电路板上的一布线可行性，该布线可行性评估方法包括：

依据该芯片的尺寸产生多个布线图面，其中该些布线图面与该多层电路板的多个导电层为一对一对应；

依据该芯片的脚位，对应地于该些布线图面中至少一者标示出多个焊垫；

针对该些焊垫进行一布局程序，用以将多个走线各自标示于该些布线图面中，其中该些走线从对应的焊垫延伸至该些布线图面其中之一的边界；以及

分析该些布线图面的面积与该些焊垫、该些走线面积的比例关系，以产生一分析结果。

2.如权利要求1所述的布线可行性评估方法，其特征在于，该些走线其中之一包含一高速贯孔、一第一走线与一第二走线，而该布局程序包括：

当该些焊垫其中之一为一高速焊垫，则于该些布线图面上以及该高速焊垫附近标示出该高速贯孔；

于该高速焊垫至该高速贯孔之间，标示出一第一走线；以及

于该些布线图面其中之一，以及在该高速贯孔至该布线图面的边界之间，标示出一第二走线。

3.如权利要求1所述的布线可行性评估方法，其特征在于，该些走线其中之一包含一电源贯孔与一第三走线，而该布局程序包括：

当该些焊垫其中之一为一电源焊垫，则于该些布线图面上以及该电源焊垫附近标示出该电源贯孔；以及

于该电源焊垫至该电源贯孔之间，标示出该第三走线。

4.如权利要求1所述的布线可行性评估方法，其特征在于，该些走线其中之一包含一一般信号贯孔、一第四走线与一第五走线，而该布局程序包括：

当该些焊垫其中之一为一一般信号焊垫，则于该些布线图面上以及该电源焊垫附近标示出一一般信号贯孔；

于该一般信号焊垫至该一般信号贯孔之间，标示出一第四走线；以及

于该些布线图面其中之一，以及在该一般信号贯孔至该布线图面的边界之间，标示出一第五走线。

5.如权利要求1所述的布线可行性评估方法，其特征在于，在分析该些布线图面的面积与该些焊垫、该些走线面积的比例关系之前，还包括：

于该些布线图面中至少一者标示出多个走线安全区域，其中该些走线安全区域分别沿着该些走线延伸。

6.如权利要求5所述的布线可行性评估方法，其特征在于，产生该分析结果的步骤，还包括：

分析该些布线图面的面积与该些走线安全区域面积的比例关系。

7.如权利要求1所述的布线可行性评估方法，其特征在于，在依据该芯片的尺寸产生该些布线图面之前，还包括：

接收一使用者指令，以决定手动输入或是自动产生该些布线图面的一图面属性。

8.如权利要求7所述的布线可行性评估方法，其特征在于，该图面属性包括该些布线图面的一图面精度。

9.如权利要求8所述的布线可行性评估方法，其特征在于，自动产生该图面属性的步骤，包括：

依据该电路板布线的最小线宽定义该图面精度。

10.如权利要求1所述的布线可行性评估方法，其特征在于，在产生该分析结果之后，还包括：

将该分析结果输出成一报表。

Images