CN101427214A - 在紧凑模型中用于基于版图调整和优化氮化物衬垫应力效应的方法 - Google Patents

Abstract

用于紧凑模型算法(310－350)的系统和方法，其准确地考虑半导体器件(200)中氮化物衬垫(260)应力所引起的版图相关的变化的影响。与版图相关的紧凑模型算法(310－350)通过实现用于获得正确的应力响应近似的算法以及用于获得正确的驱动应力响应的几何参数的版图提取算法，来考虑大的版图变动对电路的影响。具体地，这些算法包括来自面向方向的搜索“桶”的特定信息，并且包括特定方向的距离测量以用于详细分析该半导体器件的附近区域的特定形状。所述算法还适合于支持具有单个应力衬垫薄膜和双应力衬垫(260)(在一个界面处邻接的两个不同衬垫薄膜)的器件的建模和应力影响确定。

Description

在紧凑模型中用于基于版图调整和优化氮化物衬垫应力效应的方法

技术领域

本发明涉及用于确定包括针对半导体器件的器件迁移率的关键晶体管模型参量的技术，更特别地涉及用于确定这些参量如何受半导体器件版图的影响的技术，其中所述半导体器件的版图使用氮化物衬垫薄膜在晶体管器件沟道中施加应力。

背景技术

应力可以被施加在半导体器件中以增加此类器件中电子或空穴的迁移率。例如，可以通过使用内应力薄膜，诸如通常以到场效应晶体管(FET)的源极和漏极区域的金属接触(MC)端子形式使用的衬垫薄膜，来将应力施加到FET的沟道中。应力薄膜通常可以是氮化物薄膜，因为氮化物薄膜与用于接触形成和蚀刻的硅制造工艺步骤兼容。衬垫薄膜通过粘附在诸如晶片表面的相邻表面以及在栅极结构上“推”或“拉”的方式在隔离的FET栅极(也称为“牺牲”栅极)上施加应力。此应力主要通过自对准到栅极多晶硅(PC)的栅极隔离物来传递。具有固有拉伸应力的衬垫薄膜传递拉伸应力，并且用于改进n型FET(NFET)中的电子迁移率，而具有固有压缩应力的衬垫薄膜传递压缩应力，并且用于改进p型FET(PFET)中的空穴迁移率。削弱氮化物衬垫效力的一个因素在于，接触金属化尤其是到源极和漏极区域的接触金属化，要求在非常靠近器件处将部分衬垫蚀刻去除。这不仅破坏了长薄膜通道传递应力的能力，而且将可能影响沟道的奇异/尖锐移得更远，严重降低了应力的效益。在硅表面之上同一物理级别上的其他结构，例如接触金属化以及中断薄膜的结构，也可能有同样的影响。这种结构的例子是多晶硅布线。另外，甚至更严重的问题是这些结构可能是任意设计的，因此很难预测其对性能是正面还是负面的影响。影响应力的依赖于版图的因素包括牺牲栅极和相邻结构之间的间隔、这些相邻结构的尺寸、接触覆盖(或源极/漏极跨接)的数量、以及在双应力衬垫技术(一个衬垫用于NFET，另一个衬垫用于PFET)的情况下两个衬垫薄膜之间的界面的接近度。FET版图中的小变化可能引起驱动电流明显的偏移，并且该变化可能表现为对芯片中的器件逐个地改变。不考虑应力效益上变化的幅度可能在电路仿真中严重地不能预测或过预测电性能。而且，使用关于应力对给定版图的影响的信息，电路设计者可以优化其设计以利用应力。

以前已经研究开发的版图相关的效应包括浅沟槽隔离(STI)应力效应和N阱(N-well)散射效应。通过获取半导体器件的有源区域(被STI围绕的硅岛)的长度和宽度以及将迁移率作为这两个参数的函数进行调节来考虑STI应力效应。在STI工艺中应力的主要起因是：压缩应力通常施加在纵向(垂直于栅极)和横向(平行于栅极)两个方向上，局部地改变硅带结构。这种应力损害了NFET但有益于PFET。该基于应力的调节纯粹基于来自一组特别设计的横越整个长度/宽度有源区域参数区间的宏(macro)的经验数据。因而，对于任意给定的有源区域长度/宽度，可以插入此结果。而且，针对迁移率影响的参数适应可以用实验方法从实验数据中获得。

当掺杂离子的注入遮蔽从相对厚的抗蚀层散射到非预期的位置时，发生N阱散射效应。因此，N阱注入散射也与版图相关，但是其相关性与应力效应无关。也即，N阱注入散射的影响改变了碰巧在近旁的器件的阈值电压(Vt)。该影响导致了电路操作性问题，因此必须适当考虑此影响。建模方法是基于平面视图版图识别N阱抗蚀层接近度，以及再次通过经验校准和基于与该N阱抗蚀层的距离来定义N阱散射的阈值电压影响。在共同拥有的共同未决的美国专利申请No.10/248,853(公开号US2004/0034517A1)中描述了一种用于对受N阱注入散射影响的结构进行建模的技术。

因此非常期望提供一种延伸上述概念以准确地考虑半导体器件中氮化物衬垫应力所引起的版图相关的变化的系统和方法。

发明内容

本发明通过提供一种准确地考虑在半导体器件中由基于氮化物衬垫的应力所引起的版图相关的变化的计算上有效的技术，提供了一种解决上述及其他问题的系统和方法。特别地，本发明使用方法和算法来考虑电路版图样式的差异对电路性能的影响。这种算法被实现以用于获取适当的应力函数近似，并且在提取算法中获取正确的几何参数。

本发明的特征包括一种用于依赖于版图的特征的电路仿真方法，该依赖于版图的特征使用依赖于版图的紧凑模型参量的电路网表提取。

本发明还提供一种用于依赖于版图的特征的电路网表提取算法。该网表提取通过读取特定电路信息的软件程序(“提取器”)来执行。该信息通常以图形数据形式存储，使得其所表示的版图信息能够易于修改。该网表提取程序实现了用于计算诸如相邻本地互连形状(由MC表示)和多晶硅(poly)布线形状(由PC表示)的面积、周长以及顶点计数的特征的“搜索桶(bucket)”方法。也可以确定双应力衬垫技术中到应力衬垫薄膜之间界面的距离测量(由BP表示)。

本发明还提供了一种通过提取器和紧凑模型之间的界面来与紧凑建模程序通信的网表算法。该界面包括紧凑模型“实例参数”的集合，这些参数通常是诸如描述晶体管的FET沟道长度和宽度的物理参量。本发明引入额外的实例参数，需要这些实例参数来描述能够用于计算各个FET上的应力的依赖于版图的参量。界面包括在“搜索桶”中所找到的形状的面积/周长/顶点以及在双应力工艺中到两个衬垫薄膜之间最靠近的界面的距离。紧凑-模型-提取器界面的这种形式提供了用于通过使用处理任意版图的有效系统来传送关于不同版图样式的信息的方法。

本发明还提供了一种通过紧凑模型输入模型参量所用的界面来接收信息的紧凑模型算法。特别地，在第一阶段，依赖于版图的信息通过包含非特定形状信息的界面进行传送，并且其被转换为特定形状信息。接着，在该紧凑模型算法的第二阶段，计算沟道所观察到的由于衬垫薄膜所导致的应力。在该紧凑模型算法的第三阶段，应力被转换为诸如沟道载流子迁移率的紧凑模型参数。这些参数随后可以用来生成更准确的元件值以用于在该算法的进一步阶段中的电路仿真。

根据本发明的第一方面，提供了一种用于为半导体晶体管器件确定晶体管模型参量的系统和方法，所述器件具有提供晶体管应力效应的一个或多个衬垫薄膜，所述方法包括：

a)将物理晶体管设计信息的表示转换为对应于所述晶体管的实际形状尺寸；

b)将实际形状尺寸转换为由所述一个或多个衬垫薄膜所贡献的晶体管应力水平；

c)生成在包括所述晶体管器件的电路建模中所使用的紧凑模型参数，所述紧凑模型参数包括当对所述晶体管器件建模时在量化应力效应的影响中所使用的以及基于所述计算的应力水平的模型参数。

根据本发明的此方面，转换步骤a)包括提取该晶体管器件的依赖于版图的特征，所述依赖于版图的特征被用来生成所述实际形状尺寸。而且，所提取的依赖于版图的特征包括：相邻本地互连形状和多晶硅形状的面积、周长、顶点计数；并且还包括：例如在双应力衬垫技术中，到应力衬垫薄膜之间界面的距离测量。

另外，根据本发明的此方面，紧凑模型参数包括被调整以考虑衬垫应力影响的沟道载流子迁移率。

还提供了进一步的步骤：根据紧凑模型参数计算在包括该晶体管器件的电路的仿真中所使用的电路级参量。

根据本发明的第二方面，提供了一种用于考虑施加在每个具有一个或多个衬垫薄膜的晶体管器件上的衬垫薄膜应力效应，从而优化晶体管性能的系统和方法。该方法包括如下步骤：

a)接收包括所述晶体管器件的电路版图的表示；

b)提取该晶体管器件的依赖于版图的特征，所述依赖于版图的特征被用来生成晶体管器件特征的实际形状尺寸；

c)将实际形状尺寸转换为由所述一个或多个衬垫薄膜所贡献的晶体管应力水平；

d)使用紧凑模型工具来仿真电路，所述仿真包括利用根据所述晶体管应力水平调整的紧凑模型参数；

e)如果所述晶体管器件没有满足性能目标，则修改所述电路版图，并且重复步骤a)-e)直到达到所述电路的性能目标。

有利地，可以应用本发明的技术以支持具有单应力衬垫薄膜和双应力衬垫(在一个界面处邻接的两个不同衬垫薄膜)的器件的建模和应力影响确定。这些技术也可以与其他建模技术组合使用，该其他建模技术诸如STI应力建模、N阱注入散射建模以及本领域公知的其他方法。

附图说明

本发明的这些及其他特征、益处和优点将通过参考下列文本和附图变得更加清晰，并且在整个附图中类似的参考标记指代类似的结构，其中：

图1示出了使用金属接触(MC)带的半导体器件的示例；

图2通过剖面视图示出了根据本发明的半导体器件的第一模型；

图3A和3B示出了根据本发明的方法用于计算晶体管器件应力的影响的可选实施方式；

图4A和4B示出了根据本发明在图3A中示出的网表提取程序320所实施的方法；

图5示出了根据本发明的栅极边缘扩展的示例，其为形成新桶的过程的一部分；

图6示出了BP/BN界面600以及从定义栅极/FET面积515的边缘分别到BP/BN界面所测量的距离；

图7示出了根据本发明在图3A中示出的紧凑模型程序340所实施的方法；

图8A和8B示出了能够通过本发明的方法进行分析的更复杂FET布置的示例；

图9A示出了用于测量MC带效应的FET结构的另一个示例；以及图9B示出了显示沟道应力与从(a)有限元模型(FEM)应力计算和(b)器件数据中获得的金属接触(MC)带百分比之间关系的曲线图；

图10示出了显示沟道应力与从(a)有限元模型(FEM)应力计算和(b)使用根据本发明的分析模型和算法的分析计算中获得的金属接触(MC)切口的数目之间关系的曲线图；

图11示出了显示沟道应力与从(a)有限元模型(FEM)应力计算和(b)使用根据本发明的分析模型和算法的分析计算中获得的金属接触(MC)带百分比之间关系的曲线图；

图12示出了显示沟道应力与从(a)有限元模型(FEM)应力计算和(b)使用根据本发明的分析模型和算法的分析计算中获得的MC距离之间关系的曲线图；以及

图13是示出了用于使用支持应力的紧凑模型以优化电路设计的步骤流程图。

具体实施方式

本发明扩展了以前开发的用于其他现象的版图相关的紧凑模型算法，以便准确地考虑半导体器件中氮化物衬垫应力所引起的版图相关的变化的效应。特别地，本发明通过使用用于获取正确的应力响应近似的算法以及获取驱动应力响应的正确的几何参数的版图提取算法来考虑大的版图变动对电路的影响。特别地，这些算法包括面向方向(directionally-oriented)的搜索“桶(bucket)”的特定信息，以及包括特定方向的距离测量用于详细分析半导体器件的邻近区域的特定形状。

分析模型和算法

对于所有可能的氮化物衬垫情形的版图都插入基于实验的结果是有问题的，因为版图的变动很多，并且典型的版图规则要么太复杂要么太通用以至于不能预测该变动。因此，实验数据不能涵盖所有可能的变动，并且将会存在很多这样的情形，即，需要使用预测方法来预测刚好超出数据范围的外推法。为前面提到的STI应力效应的版图依赖性进行建模的要求更加简单明了，因为设计空间只包括L_RX和W_RX这两个参数。但是，在氮化物衬垫MC蚀刻版图效应中，有多个依赖于版图的参数，诸如MC距离、MC带的数量、MC片的数量以及平行MC的数量。此处，“MC”和“MCBAR”是指形成金属连接的本地互连掩膜，“PC”是指用于制造多晶硅栅极的掩膜的名称。另外，这些变化应当被表征出来，从实际器件起穿过其整个宽度的相对大的距离。而且，在非常短的纵向距离内，可以有很多能够影响应力的氮化物衬垫“切口(cut)”。

图1示出了半导体器件的一个示例，例如，适合于描述金属接触(MC)带的特征的FET。器件100包括被多晶硅栅极130分隔开的源极区域110和漏极区域120。分别在源极区域110中距离栅极130的中间参考线d₁远处提供具有长度MC_L和宽度t_MC的金属接触112，在漏极区域120中距离栅极130的中间参考线d_r远处提供具有长度MC_L和宽度t_MC的金属接触114。模型中所使用的MC_L的示例数值是0.3μm和1.0μm。模型中所使用的d₁和d_r的示例数值是0.1μm。器件100的有源区域(R_X)140是L_RX x W_RX。为源极110提供了额外的接触150、152和154，同时为漏极120提供了额外的接触160、162和164。

用于这种半导体器件的应力函数或响应是复杂的、三维的，并且与MC带的数量有关。理论上，对FET上的依赖于版图的应力效应的电路仿真应结合TCAD(计算机辅助设计技术)仿真。但是，由于CPU时间的高成本，无法对于每个版图变动都执行完整的3D应力计算。在存在成千的版图变动并且每个单独的3D有限元模型(FEM)应力计算就要花费数小时的CPU运行时间以及忽略在这些3D FEM代码中建立结构的困难的情况下，这个问题是很难处理的。即使执行链接到该电路仿真器的2D计算也是不可能的。本发明通过提供一种将所有这些复杂的3D问题集合近似为一个分析模型的算法解决了这些问题。

分析模型

该分析模型的目的是将牺牲栅极以及周围结构的复杂3D几何参数简化为代表每个器件的“平均”应力的“单估值”应力值。从而就可以评估对器件迁移率和其他重要度量的影响。

图2示出了根据本发明的半导体器件的模型。提供了类似于图1所示的半导体器件的剖面视图。器件200包括具有隔离物的多个多晶硅栅极210、220和230。具体地，隔离物212和214提供给栅极210，隔离物222和224提供给栅极220，以及隔离物232和234提供给栅极230。栅极(PC)的长度表示为L_poly。在栅极之间提供金属接触(MC)240和250，例如以用于连接漏极/源极扩散区域。MC(接触)的宽度表示为t_mc。注意，同样可以提供额外的栅极和接触以在器件200中向右侧和/或向左侧延伸。氮化物衬垫260是提供在器件200的整个表面之上的薄膜。器件200还包括多个不同的衬底和/或绝缘层270、272和274。从位于栅极220中心处的参考线280起，d_r表示向右的距离，d₁表示向左的距离。特别地，“d₁”表示从参考线280到MC接触250中心处的参考线的距离，“d₂”表示从参考线280到接触250右手侧的栅极230中心的距离。应当理解，可选地，参考线280可以位于栅极220的右手侧，而不是如图2所示的位于栅极的中心。因此，在该模型中使用此参考线，“d₁”可以表示从参考线280到接触250左侧的距离，以及“d₂”可以表示从参考线280到接触250的右侧的距离。

从图2所示的模型以及以下用于计算“单估值”应力值的公式(1)-(8)可以看出，在用于根据版图设计数据来获得诸如互连阻抗和电容的信息的提取工具的实现中需要多个变量。所需的变量包括：(a)在牺牲栅极和相邻PC或MC之间的距离d_r，d₁；(b)相邻MC或PC的宽度t_MC或t_PC；以及(c)相邻MC或PC的长度MC_L或PC_L。可以理解，可以使用其他的距离参考方案。例如，距离可以是测量从边缘到边缘的值，而不是中心到中心的距离。

算法

现在，在下面更详细地描述分析模型和提取算法的细节。针对(a)提取，(b)应力计算，以及(c)器件迁移率方面的影响，包括概括性的流程图和相关公式。

根据本发明，例如使用具有大量桶的桶方法，其中每个桶的尺寸限制在最小MC尺寸上。“桶”是指在栅极和其他相邻形状之间的二维搜索区域。在桶中找到的任何形状或形状的任何部分都由该形状的顶点数量、该形状的总面积以及该形状的周长来表示。总的说来，这为描述栅极邻近区域的形状提供了简明、统一的方法。通过分析多个相邻的桶，可以确定相邻形状的位置和大小。应当理解，N阱散射影响分析也可以利用此桶方法，不过，提取的信息非常有限，并且影响仅集中在Vt变化上。

对于根据本发明执行的应力计算，该方法包括：(a)在每个桶中查找多个不同的参数，诸如栅极方位、MC和PC位置、面积、周长，(b)使用公式从面积和周长部分中提取距离，(c)跨过多个桶将面积和周长部分关联起来；(d)将结果馈送到分析应力计算中，(e)获得在迁移率、电流以及其他模型参量上的影响，(f)获得通过其他参数提取和应力计算所包括的BP/BN边缘效应，其中BP和BN是定义在半导体器件技术中使用的两个不同衬垫薄膜的存在的两个互补掩膜，以及(g)适当地对所有各种应力效应求和。

图3A示出了根据本发明一种实施方式的版图提取算法。在方框310中，提供电路版图数据，例如，以GL1或GDS II格式。GL1(图形语言1，由IBM公司开发)和GDS II(图形数据系统版本2，由GE CALMA开发)是指提供标准文件格式以用于传送和存放2D图形设计数据的图形语言。在方框320，根据该算法的第一阶段，执行提取程序以提供注释有本发明所使用的应力参数的网表，这些参数包括：面积、周长、距离和形状顶点。提取程序的一个例子是来自IBM公司的有效快速集中提取(ERIE)寄生模型提取工具，其通常根据版图设计数据提供电路级的网表，并且提取互连阻抗和电容。提取工具的其他例子包括加利福尼亚州圣何塞的Mentor Graphics公司的Calibre工具，以及加利福尼亚州芒廷维尤的Synopsys公司的Star-RCXT工具。因此，在该算法的第一阶段，提取工具提供包括非特定形状信息的依赖于版图的信息。

参考图3A，在方框340中，根据算法的第二阶段，执行增加有应力模型算法的紧凑模型以计算沟道所观察到的应力，以及根据算法的第三阶段，另外计算对器件载流子迁移率的影响。紧凑模型340可以是与电路仿真器兼容的标准BSIM模型，这些电路仿真器诸如IBM公司开发的PowerSPICE，加州圣何塞的Synopsys公司开发的Hspice，和/或加州圣何塞的Cadence Design Systems公司开发的Cadence Spectre电路仿真器。BSIM或者更具体地“BSIMPD”是指加州大学伯克利分校所公开的用于绝缘体上硅(SOI)器件的紧凑模型代码。“PD”表示“部分耗尽”，但是注意，此处所公开的主题并不限于特定的紧凑模型类型。

因此，根据该算法的第二阶段，从提取工具获得的加有注释的网表界面被转换为特定形状信息，其中所述网表界面包括包含非特定形状信息的依赖于版图的信息。

应当理解，在一种实施方式中，由提取程序提供的加有注释的网表界面信息可以首先被压缩成标准格式(“界面”)，并且已压缩的版图描述被传送给紧凑模型。由于路径信息中的限制在这两个程序(提取器和紧凑模型)之间传送，因此可能需要如此。可选地，版图信息可以不需要压缩就从提取程序传送到紧凑模型。例如，如果存在其中这两个代码已紧密结合的软件环境，则提取器可以将所有形状信息一字不差地直接传送给紧凑模型。此传送数据方法的一种实现是简单链接的形状坐标的列表。进一步而言，有可能使用概念上反过来的情形，也即不是传送非常详细的信息，而是传送较少的信息。在半导体工艺(或版图设计系统)仅支持固定的晶体管集合或者电子元件版图的情况下，以及在一些情况下简化处理有利时，这是有可能的。因此，例如，可能只支持4种晶体管版图或3种电阻类型。在这种情况下，提取器将指示特定晶体管设计是按照第一版图(例如，“版图样式1”)，并且知道版图样式1的应力或版图的紧凑模型立即知道提供什么应力/修改模型参数。

更特别地，根据该算法的第二阶段，启动对位于“牺牲”栅极任一侧相邻搜索桶的内容的扫描。通过考虑诸如物理版图规则的限制，这些桶包含形状，以及面积/周长/顶点，关于形状数量和形状的物理宽度和长度的信息，其中宽度存储为形状的开始/结束边缘的位置，并且长度(也即“延伸长度”)定义为平行于牺牲栅极边缘。第二阶段的结果是有关各层上诸如MC、PC以及衬垫应力薄膜界面(BP/BN界面)的相邻形状的版图信息列表。应当理解，该算法包括“自”应力项，其表示晶体管是孤立的，附近没有减弱应力的版图特征，记住：减少的应力被认为是不希望的，因为适当类型的高应力趋向于提高迁移率。通过使用搜索桶中的信息，分析相邻形状并且适当地针对每个相邻形状计算减少的应力。对晶体管的左侧和右侧都使用PC栅极形状作为中心参考执行此操作，并且对MC和相邻PC形状都执行此操作。BP/BN界面效应也包括在内。

在已知沟道应力的情况下，算法的第三阶段执行将应力转换为紧凑模型参数335的紧凑模型代码，这些参数被全部紧凑模型公式(诸如前面提到的BSIM模型)使用并且被电路仿真程序345用于电路仿真。算法的这个部分考虑纵向应力(沿着FET中电流流动方向)和横向应力(平行于牺牲栅极)。解析表达式用于进行该转换。修改的参数335可以包括诸如FET迁移率一类的项。接着，紧凑模型参数被传送到诸如前面引用的BSIM模型的紧凑模型代码。

如图3A中进一步示出的，电路仿真程序345也可以接收如方框330所示的手工创建的网表输入。通常，用于电路仿真的紧凑模型是在设计纳米量级的片上系统(SOC)中扮演重要角色的电路设计CAD工具。特别地，紧凑模型在设计者所使用的电路仿真器的准确性和有效性方面扮演关键角色，同时还是通往将要制造该设计的技术的桥梁。用于例如场效应晶体管的电路仿真元件的紧凑模型包括诸如几何参数、偏压、温度、DC、AC、RF和噪声特性一类的效应。

最后，如图3A所示，通过使用新的紧凑模型参数335分析各种电路拓扑的电性能以执行电路仿真程序345，然后生成仿真结果350。

图3B示出了根据本发明的版图提取算法的可选实施方式。在图3B所示的实施方式中，应当注意，尽管应力模型算法可以作为电路仿真中所使用的紧凑模型的一部分来调用，但该应力模型算法也可以合并在独立于紧凑模型346(不具有应力模型算法)工作的软件应用程序343中，并且为了简化的目的，电路仿真器345提取包括应力模型实例参数的网表。在该后一种应用中，包括有所有依赖于版图的应力参数的所提取的网表被输入到调用应力模型算法的程序343中。接着，应力模型算法计算在电路仿真期间所需要的修正的FET模型参数(诸如迁移率)，以及生成包括修正的FET模型参数而不是原始的整套依赖于版图的参数的简化网表344。用于网表简化的程序343可以是单独的程序、提取程序的一部分或者电路仿真器(但不是紧凑模型)的一部分。

图4A示出了图3A中所示的网表提取程序320所实现的方法400。如图4A所示，步骤402是输入电路的2D图形版图数据的步骤。尽管本发明通常应用于使用此处所描述的“桶”方法的所有类型的电路和半导体器件的建模性能，但为了示例的目的，描述有关从FET器件的版图中提取应力参数的新颖处理。在从版图中提取应力参数时，可以使用两种类型的提取。具体地，可以使用栅极PC到相邻PC(PC-PC)、栅极PC到相邻MC(PC-MC)提取(使用桶的本地最近邻居分析)，以及BP/BN边缘提取(本地/远处的形状边缘测量)。使用桶来执行PC-PC和PC-MC，而使用距离测量来执行BP/BN。

因此，如图4A所示，重复地执行下列步骤：针对包括在电路中的每个FET栅极405，针对左、右方向中的每一个方向和金属接触(MC)、多晶硅布线层(PC)中的每一个(在步骤408示出)，以及如步骤410所示，针对每个桶直到预定的最大允许的桶，生成扩展桶。现在参考图5更详细地描述桶方法。

图5示出了根据本发明的栅极边缘扩展的示例，其为形成新桶的过程的一部分。提供了仅针对半导体器件一侧的示例。在器件500中，栅极PC 505包括参考栅极/FET区域515，也称为“牺牲栅极”。第一金属接触(MC)535是离参考栅极/FET区域515第一近的相邻物，而第二金属接触(MC)545是第二近的相邻物。从参考点开始，例如栅极PC的最右侧边，提供了多个扩展桶，如桶1(510)、桶2(520)、桶3(530)、桶4(540)、桶5(550)、桶6(560)和桶7(570)。虚线525表示被向东或向右整数量扩展的RX和PC的区域交叉。优选地，当扩展桶时，只有一条平行于参考边缘的边缘是移动的，不过，可以理解可以移动多于一条的边缘。为了说明的目的，最靠近栅极的边缘是参考边缘，其他两条边缘被沿电流流动方向延伸的RX边缘所固定。因此，桶所围绕的面积从参考栅极的边缘计算出来。如果桶只覆盖形状(例如，MC)的一部分，则在该桶中只报告这一部分。假设该形状全部位于最后搜索的桶内，随后的桶会捕获该形状的其余部分直到该形状被完全包围。选择桶/大小位置以使得若在最后一个桶中找到新的形状的一部分，则可以以适当的方式处理该远处的片段，因为其离牺牲栅极的距离相对较大。正如将要描述的，紧凑模型能够重构该形状。一个限制条件是桶间距比形状在电流流动方向的最小延伸距离更窄，并且形状与形状之间的间距应当比桶的宽度更大。通过这种方式，不存在包含两个不同形状的一部分的桶(例如，在桶扩展方向上的不同，而不是“垂直地”)。

因此，如图5中所看到的，扩展桶的使用有助于确定MC结构535、545的位置信息。通过得知每个桶的大小以及它们在特定方向(纵向或横向)的扩展，就可以确定MC边缘(或PC边缘)相对于牺牲栅极的参考边缘的位置。回到图4A，可以在步骤413中根据该信息确定每个桶中所包围的形状的面积、周长和顶点。接着，在步骤417、420执行进一步的处理，包括：针对在左和右方向用于随后的PC/MC的扩展桶重复这些处理步骤，以及记录每个桶中所包围的形状的面积、周长和顶点。最后，如步骤425所示，针对将要建模的电路的下一个FET栅极重复处理步骤。

在图4B中继续，其中示出了进一步的步骤428，包括测量到四(4)个周界方向的每一个方向上的BP/BN边缘的距离的步骤。如图6所示，所测量的距离包括从PC栅极边缘到相邻BP/BN边缘界面的距离(本地/远处形状边缘测量)。特别地，图6示出了根据本发明的BN/BP边缘检测的示例，其针对浮体情形(没有绑定主体)。此步骤的特征包括对栅极边缘到相邻BP/BN界面的距离的直接测量，这些距离是：i)垂直于电流流动方向，ii)平行于电流流动方向，iii)四个测量，以及iv)关于栅极区域。如图6所示，所述四个测量包括如下距离，例如：pdistbpe 602、pdistbpw 604、pdistbpn606和pdistbps608，所有测量都从限定栅极/FET区域515的边缘起到BN/BP边缘界面。应当理解，该示例假设BP和BN总是互补的。

回到图4B，接下来的步骤432是将结果写出到为紧凑模型程序340(图3A)提供注释有提取的面积和周长的网表的界面中。提取器从根据算法第一阶段生成的桶扩展(PC/MC)返回的第一组额外的提取器参数包括：

p(u)(v)(w)(x)＝值(微米级的面积或周长)

其中，p(u)(v)(w)(x)是作为在提取器和紧凑模型之间传送提取的版图信息的界面的一部分的固定字符串，其中：u是具有以下四个值之一的变量：n＝北方，s＝南方，e＝东方，w＝西方；v是具有以下三个值之一的变量：a＝面积，p＝周长，以及v＝顶点计数；w是具有以下两个值之一的变量：PC是表示PC形状的标志，CT是表示MC形状的标志；以及x表示桶的数量。提取器从根据算法第一阶段生成的桶扩展(BP/BN边缘)返回的作为界面的一部分的第二组额外的提取器参数如下：

pdistbp(u)＝值(微米级的按比例缩放的距离)

其中，pdistbp(u)是固定字符串；并且u是表示一个或四个值的变量：n＝北方，s＝南方，e＝东方，w＝西方。

应当理解，诸如多晶硅栅极的长度和宽度等的传统提取信息也提供给界面，如步骤435所示。

现在参考图7，其示出了根据本发明在紧凑模型/电路仿真中使用的方法700的流程图，正如由图3A所示的紧凑模型程序340所执行的。第一步骤703指示针对每个将要建模的FET将执行随后的处理步骤。如图7接下来所示，步骤705示出了读取由提取程序所提供的加有注释的网表界面信息的步骤。下一步骤708涉及扫描包括表示半导体FET器件中所包含的每个特征的面积、周长、顶点计数的新参数的相关网表信息。根据在步骤708获得的扫描的加有注释的网表信息，下一步骤711涉及计算器件中矩形(特征)形状的大小和位置。通过使用关于相邻桶内容的信息，可以进一步分析选定的非矩形形状的类型，例如在步骤714所示出的。接着，如步骤717所示编译形状的大小、位置以及BP/BN界面距离的列表。进一步地，在紧凑模型中根据通过提取器-紧凑模型界面传送的信息以及提取程序得出的信息来计算实际形状尺寸的数值。根据该信息，如步骤720所示，计算栅极沟道所观察到的应力。

更具体地，下面将通过公式(1)-(8)描述通过提取工具获得的输入参数，其中所述提取工具用于计算由于额外的相邻形状(例如，MC、PC和BP/BN界面)的存在所导致的栅极沟道所观察到的应力。

由于分析模型是被设计用来将复杂的3D几何参数简化为针对各个器件的“平均”应力，因此可以评估对器件迁移率以及其他重要度量的影响。在下列公式1)中，假设应力是均匀的，因此采用单个平均数值。根据公式1，以兆帕斯卡给出的总应力“σ”，例如计算为：

σ＝σ^L-σ^T               (1)

其中，σ^L是衬垫在纵向方向(平行于电流流向)引入的应力，并且根据如下公式(2a)进行控制：

σ^L＝σ_self-σ_mc-σ_pc-σ_BP ^L         (2a)

以及其中，σ^T是衬垫在横向方向(垂直于电流流向)引入的应力，并且根据如下公式(2b)进行控制：

σ^T＝σ_BP ^T+σ_body-contact           (2b)

根据公式(2a)和(2b)，定义如下项：

σ_self＝f₁(牺牲栅极的L_poly)           (3)

其表示代表孤立晶体管的额定的自应力项，其中f₁是与所分析的FET的“牺牲栅极”的栅极长度L_poly成反比的多项式加权函数；

${\mathrm{\σ}}_{\mathrm{mc}}=\underset{\begin{array}{c}\mathrm{left},\mathrm{right}\\ \mathrm{shapes}\end{array}}{\mathrm{\Σ}}\left[\frac{k_1(d_i+t_{\mathrm{mc}}/2)-k_2(d_i-t_{\mathrm{mc}}/2)}{(d_i+t_{\mathrm{mc}}/2)(d_i-t_{\mathrm{mc}}/2)}\frac{{\mathrm{MC}}_L}{W_{\mathrm{poly}}}\right]I_{\mathrm{mc}}---\left(4\right)$

其表示由通过求和项(一个用于栅极的左边，另一个用于栅极的右边)引入的额外的相邻MC形状所贡献的应力项；以及，

${\mathrm{\σ}}_{\mathrm{pc}}=\underset{\mathrm{left},\mathrm{right}}{\mathrm{\Σ}}\left[\frac{k_1(d_i+t_{\mathrm{pc}}/2)-k_2(d_i-t_{\mathrm{pc}}/2)}{(d_i+t_{\mathrm{pc}}/2)(d_i-t_{\mathrm{pc}}/2)}\frac{{\mathrm{PC}}_L}{W_{\mathrm{poly}}}\right]I_{\mathrm{pc}}---\left(5\right)$

其表示由通过求和项(一个用于栅极的左边，另一个用于栅极的右边)引入的PC形状所贡献的应力项。

由于MC和PC形状导致的应力公式中各项的定义包括下列：k₁，k₂＝针对MC的刚度系数(根据PFET或NFET而变化)；也即，刚度系数k₁，k₂是技术相关的，因为它们包括包含由于间距大小、多晶硅厚度等引起的效应的刚度值；

d_i＝牺牲栅极中心与相邻形状(MC)中心之间的距离(参见图2，其中d_i表示为d₁和d_r)；

t_mc＝MC的宽度(在电流流动方向上)；

t_pc＝PC的宽度(在电流流动方向上)；

MC_L，PC_L＝MC(PC)形状的延伸长度(垂直于电流流向)；

W_poly＝牺牲栅极的宽度(平行于电流流向)；以及

I_mc/I_pc＝形状与形状的相交项(根据PFET或NFET而变化)。

可以理解，氮化物薄膜处理的细节反映在模型中，因为薄膜的刚度系数和厚度可以在公式中使用。

在下列公式中，

表示由于衬垫薄膜的存在，BP边缘效应项在纵向方向贡献的应力项；表示由于衬垫薄膜的存在，BP边缘效应项在横向方向贡献的应力项；以及，σ_body-contact表示只有在晶体管具有SOI体接触时存在的体接触应力项。

利用通过提取工具获得的BP/BN距离测量，由于衬垫薄膜的存在，BP边缘效应项在纵向方向贡献的应力项

可以计算为：

${\mathrm{\σ}}_{\mathrm{BP}}^L=C_{1j}(\frac{1}{\mathrm{pdistbpe}}+\frac{1}{\mathrm{pdistbpw}})-C_{2j}(\frac{1}{\mathrm{pdistbpe}}+\frac{1}{\mathrm{pdistbpw}})---\left(6\right)$

其中，拟合参数C_1j，C_2j根据NFET、PFET而不同。同样的，由于衬垫薄膜的存在，BP边缘效应项在横向方向贡献的应力项

可以计算为：

${\mathrm{\σ}}_{\mathrm{BP}}^T=C_{3j}(\frac{1}{\mathrm{pdistbpn}}+\frac{1}{\mathrm{pdistbpn}+W_{\mathrm{poly}}})+C_{3j}(\frac{1}{\mathrm{pdistbps}}+\frac{1}{\mathrm{pdistbps}+W_{\mathrm{poly}}})---\left(7\right)$

其中，拟合参数C_3j根据NFET、PFET而不同。σ_body-contact项表示体接触应力项，其可以计算为：

${\mathrm{\σ}}_{\mathrm{body}-\mathrm{contact}}=C_{4j}(\frac{1}{{\mathrm{\αW}}_{\mathrm{poly}}}+\frac{1}{W_{\mathrm{poly}}})---\left(8\right)$

其中，α和C_4j是拟合参数。

进一步参考图7，继续步骤725，其中示出了根据在步骤720中所计算的应力值计算模型参数调整的步骤。该步骤涉及根据如下公式(9)计算调整的载流子迁移率的值

${\mathrm{\μ}}_O^S{=\mathrm{\μ}}_O^{\mathrm{original}}\left[f_2({\mathrm{\σ}}^L,{\mathrm{\σ}}^T)\right]--\left(9\right)$

其中，

是额定载流子迁移率值(校准到参考应力水平)；以及f₂是作为所计算的纵向应力σ^L和横向应力σ^T的函数的多项式加权函数。所计算的应力值与其他紧凑模型参数之间的其他关系，诸如阈值或迁移率对垂直电场的灵敏度另外考虑。

最后，如步骤727所示，为电路中的下一个FET重复图7所示的处理步骤，以及紧凑模型程序继续常规电路仿真，只不过现在利用考虑了衬垫应力所引入的因素的更准确的建模。只有到其他FET模型参数已经被调整为考虑应力效应时，才会开始常规电路仿真，如步骤730所示。在常规电路仿真中，电路级参量可以根据紧凑模型参数来计算。也就是，接着使用适合于确定终端电流和电荷的紧凑模型代码来生成在算法的下一阶段中在电路仿真中使用的项。紧凑模型代码可以是来自学术界预备可用的传统的代码(诸如BSIM模型)，或者是针对应力建模已经开发的自定义代码。

应当理解，本发明的方法能够处理具有比普通FET器件的布置更复杂形状的半导体器件。图8A和8B示出了能够使用本发明的方法分析的更复杂的FET布置的示例。如图8A所示，本发明的方法能够提取(在桶中)额外的面积、周长和顶点参数以用于针对“T-型”体接触FET器件810和“H-型”体接触FET器件850的应力计算。图8A所示的T-型体接触FET器件版图810包括PC(栅极)813、MC漏极和源极接触815、RX(扩散)820、MC(体接触)825和BP边缘830部分，而图8B所示的H-型体接触FET器件版图850包括PC(栅极)853、MC漏极和源极接触815、RX(扩散)820、分别包括BP边缘880a，880b的MC(体接触)区域875a，875b部分。这些特征尺寸的所有大小可以是由基本规则固定的，该基本规则允许使用诸如公式(8)的公式为额外的应力贡献建模。分析模型在表示平均应力方面的准确性已经被图9-图12显示的数据验证，在图9-图12中，在适当的刚度系数方面将本发明的分析模型与有限元结果进行了比较。

具体地，图9A示出了用于测量MC带效应的示例性FET结构。通过改变MC_L(MC长度)的大小从而改变带。因此，如图9A所示，器件900包括由多晶硅栅极930分隔开的源极区域910和漏极区域920。分别在源极区域910和漏极区域920中距离栅极930侧边为d的地方提供具有长度MC_L和宽度t_MC的伪金属接触912和914。在模型中所使用的MC_L的示例值是0.3μm和1.0μm。“d”表示以μm为单位的伪MC-PC距离，其是在图9A的x轴上变化的变量。在模型中所使用的d的示例值是0.1μm。器件900的有源区域(R_X)940为L_RX x W_RX。为源极910提供测量接触950、952和954，而为漏极920提供另外的接触960、962和964。

图9B示出了显示沟道应力与从(a)有限元模型(FEM)应力计算和(b)器件数据中获得的金属接触(MC)带百分比之间关系的曲线图。x轴表示带的百分比，在0％到100％之间，左手y轴表示FEM仿真结果的应力，单位为兆帕斯卡(MPa)，右手y轴表示针对本发明分析模型的归一化的无单位的应力值。该曲线图验证了FEM仿真结果大体上与器件数据吻合。

图10示出了显示沟道应力与从(a)有限元模型(FEM)应力计算和(b)使用根据本发明的分析模型和算法的分析计算中获得的在牺牲栅极与接触之间的金属接触(MC)切口的数目之间关系的曲线图。x轴表示MC切口的数目，例如，0、1或2，y轴表示针对有限元仿真结果和本发明的分析模型的应力，单位为MPa。此曲线图验证了分析模型与FEM结果非常吻合。

图11示出了显示沟道应力与从(a)有限元模型(FEM)应力计算和(b)使用根据本发明的分析模型和算法的分析计算中获得的MC带百分比之间关系的曲线图。x轴表示带的百分比，在0％到100％之间，y轴表示针对有限元仿真结果和本发明的分析模型的应力，单位为MPa。此曲线图验证了分析模型与FEM结果非常吻合。

图12示出了显示沟道应力与从(a)有限元模型(FEM)应力计算和(b)使用根据本发明的分析模型和算法的分析计算中获得的MC距离之间关系的曲线图。对数x轴表示MC-PC距离，单位为μm，y轴表示针对有限元仿真结果和本发明的分析模型的应力，单位为MPa。此曲线图再次验证了分析模型与FEM结果非常吻合。

根据本发明的另一方面，提供了一种用于优化诸如半导体晶体管器件的半导体器件的设计的计算机实现的系统和方法，其中所述半导体器件被设计为具有一个或多个提供晶体管应力的衬垫薄膜。能够对衬垫薄膜应力效应进行建模使得电路设计者能够针对应力效应优化他们的电路。

一般而言，相邻形状的存在往往会减少牺牲栅极所观察到的应力，从而降低性能。一个例子是相邻于牺牲栅极的本地互连(MC)形状。通常，应力随着MC形状的位置靠近牺牲栅极而减少。应力随着MC带因子的减少而增加，因为对衬垫薄膜中断较少。不过，这些变化影响晶体管电响应的其他方面。例如，移动MC形状越靠近栅极，会增加与栅极的电容性耦合，这通常是一个负面因素，以及减少带因子会增加晶体管的有效串联阻抗，这也是一个负面因素。其他因素，诸如相邻PC布线/栅极也会影响应力响应。例如，密集的PC栅极往往能够改善性能但却会减小应力。因此，由于在应力与其他电路电因素中存在设计上的权衡，所以希望使用支持应力的紧凑模型来优化电路响应。

图13示出了用于使用支持应力的紧凑模型来优化电路设计的步骤流程图1000。该过程包括在电路版图、提取、紧凑模型和电路仿真之间的重复环路。优化可以是手动执行，也可以通过使用诸如牛顿登山(Newton hill-climbing)方法或遗传算法方法或其它方法的技术的优化程序来驱动。电路版图修改可以手动执行或者使用自动程序进行。如在第一步骤1003所示，其示出了提供初始电路版图的步骤，例如包括，读取电路中器件的图形版图数据。接着，在步骤1006，使用此处参考图4-图7所描述的支持应力的版图提取程序来建立网表。

下一步继续到步骤1009，其示出了使用支持应力的紧凑模型来仿真所设计的电路的步骤。下一步骤1012涉及确定针对该特定设计是否已经满足了电路性能目标。如果已经满足性能目标，则处理在步骤1018结束；否则，如果设计的电路未满足性能目标，则如步骤1015所示可以修改电路设计，并且处理返回到步骤1006以便使用支持应力的版图提取程序建立新的网表。

此处所讨论的技术可以使用适当的计算资源来实现，包括处理和程序存储器或内存资源。一个或多个处理器可以执行任何类型的计算机代码装置，诸如软件、固件、微代码等，以便实现此处所描述的功能特性。从而，可以以本领域技术人员显而易见的方式提供有形地实现在这种计算机代码装置中的计算机程序产品或程序存储装置。此处已经参考特定示例性实施方式对本发明进行了描述。对于本领域技术人员来说，在不脱离本发明范围的情况下做出某些改变和修改是显而易见的。所述示例性实施方式旨在说明的作用，不是用于限制本发明的范围。

工业实用性

本发明可用于半导体器件领域，尤其可用于应力场效应晶体管。

Claims (38)

1.一种用于对半导体晶体管器件(200)进行建模的方法，该器件具有一个或多个提供晶体管应力效应的衬垫薄膜(260)，所述方法包括下列步骤：

a)将物理晶体管设计信息的表示转换为对应于所述晶体管的实际形状尺寸(310)，

b)将实际形状尺寸转换为由所述一个或多个衬垫薄膜贡献的晶体管器件应力水平(343)；以及

c)生成在对包括所述晶体管器件的电路进行建模中所使用的紧凑模型参数(345，346)，所述紧凑模型参数包括当对所述晶体管器件进行建模时在量化应力效应的影响中所使用的以及基于所述计算的应力水平的模型参数。

2.根据权利要求1所述的方法，其中所述步骤a)包括提取所述晶体管器件的依赖于版图的特征的步骤，所述依赖于版图的特征被用来生成所述实际形状尺寸。

3.根据权利要求2所述的方法，其中所述提取所述晶体管器件的依赖于版图的特征的步骤包括下列步骤：

d)实现桶结构，所述桶结构具有对应于与所述晶体管器件的栅极结构相关联的参考位置的第一边缘；

e)扩展所述桶结构的一个或多个附加边缘，以检测在所述栅极结构的附近区域的特征，该附近区域由所述桶结构的所述第一边缘和一个或多个附加边缘所定义；以及

f)生成表示在所述附近区域检测到的所述特征的版图的实例参数。

4.根据权利要求3所述的方法，其中所述步骤e)包括下列步骤：相对于所述参考位置，在所述栅极结构的相反方向上扩展所述桶结构的所述一个或多个附加边缘，以检测在所述附近区域中的特征。

5.根据权利要求3所述的方法，其中所述步骤f)包括下列步骤：测量在所述附近区域中检测到的版图形状的面积、周长和顶点计数中的一个或多个。

6.根据权利要求5所述的方法，其中所述版图形状包括本地互连金属接触形状。

7.根据权利要求5所述的方法，其中所述版图形状包括本地多晶硅结构。

8.根据权利要求5所述的方法，其中所述步骤f)包括下列步骤：测量从所述栅极结构到应用于所述晶体管器件的一个或多个应力衬垫薄膜之间的界面的距离，所述实例参数包括所述测量的距离。

9.根据权利要求8所述的方法，进一步包括下列步骤：重复步骤a)-f)，以针对其性能将要被建模的电路中的每个晶体管器件生成实例参数和所测量的应力衬垫薄膜界面距离。

10.根据权利要求9所述的方法，进一步包括下列步骤：将表示针对晶体管器件生成的所述依赖于版图的特征的所述实例参数写入到界面，该界面适合于与计算所述晶体管器件观察到的应力的紧凑模型工具进行通信。

11.根据权利要求9所述的方法，进一步包括下列步骤：

将所生成的表示所述依赖于版图的特征的实例参数压缩为压缩的版图格式，并将该压缩的版图格式传送到紧凑模型工具。

12.根据权利要求11所述的方法，其中所述将表示依赖于版图的特征的所述实例参数写入到紧凑模型工具的步骤包括：将包括表示所述依赖于版图的特征的形状坐标列表的版图形状信息直接传送到所述紧凑模型工具中。

13.根据权利要求10所述的方法，进一步包括步骤：扫描利用从扩展的相邻桶结构获得的信息而针对晶体管器件生成的所述实例参数，以计算矩形形状结构的大小和位置。

14.根据权利要求10所述的方法，进一步包括步骤：扫描利用从扩展的相邻桶结构获得的信息而针对晶体管器件生成的所述实例参数，以重组在所述栅极结构的所述附近区域中的复杂形状结构。

15.根据权利要求10所述的方法，进一步包括步骤：编译形状尺寸和位置以及应力衬垫薄膜界面距离的列表，以为每个晶体管栅极器件计算所述晶体管应力水平。

16.根据权利要求1所述的方法，其中所述紧凑模型参数包括被调整以考虑衬垫应力影响的沟道载流子迁移率。

17.根据权利要求1所述的方法，进一步包括步骤：根据紧凑模型参数计算在包括所述晶体管器件的电路的仿真中使用的电路级参量。

18.根据权利要求1所述的方法，其中所述晶体管应力水平表示所述晶体管器件的沟道观察到的平均应力水平，所述应力包括纵向和横向应力分量。

19.根据权利要求18所述的方法，其中所述晶体管应力水平包括表示晶体管是孤立的且在所述栅极结构的附近区域不存在会影响应力的特征的自应力分量。

20.根据权利要求1所述的方法，其中所述步骤a)到c)包括实现用于生成所述紧凑模型参数的紧凑模型装置，其中所述紧凑模型参数在对所述晶体管器件进行建模时使用并且包括那些基于所述计算的应力水平的模型参数。

21.根据权利要求1所述的方法，其中所述步骤b)包括实现应力模型计算装置，用于计算所述晶体管器件的应力水平以及基于所述计算的应力水平生成所述模型参数；以及所述步骤c)包括实现独立于所述应力模型计算装置并且从所述应用模型计算装置接收所述模型参数的紧凑模型装置，所述紧凑模型装置用于在对所述晶体管器件进行建模时量化应力效应的影响。

22.一种用于对半导体晶体管器件(200)进行建模的系统，该器件具有一个或多个提供晶体管应力效应的衬垫薄膜(260)，所述系统包括：

提取装置，用于处理对应于所述晶体管器件的物理晶体管设计数据的格式化表示(320)，以及生成包括非特定特征形状信息的依赖于版图的信息(330)，

紧凑模型装置，用于接收所述依赖于版图的信息和所述非特定特征形状信息，以及计算晶体管器件应力水平(345，346)，所述紧凑模型装置还生成紧凑模型参数以便在对包括所述半导体晶体管器件的电路的性能进行建模中使用，所述紧凑模型装置提供根据所述计算的应力水平调整的紧凑模型参数，以用于在对所述电路性能进行建模时量化应力效应的影响。

23.根据权利要求22所述的系统，其中所述提取装置还包括用于提取所述晶体管器件的依赖于版图的特征的装置，所述依赖于版图的特征被用来生成实际形状尺寸。

24.根据权利要求22所述的系统，其中所述用于提取所述晶体管器件的依赖于版图的特征的装置包括：

桶结构，具有对应于与所述晶体管器件的栅极结构相关联的参考位置的第一边缘以及可扩展来检测在所述栅极结构的附近区域中的特征的一个或多个附加边缘，该附近区域由所述桶结构的所述第一边缘和所述一个或多个附加边缘所定义；以及

用于生成表示在所述附近区域中检测到的所述特征的版图的实例参数。

25.根据权利要求24所述的系统，其中所述用于提取所述依赖于版图的特征的装置测量在所述附近区域中检测到的版图形状的面积、周长和顶点计数。

26.根据权利要求25所述的系统，其中所述版图形状包括本地互连金属接触形状。

27.根据权利要求25所述的系统，其中所述版图形状包括本地多晶硅结构。

28.根据权利要求24所述的系统，进一步包括：用于测量从栅极结构到应用于所述晶体管器件的一个或多个应力衬垫薄膜之间界面的距离，所述实例参数包括所述测量的距离。

29.根据权利要求24所述的系统，进一步包括在依赖于版图的信息生成装置和紧凑模型工具之间的界面装置，所述界面接收针对所述晶体管器件生成的所述生成的实例参数并且将所述实例参数传送给所述紧凑模型工具。

30.一种用于考虑施加于晶体管器件的衬垫薄膜应力效应来优化晶体管性能的方法，所述晶体管器件具有一个或多个衬垫薄膜，所述方法包括下列步骤：

a)接收包括所述晶体管器件的电路版图(310)的表示；

b)提取所述晶体管器件的依赖于版图的特征(320)，所述依赖于版图的特征被用来生成晶体管器件特征的实际形状尺寸；

c)将实际形状尺寸转换为由所述一个或多个衬垫薄膜所贡献的晶体管应力水平(343)；

d)使用紧凑模型工具来仿真电路(345)，所述仿真包括利用根据所述晶体管应力水平调整的紧凑模型参数；以及

e)如果所述晶体管器件没有满足性能目标，则修改所述电路版图，并且重复步骤a)到步骤e)，直到达到所述电路的性能目标(350)。

31.根据权利要求30所述的方法，其中所述提取步骤b)包括：生成包括非特定特征形状信息的依赖于版图的信息，所述依赖于版图的信息还包括应力参数信息。

32.根据权利要求31所述的方法，其中所述步骤b)包括如下步骤：

f)实现桶结构，所述桶结构具有对应于与所述晶体管器件的栅极结构相关联的参考位置的第一边缘；以及

g)扩展所述桶结构的一个或多个附加边缘，以检测在所述栅极结构的附近区域中的特征，该附近区域由所述桶结构的所述第一边缘和所述一个或多个附加边缘所定义；以及

h)生成表示在所述附近区域中检测到的所述特征的版图的实例参数。

33.根据权利要求32所述的方法，其中所述步骤f)包括如下步骤：测量在所述附近区域中检测到的版图形状的面积、周长和顶点计数中的一个或多个。

34.根据权利要求32所述的方法，其中所述步骤f)包括如下步骤：测量从所述栅极结构到应用于所述晶体管器件的一个或多个应力衬垫薄膜之间界面的距离，所述实例参数包括所述测量的距离。

35.一种用于考虑施加于晶体管器件(200)的衬垫薄膜应力效应来优化晶体管性能的系统，所述晶体管器件具有一个或多个衬垫薄膜(260)，所述系统包括：

用于处理包括所述晶体管器件的电路版图(310)的表示的装置，所述电路版图的表示包括对应于所述晶体管器件的物理晶体管设计数据的格式化表示，所述处理装置还生成包括非特定特征形状信息的依赖于版图的信息(320)，所述依赖于版图的信息还包括应力参数信息(343)；

紧凑模型工具，用于对包括所述晶体管器件的电路的性能进行建模(345)，所述工具接收所述依赖于版图的信息(346)、所述非特定特征形状信息和应力参数信息，以及计算由所述一个或多个衬垫薄膜贡献的所述晶体管器件所观察到的应力水平；

用于确定是否满足所述电路的性能目标的装置，如果没有满足所述电路的性能目标，则该装置修改所述电路版图，以及生成另外的电路版图表示以便输入到所述处理装置，用于生成另外的将被所述紧凑模型工具处理的依赖于版图的信息，由此修改所述电路版图直到达到所述电路的性能目标(350)。

36.根据权利要求35所述的系统，其中所述紧凑模型工具还包括用于基于所述计算的应力水平调整紧凑模型参数的装置，所述紧凑模型参数用于在对包括在所述电路中的所述晶体管器件进行建模时量化应力效应的影响。

37.根据权利要求35所述的系统，其中所述紧凑模型工具还包括：用于提取所述晶体管器件的依赖于版图的特征的装置，所述依赖于版图的特征被用来生成实际特征形状尺寸。

38.一种用于对半导体晶体管器件(200)进行建模的系统，该器件具有一个或多个提供晶体管应力效应的衬垫薄膜(260)，所述系统包括：

用于处理对应于所述晶体管器件的物理晶体管设计数据的格式化表示(310)以及生成包括非特定特征形状信息的依赖于版图的信息的装置；

紧凑模型装置，用于对包括所述半导体晶体管器件的电路的性能进行建模；

用于接收所述包括非特定特征形状信息的依赖于版图的信息(330)以及独立地计算晶体管器件应力水平(343)的装置，所述装置还基于所述计算的应力水平生成对应的紧凑模型参数；

电路仿真器(345)，利用所述紧凑模型装置(346)和基于所述计算的应力水平的其他紧凑模型参数以用于在对所述电路性能进行建模时量化应力效应的影响。

Images