CN101416391A - 使用电容反馈的信号驱动器的方法以及系统 - Google Patents

使用电容反馈的信号驱动器的方法以及系统 Download PDF

Info

Publication number
CN101416391A
CN101416391A CNA2007800118849A CN200780011884A CN101416391A CN 101416391 A CN101416391 A CN 101416391A CN A2007800118849 A CNA2007800118849 A CN A2007800118849A CN 200780011884 A CN200780011884 A CN 200780011884A CN 101416391 A CN101416391 A CN 101416391A
Authority
CN
China
Prior art keywords
output signal
switch
voltage
circuit arrangement
charge distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800118849A
Other languages
English (en)
Other versions
CN101416391B (zh
Inventor
约瑟夫·茹科夫斯基
阿尔玛·安德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101416391A publication Critical patent/CN101416391A/zh
Application granted granted Critical
Publication of CN101416391B publication Critical patent/CN101416391B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

使用多种设备和方法实现了边沿速率控制电路和方法。使用一个这样的方法，通过使用隔离开关(106)将反馈电容器(116)从晶体管(108)的栅极去耦合，对总线的输出信号进行控制。晶体管(108)用于控制输出信号。使用电荷分配电容器(114)将预定量的电荷从反馈电容器(116)去除，其中使用开关(112)将所述电荷分配电容器(114)选择性地与反馈电容器(116)耦合。响应于输出信号达到输出电压，使能开关(112)，并且响应于电荷分配电容器(114)达到基准电压，禁用开关(112)。

Description

使用电容反馈的信号驱动器的方法以及系统
本申请要求先前在2006年3月31日递交的标题为“EnhancedPre-Charging Control Circuit for Open Drain Output Devices”的临时申请No.60/787,858的优先权。
技术领域
本发明一般涉及输出信号驱动器，更具体地，涉及采用电容反馈的信号驱动器的实现。
背景技术
电子系统通常使用互连以在系统的部件之间传输信息。这样的互连通常包括一条或更多条信号线，所述一条或更多条信号线还总称为总线。为了传输信息，系统的部件必须将总线线路的电压电平驱动至合适的电平。通常存在这样的规范：确定了在特定系统中电压能够多快或多慢地进行改变。例如，一些系统使用称作集成电路间总线或I2C总线的总线协议。
I2C总线是在系统中的集成电路之间提供通信链路的控制总线。飞利浦在二十世纪八十年代早期开发的采用软件定义协议的这个简单的双线总线已经发展成为实际上世界范围的系统控制标准，这在从温度传感器和电压电平变换器到EEPROM、通用的I/O、A/D和D/A转换器、CODEC以及所有类型的微处理器的所有领域得以应用。标题为“Two-Wire Bus-System Comprising a Clock Wire and a Data Wire forInterconnecting a Number of Stations”的Moelands等人的美国专利4,689,740描述了一种计算机系统，包括由时钟总线接线(clock buswrie)和数据总线接线(data bus wire)互连的多个站，以根据由站在所述时钟总线接线和数据总线接线上产生的信号组成布线逻辑总线(wired logic bus)，并且其全部内容结合于此用作参考。
I2C总线还节省空间并且降低总体成本。使用I2C规范，设计者能够从方框图快速进行到最终硬件，简化了新设备和功能向已有总线接口的添加。随着系统发展了数代，能够容易地添加和去除I2C设备而不影响系统的其余部分。双线结构意味着迹线更少，所以PCB可以更小。同样因为迹线更少且协议相对简单，所以调试和测试也更加容易。
I2C总线持续超过20年存在若干原因。首先，最近引入的集线器、总线转发器、双向开关以及复用器增大了总线能够支持的设备的数目，扩展了最初受到400pF的最大总线电容限制的设备数目。此外，软件控制的冲突检测和仲裁防止数据损坏并且保证可靠的性能，即便在复杂的系统中。除了性能之外，还易于使用。两条简单的线路连接系统中的所有IC。能够将任何I2C设备连到公共的I2C总线，并且任何主设备能够与任何从设备交换信息。软件控制的寻址方案无需地址解码硬件，并且不需要对外部控制逻辑进行设计和调试，因为I2C协议业已提供了外部控制逻辑。此外，总线跟上了性能的发展，并且目前使用提高的时钟速度提供了四级数据率传输。例如，时钟速度可以在标准模式中高达100KHz、在快速模式中高达400KHz、在快速模式加中高达1Mhz、以及在高速模式中高达3.4MHz。
按照快速模式加规范，片上(on-chip)I2C接口包括开路漏极NMOS下拉器件，同时单个上拉电阻器是I2C总线上所有设备所公用的。为了对快速模式加的提高总线速度进行补偿，该规范对于总线信号要求最大边沿速率转换时序(edge-rate transition timing)。通过选择合适的强(小电阻)上拉电阻器，能够满足最大上升回转转换时序(rising slewtransition timing)。快速模式加规范要求最大下降沿转换(70％-30％)不超过120ns。此外，为了避免对电磁干扰和信号反射的敏感度，最小下降沿转换(70％-30％)不能小于20ns。因此，NMOS下拉器件必须能够控制边沿速率以提供最大和最小要求之内的下降沿转换。因为上拉电阻器值和总线电容值在各I2C模式以及各I2C总线应用之间不同，所以使该要求进一步复杂化。
一个用于对NMOS下拉器件的最小下降沿速率进行控制的方法在输出信号与栅极之间使用电容反馈。尽管该方法对于控制下降沿转换的边沿速率而言是有用的，然而该方法也有其缺点。例如，通过增大达到NMOS下拉器件阈值电压所必需的充电时间，电容反馈能够减小使能器件的快速程度。此外，在上升沿转换期间，电容反馈能够使NMOS下拉器件使能，下拉信号并在信号中引起假信号(glitch)。随着总线速度的提高(例如，对于快速模式加)，下拉器件的这种不期望的使能越来越成问题。
这些和其它问题给控制信号驱动器电路的边沿速率带来了问题。因此，在对下拉器件的边沿速率进行控制方面还有改进的余地。
发明内容
本发明的各方面针对能解决和克服上述问题的边沿控制方法和设备。
根据一个示例实施例，实现一种用于对总线的输出信号进行控制的电路设备。该电路设备包括：用于控制输出信号的晶体管。反馈电容器与输出信号耦合，并且使用隔离开关选择性地与晶体管的栅极耦合。使用开关将第一电荷分配电容器选择性地与反馈电容器耦合。响应于输出信号达到输出电压，使能开关，并且响应于第一电荷分配电容器达到基准电压，禁用开关。
根据另一示例实施例，实现了一种对总线的输出信号进行控制的方法。使用隔离开关将反馈电容器从晶体管的栅极去耦合。晶体管用于控制输出信号。使用电荷分配电容器，将预定量的电荷从反馈电容器去除。使用开关将电荷分配电容器选择性地与反馈电容器耦合，其中响应于输出信号达到输出电压，使能开关，并且响应于第一电荷分配电容器达到基准电压，禁用开关。
以上对本发明的概括并非旨在描述每个实施例或本发明的每个实现。通过参考以下结合附图的详细说明和权利要求，本发明的优点和成就以及对本发明更完整的理解将变得明显且被认可。
附图说明
通过以下结合附图对本发明的各个实施例的详细说明，可以更完整地理解本发明，附图中：
图1示出了根据本发明示例实施例的边沿速率控制电路的方框图；以及
图2是出了根据本发明示例实施例的边沿速率控制电路的示意图。
具体实施方式
尽管本发明可遵循各种修改和替换形式，然而在图中以示例的方式示出了本发明的详细说明，并且将此进行了详细的描述。然而，应该理解，并非旨在将本发明限于所描述的特定实施例。相反，旨在覆盖落入权利要求所描述的本发明的范围内的所有修改、等同以及替换。
确信本发明适用于各种边沿速率控制器件和方法。尽管本发明不一定限于这样的应用，然而通过在这样的环境中对示例进行讨论，最好地获得了对本发明各方面的理解。
根据本发明的示例实施例，实现了一种用于对I2C总线的输出信号进行控制的电路设备。该电路设备包括用于(例如通过用作下拉)控制输出信号的晶体管。反馈电容器一端与输出信号耦合，另一端与开关耦合。开关与晶体管的栅极连接。反馈电容还通过一对开关与一对电荷分配电容器连接。各开关部分地相对于相应电容器的电压和相应基准电压而使能。
根据本发明的另一示例实施例，下拉NMOS器件用作电路中的开路集电极下拉，其中所述电路配置用于I2C总线系统。当NMOS器件用作I2C总线信号下拉时，将电容反馈部件连接在I2C总线信号与NMOS器件的栅极之间。当器件不用作将I2C总线信号下拉时，将电容反馈部件从NMOS器件的栅极断开。这对于避免由I2C总线信号上的电压变化(dv/dt)引起的不必要的栅极电压而言是尤其有用的。
在一个示例中，在将电容反馈部件从NMOS器件的栅极断开之后，能够将电容反馈部件设定为预充电电压。因此，在电容反馈部件随后与NMOS器件的栅极连接时，预充电电压减少了NMOS器件的使能时间。在具体示例中，一个或更多个放电电容器对电容反馈部件上存储的电荷进行分配，从而设定预充电电压。这对于在使能NMOS器件之前将电容反馈部件上的电荷减小至预充电电压而言是尤其有用的。
图1示出了根据本发明示例实施例的边沿速率控制电路的方框图。图描述了数个元件，包括：输入102、电流源104、隔离开关106、信号驱动器108、负载110、充电开关112、充电电路114以及反馈电容部件116。响应于输入102，电路驱动与负载110连接的信号。例如，通过使能或禁用信号驱动器108中的下拉器件，能够驱动负载110。信号驱动器108产生与输入信号和负载110成比例的输出信号边沿速率的边沿速率。电流源104和电容反馈部件116影响输入信号，并且从而影响输出信号的边沿速率。
在I2C总线信号的情况下，信号驱动器108是下拉器件，并且负载110包括上拉电阻器以及总线上的一个或更多个设备。上拉电阻器值在不同的应用中可不同，并且通常对于较快总线模式为较强上拉。其它设备的数目及它们在总线上的相应负载在不同的应用中也可不同。
隔离开关106用于将反馈部件116与信号驱动器108连接或断开。在连接时，反馈部件116通过将输出信号耦合到信号驱动器108的输入，来限制输出信号的边沿速率。因此，电路将输出信号的边沿速率(dv/dt)限制为输入信号和反馈部件116的电容的函数。一旦输出信号完成了信号转换，就不再需要使用反馈部件116来限制边沿速率。从而，隔离开关116将反馈部件从信号驱动器108断开。
在信号驱动器108发起下一转换之前，通过充电开关元件112将反馈部件116上存储的一部分电压传送至充电电路114。能够响应于输出信号达到由于信号驱动器108变成非激活而得到的电压电平，激活开关元件112。例如，如果信号驱动器108是接近0伏的下拉，则将开关元件112配置为在输出信号达到高信号电压的75％时激活。
在本发明的一个实施例中，充电电路114包括具有相应充电开关元件112的的一个或更多个电容器。将开关元件112布置为允许电荷在反馈部件116与充电电路114的电容器之间流动。反馈部件116所存储的电荷的量等于：反馈部件116的电容乘以施加到信号驱动器108的最终电压与最终输出信号电压之差。施加到信号驱动器108的最终电压通常取决于边沿控制电路的供电电压，最终输出电压通常接近0。使用充电电路114和开关元件112将反馈部件116上的一部分电荷去除，以对反馈部件116上存储的电荷进行分配。因此，能够独立于输出信号电压对从反馈部件116上去除的电荷的量进行控制。这对于设计为与各种信号电压兼容的电路而言是尤其有用的。
在一个示例中，将开关元件112配置为根据相应电容器的电压控制电荷的流动。例如，能够采用两个电容器和两个开关元件来设计充电电路。能够将第一开关元件配置为激活，直到第一电容器达到电压X，并且能够将第二开关元件配置为激活，直到第二电容器达到电压Y。能够根据各种标准(如供电电压和信号驱动器108的导通特性)来设定电压X和Y。从反馈部件116去除的电荷的总量等于存储在每个电容器上的电容之和，每个电容器具有的电荷等于电容器的电容乘以电容器的电压。
在本发明的另一示例实施例中，所分配的电荷量还能够受到每个电容器的初始电压(也就是在激活开关元件112之前)的影响。因此，能够结合最终分配电压对每个电容器的初始电压进行控制，以确定所分配的电荷量。
在充电开关元件112传送了电荷之后，开关元件112将充电电路114与反馈部件116隔离。充电电路对来自充电电路的分配电荷放电，以进行随后的分配。在边沿速率控制电路随后驱动与负载110连接的信号时，反馈部件116的剩余电荷用作施加到信号驱动器108的初始电荷(电压)。这样，能够减小信号驱动器108的初始导通时间，同时仍然可以进行边沿速率控制。
在本发明的一个示例中，从反馈部件116去除的电荷量与电路的供电电压成反比。这可以如下实现：使得开关元件中的一个或更多个禁用时的充电电路电压根据电路的供电电压而确定。在该示例中，随着供电电压的增大，将充电电路充电至更高的电压，导致从反馈部件116去除的电荷量增大。所去除电荷量的增大有助于对由于更高供电电压引起的电路的提高驱动能力进行补偿。这对于设计为以不同供电电压进行操作的电路而言是尤其有用的。
在本发明的另一实施例中，在输出电压达到特定电平之后，将开关元件112和充电电路114激活有限的时间段。响应于激活，使能诸如基准电压发生电路之类的特定功率耗散部件。在该有限时间段之后，禁用功率耗散部件。能够使用多个延迟或时钟电路来控制该有限时间段。在一个示例中，能够将单触发(one-shot)电路配置为产生激活脉冲，在所述激活脉冲期间功率耗散部件是激活的。其它示例定时电路包括：通过电阻元件将电容器充电至一电压，以及使用时钟驱动定时电路。
图2示出了根据本发明示例实施例的边沿速率控制电路的示意图。器件M5用于响应于输入信号将输出信号驱动至低。反馈电容器C0用于对输出信号的边沿速率进行限制，并且还用作将初始导通电压提供给器件M5。在开路漏极总线系统(例如I2C)中，输出依靠上拉电阻器，该上拉电阻器在没有器件驱动输出时将输出拉高。
对于数据总线上的高至低电压转换，边沿速率控制电路将输出器件的栅极节点粗略地充电至通过电阻器R0和R1使用器件M8给栅极节点充电的部分的供电电压。一旦输入从低转换至高，器件M9就用作隔离开关，以将反馈电容器与器件M5的栅极隔离，从而允许反馈电容器上存储的电荷保持与器件M5的栅极电压相独立。器件M9上的阈值电压降将存储的电荷限制为Qfeedback＝Cfeedback*(Vpart_supply_voltage-Vthreshold_M9-VOL_M5)，其中VOL_M5是隔离反馈电容器时的输出信号电压。
响应于输入变高，通过使能器件M3禁用器件M5，其中器件M3将器件M5的栅极驱动至地，允许将输出信号拉高。比较器210用于确定输出何时达到其最终值的75％。当这出现时，利用单触发电路212创建脉冲。脉冲将M14和M13截止，使能器件M15并且将器件M16和M19截止。在使能M15并且禁用器件M16和M19期间创建两个基准电压。第一基准电压是Vpart_supply_voltage-2*Vthreshold。第二基准电压是2*Vthreshold。假设两个基准电压中的每个超过它们所连接的相应器件M11或M12的阈值电压，电荷开始流入电容器C1和C2。将电容器上的电压限制为基准电压减去通过栅极(pass gate)的阈值电压。一旦将C2充满电，则电容器上的电压将粗略地为Vthreshold，而电容器C1上的电压将粗略地为Vpart_supply_voltage-3*Vthreshold。因此，通过在电容器C0、C1和C2的电容之间建立合适的比例，能够从反馈电容器去除根据供电电压和阈值电压得出的数量的电荷。在图2所示的实施例中，去除的电压的量随着供电电压的增大而增大。该示例并非旨在限制，因为供电电压与去除的电压的量之间的各种其它关系是可能的。
图2的电路在单触发电路212的脉冲期间将电荷从C0分配到电容器C1和C2。在脉冲之后，禁用基准电压，并且通过激活器件M14和M13去除电容器上的任何电荷。因此，为了保证适当的电荷分配，单触发电路212产生足够长的脉冲以允许进行电荷分配。脉冲长度还能够影响电路的功率需求，因为通过禁用基准电压能够减小电路的电流吸收。因此，为了减小电路耗散的功率，应该将脉冲长度保持足够短。
在输入上的下一高至低转换期间，将隔离开关M9短路，并且将反馈电容器C0上的电荷施加到节点n5。在节点n5上得到的电压是C0、Cgs_M5(其中Cgs_M5等于器件M5的栅极电容)、Qfeedback、以及输出信号处的电压的函数。将反馈电容器C0上的该初始电荷传送至器件M5的栅极，并且引起初始栅极电压，所述初始栅极电压不取决于电路提供的边沿速率控制电流。一旦将初始电荷传送至器件M5的栅极，则在对器件M5和输出信号的控制中，边沿速率控制电流变成主导因素。因此，能够对反馈电容器电荷进行选择以便减小器件的导通时间，同时将对于最小下降沿速率的不利影响最小化。该减小的导通时间在输出处出现重负载时可以是尤其有用的。
在本发明的一个实施例中，能够使用多于2个电容器和2个开关元件进行电荷分配来实现边沿速率控制电路。这些附加的电容器和开关部件能够具有不同的基准电压和电容值以提供不同的电荷分配。例如，附加的部件可以用于在得到不同电荷电平(Qfeedback)的模式下操作的边沿速率电路。为了考虑不同电平，可以根据Qfeedback的电平选择性地使用附加的部件。
在本发明的另一实施例中，能够使用电阻器网络或其它电压控制电路以产生基准电压，来实现电荷分配电路。这对于在使用标准电容器值时对期望的分配电荷进行匹配而言是尤其有用的。
仅以示例的方式提供了以上描述的和图示的各实施例，并且不应该将所述各实施例解释为对本发明的限制。根据以上的讨论和说明，本领域技术人员将容易认识到，可以对本发明进行各种修改和改变，而不用严格遵循这里示出和描述的示例实施例以及应用。例如，使用类似方式，可以实现除I2C总线以外的应用。这样的修改和改变不脱离所附权利要求所阐述的本发明的真实范围。

Claims (17)

1、一种对总线的输出信号进行控制的电路设备，包括：
具有栅极的晶体管(108)，晶体管(108)用于控制输出信号；
反馈电容器(116)，反馈电容器(116)与输出信号耦合并且使用隔离开关(106)选择性地与晶体管(108)的栅极耦合；以及
使用第一开关(112)选择性地与反馈电容器耦合的第一电荷分配电容器，其中响应于输出信号达到输出电压，使能第一开关(112)，并且响应于第一电荷分配电容器达到第一基准电压，禁用第一开关(112)。
2、根据权利要求1的电路设备，还包括：使用第二开关选择性地与反馈电容器耦合的第二电荷分配电容器，其中响应于输出信号达到输出电压，使能第二开关，并且响应于第二电荷分配电容器达到第二基准电压，禁用第二开关。
3、根据权利要求1的电路设备，其中，在电路设备对输出信号进行下降沿转换时，反馈电容器(116)与晶体管(108)的栅极耦合。
4、根据权利要求3的电路设备，其中，在电路布置对输出信号进行上升沿转换时，将反馈电容器(116)从晶体管(108)的栅极去耦合。
5、根据权利要求2的电路设备，其中，第一基准电压是用于电路设备的供电电压的函数。
6、根据权利要求5的电路设备，其中，第二基准电压是半导体器件的阈值电压的函数。
7、根据权利要求2的电路设备，其中，在单触发脉冲完成之后，对第一电荷分配电容器上存储的电压和第二电荷分配电容器上存储的电压进行放电。
8、根据权利要求1的电路设备，其中，输出信号是集成电路间信号。
9、一种对总线的输出信号进行控制的方法，该方法包括：
使用隔离开关(106)将反馈电容器(116)从晶体管(108)的栅极去耦合，晶体管(108)用于控制输出信号；以及
使用第一电荷分配电容器(114)将预定量的电荷从反馈电容器(116)去除，其中使用第一开关(112)将第一电荷分配电容器(114)选择性地与反馈电容器耦合，响应于输出信号达到输出电压，使能第一开关(112)，并且响应于第一电荷分配电容器(114)达到第一基准电压，禁用第一开关(112)。
10、根据权利要求9的方法，其中，去除预定量的电荷的步骤进一步包括：使用第二电荷分配电容器，其中使用第二开关将所述第二电荷分配电容器选择性地与反馈电容器(116)耦合，响应于输出信号达到输出电压，使能第二开关，并且响应于第二电荷分配电容器达到第二基准电压，禁用第二开关。
11、根据权利要求9的方法，还包括步骤：在电路设备对输出信号进行下降沿转换时，将反馈电容器与晶体管(108)的栅极耦合。
12、根据权利要求11的方法，还包括步骤：在电路设备对输出信号进行上升沿转换时，将反馈电容器(112)从晶体管(108)的栅极去耦合。
13、根据权利要求10的方法，其中，第一基准电压是用于电路设备的供电电压的函数。
14、根据权利要求13的方法，其中，使用一个或更多个半导体器件的阈值电压产生第二基准电压。
15、根据权利要求10的方法，还包括步骤：响应于激活信号的不存在，对第一电荷分配电容器(114)上存储的电压和第二电荷分配电容器上存储的电压进行放电，其中所述激活信号使能对第一和第二电荷分配电容器的充电。
16、根据权利要求9的方法，其中，输出信号是集成电路间信号。
17、一种对总线的输出信号进行控制的电路设备，包括：
用于控制输出信号的信号驱动器装置(108)；
用于根据输出信号提供反馈的反馈装置，反馈装置具有反馈电容器(116)，反馈电容器与输出信号耦合并且使用隔离开关(106)选择性地与信号驱动器装置的栅极耦合；以及
用于对来自反馈电容器(106)的电荷进行分配的第一电荷分配装置，其中使用第一开关(112)将第一电荷分配装置选择性地与反馈电容器(116)耦合，响应于输出信号达到输出电压，使能第一开关(112)，并且响应于第一电荷分配电容器(114)达到第一基准电压，禁用第一开关(112)。
CN2007800118849A 2006-03-31 2007-03-31 使用电容反馈的信号驱动器的方法以及系统 Active CN101416391B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US78785806P 2006-03-31 2006-03-31
US60/787,858 2006-03-31
US83032506P 2006-07-11 2006-07-11
US60/830,325 2006-07-11
PCT/IB2007/051162 WO2007113765A1 (en) 2006-03-31 2007-03-31 Method and system for a signal driver using capacitive feedback

Publications (2)

Publication Number Publication Date
CN101416391A true CN101416391A (zh) 2009-04-22
CN101416391B CN101416391B (zh) 2011-04-06

Family

ID=38441628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800118849A Active CN101416391B (zh) 2006-03-31 2007-03-31 使用电容反馈的信号驱动器的方法以及系统

Country Status (6)

Country Link
US (1) US7859314B2 (zh)
EP (1) EP2005590B1 (zh)
JP (1) JP2009531934A (zh)
CN (1) CN101416391B (zh)
AT (1) ATE513365T1 (zh)
WO (1) WO2007113765A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176687A (zh) * 2009-10-07 2011-09-07 飞兆半导体公司 边沿速率控制

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9106378B2 (en) 2009-06-10 2015-08-11 Qualcomm Incorporated Systems, apparatus and methods for communicating downlink information
US9144037B2 (en) 2009-08-11 2015-09-22 Qualcomm Incorporated Interference mitigation by puncturing transmission of interfering cells
US8724563B2 (en) * 2009-08-24 2014-05-13 Qualcomm Incorporated Method and apparatus that facilitates detecting system information blocks in a heterogeneous network
US9277566B2 (en) * 2009-09-14 2016-03-01 Qualcomm Incorporated Cross-subframe control channel design
US8942192B2 (en) * 2009-09-15 2015-01-27 Qualcomm Incorporated Methods and apparatus for subframe interlacing in heterogeneous networks
US20110208885A1 (en) * 2010-02-25 2011-08-25 Panasonic Corporation Data bus control method and apparatus
US9226288B2 (en) 2010-04-13 2015-12-29 Qualcomm Incorporated Method and apparatus for supporting communications in a heterogeneous network
US9392608B2 (en) 2010-04-13 2016-07-12 Qualcomm Incorporated Resource partitioning information for enhanced interference coordination
US9125072B2 (en) 2010-04-13 2015-09-01 Qualcomm Incorporated Heterogeneous network (HetNet) user equipment (UE) radio resource management (RRM) measurements
US9271167B2 (en) 2010-04-13 2016-02-23 Qualcomm Incorporated Determination of radio link failure with enhanced interference coordination and cancellation
US8886190B2 (en) 2010-10-08 2014-11-11 Qualcomm Incorporated Method and apparatus for measuring cells in the presence of interference
JP5565336B2 (ja) 2011-02-14 2014-08-06 富士通セミコンダクター株式会社 出力回路、システム、及び出力回路の制御方法
JP5516449B2 (ja) * 2011-02-14 2014-06-11 富士通セミコンダクター株式会社 出力回路、システム、及び出力回路の制御方法
US8638131B2 (en) * 2011-02-23 2014-01-28 Qualcomm Incorporated Dynamic feedback-controlled output driver with minimum slew rate variation from process, temperature and supply
US9791488B2 (en) * 2013-03-15 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor and method of sensing a value of a parameter
US9473127B1 (en) 2015-07-06 2016-10-18 Qualcomm Incorporated Input/output (I/O) driver
US9859888B2 (en) 2016-06-06 2018-01-02 Qualcomm Incorporated Transmitter with feedback terminated preemphasis

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689740A (en) 1980-10-31 1987-08-25 U.S. Philips Corporation Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US4857863A (en) * 1988-08-25 1989-08-15 Motorola, Inc. Low power output driver circuit with slew rate limiting
US5051625B1 (en) * 1988-10-28 1993-11-16 Nissan Motor Co.,Ltd. Output buffer circuits for reducing noise
US4906867A (en) 1988-11-09 1990-03-06 Ncr Corporation Buffer circuit with load sensitive transition control
WO1995031041A1 (en) * 1994-05-09 1995-11-16 Philips Electronics N.V. Integrated circuit comprising an output stage with a miller capacitor
US5872473A (en) * 1997-03-31 1999-02-16 Cypress Semiconductor Corp. Low speed driver for use with the universal serial bus
US5949259A (en) 1997-11-19 1999-09-07 Atmel Corporation Zero-delay slew-rate controlled output buffer
US5973512A (en) * 1997-12-02 1999-10-26 National Semiconductor Corporation CMOS output buffer having load independent slewing
JP2000049585A (ja) * 1998-07-31 2000-02-18 Fujitsu Ltd 出力バッファ回路
WO2000074239A1 (en) * 1999-05-28 2000-12-07 Koninklijke Philips Electronics N.V. A level converter provided with slew-rate controlling means
JP2001285050A (ja) * 2000-03-30 2001-10-12 Mitsubishi Electric Corp 出力バッファ回路
DE60118202T2 (de) * 2000-08-03 2007-04-12 Hamamatsu Photonics K.K., Hamamatsu Optischer sensor
CN100407578C (zh) * 2002-11-22 2008-07-30 模拟器件公司 电平转换数字开关
TW583636B (en) * 2003-03-11 2004-04-11 Toppoly Optoelectronics Corp Source follower capable of compensating the threshold voltage
KR100820743B1 (ko) * 2003-10-21 2008-04-10 삼성전자주식회사 이동 로봇의 충전 장치
EP1526623B1 (de) * 2003-10-24 2007-07-04 Agfa-Gevaert HealthCare GmbH Elektrische Schaltung zur Einschaltstrombegrenzung
KR100723481B1 (ko) * 2004-12-28 2007-05-31 삼성전자주식회사 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼
KR100832894B1 (ko) * 2005-10-06 2008-05-28 삼성전기주식회사 출력 버퍼회로
JP4769108B2 (ja) * 2006-03-29 2011-09-07 川崎マイクロエレクトロニクス株式会社 出力バッファ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102176687A (zh) * 2009-10-07 2011-09-07 飞兆半导体公司 边沿速率控制
US8638148B2 (en) 2009-10-07 2014-01-28 Fairchild Semiconductor Corporation Edge rate control
CN102176687B (zh) * 2009-10-07 2014-10-08 飞兆半导体公司 电磁干扰降低装置、方法和系统

Also Published As

Publication number Publication date
JP2009531934A (ja) 2009-09-03
US20100237919A1 (en) 2010-09-23
CN101416391B (zh) 2011-04-06
US7859314B2 (en) 2010-12-28
WO2007113765A1 (en) 2007-10-11
EP2005590A1 (en) 2008-12-24
EP2005590B1 (en) 2011-06-15
ATE513365T1 (de) 2011-07-15

Similar Documents

Publication Publication Date Title
CN101416391B (zh) 使用电容反馈的信号驱动器的方法以及系统
US8103896B2 (en) Method and system for I2C clock generation
US7840734B2 (en) Simple bus buffer
US8010724B2 (en) 12C/SMBus ladders and ladder enabled ICs
CN101539900B (zh) 解决具有相同定址地址的两i2c从属装置间产生冲突的装置
CN102362432A (zh) 具有扫描测试支持的低功率双边沿触发存储单元及其时钟门控电路
WO2010027997A2 (en) High speed transient active pull-up i2c
CN103985345A (zh) 移位暂存器电路
US9712167B2 (en) Threshold voltage dependent power-gate driver
EP2487795B1 (en) Output circuit, system including output circuit, and method of controlling output circuit
US10250260B2 (en) Data communication system and semiconductor device
EP2487796A2 (en) Output circuit, system including output circuit, and method of controlling output circuit
CN110703158B (zh) 终端检测电路及终端检测装置
WO2002080179A2 (en) Digital leakage compensation circuit
JP2011124689A (ja) バッファ回路
US20080238474A1 (en) Booster circuits for reducing latency
CN101252354B (zh) 降低超越量的输出级电路
US11799470B2 (en) Multi-purpose output circuitry
US20100013522A1 (en) Serial Bus Interface Circuit
US7859307B2 (en) High speed transient active pull-up I2C
CN217546077U (zh) 改善iic通讯电路emc性能的电路
US11194380B2 (en) Semiconductor device and control system using the same
CN101453201B (zh) 一种启动重置电路及其相关方法
JP2845251B2 (ja) 集積回路装置
JP2023110503A (ja) 通信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant