CN101416167A - 存储器访问控制设备、存储器访问控制方法、数据存储方法以及存储器访问控制程序 - Google Patents

Abstract

根据本发明的访问控制设备提高了对在存储器中存储的数据的存储器访问效率，所述访问控制设备包括多个存储器组，划分所述数据并将所述数据存储在多个存储器组的不同存储器区域中，所述不同存储器区域是基于对所述多个存储器组的访问地址的预定比特来区分的，并且在访问存储器的相同时钟周期内，同时访问在多个存储器组的不同存储器区域中存储的数据。

Description

存储器访问控制设备、存储器访问控制方法、数据存储方法以及存储器访问控制程序

技术领域

本发明涉及一种存储器访问控制设备、一种存储器访问控制方法、一种数据存储方法和一种存储器访问控制程序，在访问存储器中存储的数据时，它们能够提高访问效率。

背景技术

如果希望对存储器有更宽访问带宽，则有两种方法来实现这一点。第一种方法是增大用于访问存储器的时钟频率。第二种方法是扩展总线宽度以便增加每次可访问的数据量。不能将时钟频率增大到超过存储器所支持的最大频率。因此，一般地，通过首先将存储器频率增大到上限，而后扩展总线宽度以增加每次访问的数据量，来加宽访问带宽。

这种存储器访问方法的相关技术的一个示例是在专利文献1(日本专利公开1998-21025)中公开的一个示例。专利文献1的技术将整个图像划分为块，并以突发可访问的存储器地址的数据来形成每个块。在一个块内，不论横向的、纵向的还是其他任何数据组都可被突发访问(burst-accessible)，从而使对不论哪种访问方向的、对图像存储器的快速访问成为可能。

专利文献1：日本专利公开1998-210251

然而，包括在专利文献1中公开的方法在内的根据相关技术的存储器访问方法存在访问效率降低的问题。这是因为当增大总线宽度时，分配给一个地址的数据量也增加，这导致所需数据以外的数据同时被不必要地访问。

例如，当访问二维图像数据时，可以在横向和纵向这两个方向上访问数据。如果地址横向地存储连续的数据，但用户想要纵向地访问连续的数据，则这种访问可能效率非常低，原因是许多数据片被不必要地访问。类似地，相反，当访问存储纵向连续数据的地址时，如果用户想要横向地访问连续数据，则访问效率趋向非常低，原因是大量不必要的数据被访问。

(目的)

本发明的目的是在访问在存储器中存储的数据时提高存储器访问效率。

发明内容

根据本发明的第一示例性方面，提出了一种存储器访问控制设备，所述设备控制对存储数据的存储器的访问，其包括：

多个存储器组，其中

划分所述数据并将所述数据存储在多个存储器组的不同存储器区域中，所述不同存储器区域是基于对所述多个存储器组的访问地址的预定比特来区分的，以及

在访问存储器的相同时钟周期内，同时访问在多个存储器组的不同存储器区域中存储的数据。

根据本发明的第二示例性方面，提出了一种存储器访问控制方法，该方法控制对存储数据的存储器的访问，其包括：

存储过程，用于划分所述数据并将所述数据存储在多个存储器组的不同存储器区域中，所述不同存储器区域是基于对所述多个存储器组的访问地址的预定比特来区分的，以及

访问过程，用于在访问存储器的相同时钟周期内，同时访问在多个存储器组的不同存储器区域中存储的数据。

根据本发明的第三示例性方面，提出了一种存储器访问控制设备中的数据存储方法，所述设备控制对存储数据的存储器的访问，所述数据存储方法包括：

存储过程，用于划分所述数据并将所述数据存储在多个存储器组的不同存储器区域中，所述不同存储器区域是基于对所述多个存储器组的访问地址的预定比特来区分的。

根据本发明的第四示例性方面，提出了一种计算机可读记录介质，用于存储要在计算机设备上执行以控制对存储数据的存储器的访问的存储器访问控制程序，其中存储器访问控制程序使计算机设备执行：

存储功能，划分所述数据并将所述数据存储在多个存储器组的不同存储器区域中，所述不同存储器区域是基于对所述多个存储器组的访问地址的预定比特来区分的，以及

访问功能，在访问存储器的相同时钟周期内，同时访问在多个存储器组的不同存储器区域中存储的数据。

根据本发明，可以在访问存储器中存储的数据时，提高存储器访问效率。

这是因为，划分数据并将所述数据存储在多个存储器组的不同存储器区域中，所述不同存储器区域是基于对所述多个存储器组的访问地址的预定比特来区分的，并且在访问存储器的相同时钟周期内，同时访问在多个存储器组的不同存储器区域中存储的数据。由此，大大降低了对目标数据以外的数据的访问数量。

附图说明

图1是示出了根据本发明第一示例性实施例的存储器访问控制设备10的配置的框图；

图2是示出了根据第一示例性实施例的图像数据201的图；

图3是示出了根据第一示例性实施例的图像数据位置信息161的图；

图4是示出了根据第一示例性实施例的存储在存储器12中的示例数据的图；

图5是示出了根据第一示例性实施例的存储在存储器13中的示例数据的图；

图6是示出了根据第一示例性实施例的图像数据位置信息161的一个块的值的图；

图7是示出了根据第一示例性实施例的存储在离散地址对应信息存储单元15中的离散地址对应信息的图；

图8是示出了根据第一示例性实施例的存储在离散地址对应信息存储单元15中的离散地址对应信息的图；

图9是示出了根据第一实施例的存储器访问控制设备10的硬件配置的框图；

图10是示意性地示出了根据第一实施例的存储器访问控制设备10的操作的流程图；

图11是示出了根据本发明第二示例性实施例的图像数据位置信息161的图；

图12是示出了根据第二示例性实施例的存储在存储器12中的示例数据的图；

图13是示出了根据第二示例性实施例的存储在存储器13中的示例数据的图；

图14是示出了根据第二示例性实施例的图像数据位置信息161的一个块的值的图；

图15是示出了根据第二示例性实施例的存储在离散地址对应信息存储单元15中的离散地址对应信息的图；

图16是示出了根据本发明第三示例性实施例的图像数据位置信息161的图；

图17是示出了根据第三示例性实施例的存储在存储器12中的示例数据的图；

图18是示出了根据第三示例性实施例的存储在存储器13中的示例数据的图；

图19是示出了根据第三示例性实施例的图像数据位置信息161的一个块的值的图；

图20是示出了根据本发明第四示例性实施例的图像数据位置信息161的图；

图21是示出了根据第四示例性实施例的存储在存储器12中的示例数据的图；

图22是示出了根据第四示例性实施例的存储在存储器13中的示例数据的图；

图23是示出了根据第四示例性实施例的图像数据位置信息161的一个块的值的图；

图24是示出了根据本发明第五示例性实施例的图像数据位置信息161的图；

图25是示出了根据第五示例性实施例的存储在存储器12中的示例数据的图；

图26是示出了根据第五示例性实施例的存储在存储器13中的示例数据的图；

图27是示出了根据第五示例性实施例的图像数据位置信息161的一个块的值的图；

具体实施方式

(第一示例性实施例)

现在将参考附图来详细地描述本发明的第一示例性实施例。

(第一示例性实施例的配置)

图1是示出了根据本发明第一示例性实施例的存储器访问控制设备10的配置的框图。

存储器访问控制设备10包括存储器访问控制单元11、存储器12、13、访问模式选择单元14、离散地址对应信息存储单元15以及图像数据位置信息存储单元16，其中存储器12和存储器13通过地址信号17至19与存储器访问控制单元11连接。

存储器访问控制单元11具有以下功能：使用由访问模式选择单元14选择的访问模式，并基于在离散地址对应信息存储单元15中存储的离散地址对应信息以及在图像数据位置信息存储单元16中存储的图像数据位置信息161，在相同的时钟周期内访问存储器12、13的不同区域中存储的编码图像数据。

图像数据位置信息存储单元16具有以下功能：存储图像数据位置信息161，所述信息161指示在存储器12、13中如何排列图像数据。

图像数据位置信息161基于存储器12、13中每一个的存储器容量、存储器12、13的每存储器总线宽度、形成图像数据的像素的每像素比特数、以及形成图像数据的像素的位置信息等等，来指示在存储器12、13的每个地址中存储的像素的位置信息。

图3是示出了基于图2中所示的图像数据201、存储器12、13的存储器容量、每存储器总线宽度等等而产生图像数据位置信息161的图。

此处假设存储器12、13的每存储器总线宽度为8比特，且在这些存储器中存储的图像数据的每个像素都具有8比特。因而这些存储器中的每一个可以每地址存储一个像素。

因此，存储器12、13一起将以如图3所示的排列，存储图2中的具有1024像素乘1024行的图像数据201。

在图3中，坐标(x，y)表示第(y+1)行的第(x+1)个像素。因此，以坐标(0，0)为例，从该坐标可以看到，第一行的第一个像素(像素(0，0))位于存储器12中。类似地，从坐标(0，1)可以看到，第二行的第一个像素(像素(0，1))位于存储器13中。

通过参考图3，存储器访问控制单元11可以看到，存储器12存储了：像素(0，0)，其表示x＝0且y＝0的图像数据片；像素(1，1)，其表示x＝1且y＝1的图像数据片；像素(1，2)，其表示x＝1且y＝2的图像数据片；像素(0，3)，其表示x＝0且y＝3的图像数据片；等等。类似地，可以看到，存储器13存储了：像素(1，0)，其表示x＝1且y＝0的图像数据片；像素(0，1)，其表示x＝0且y＝1的图像数据片；像素(0，2)，其表示x＝0且y＝2的图像数据片；像素(1，3)，其表示x＝1且y＝3的图像数据片；等等。

此外，如果假定存储器12的离散地址为ADA(以下描述)，则将表示x＝0且y＝0的图像数据片的像素(0，0)存储在存储器12中的ADA＝0处；将表示x＝1且y＝1的图像数据片的像素(1，1)存储在存储器12中的ADA＝1处；将表示x＝1且y＝2的图像数据片的像素(1，2)存储在存储器12中的ADA＝2处；将表示x＝0且y＝3的图像数据片的像素(0，3)存储在存储器12中的ADA＝3处；并以相似方式存储其余像素(参考以下描述的图4)。

如果假定存储器13的离散地址为ADB(以下描述)，则将表示x＝1且y＝0的图像数据片的像素(1，0)存储在存储器13中的ADB＝0处；将表示x＝0且y＝1的图像数据片的像素(0，1)存储在存储器13中的ADB＝1处；将表示x＝0且y＝2的图像数据片的像素(0，2)存储在存储器13中的ADB＝2处；将表示x＝1且y＝3的图像数据片的像素(1，3)存储在存储器13中的ADB＝3处；并以相似方式存储其余像素(参考以下描述的图5)。

在本示例性实施例的存储器12、13中，以如下方式排列图像数据：对于一行上每两个连续的像素，将四个连续行组合成一个块。换言之，一个块由8个像素(2像素乘4行)的图像数据构成。

例如，如果假定x坐标上的最低比特是“a”，且y坐标上的最低两比特是“b”，则该特定块中包含的信息将会显得如图6所示那样。

因此，本示例性实施例的1024像素×1024行图像数据被划分为横向(即x轴方向)上的上述的512块及纵向(y轴方向)上的上述的256块，总共创建出131072块。将各自形成这131072块的像素数据块以图4和5中所示的排列(以下描述)存储在存储器12、13中。

存储器12、13每个都具有以下功能：基于图像数据位置信息161来存储编码并排列的图像数据121、131。

图4是示出存储在存储器12中的示例数据(排列后的图像数据121)的图。图5是示出存储在存储器13中的示例数据(排列后的图像数据131)的图。

存储器12、13不仅可以由单个存储器构成，而且可以由每组具有相同存储器容量的两组存储器12、13构成。

当对形成存储在存储器12、13中的图像数据的像素的数据进行访问时，访问模式选择单元14选择以下访问模式：每次访问两个横向连续像素的模式；每次访问垂直(纵向)连续的两个像素的模式；以及每次访问垂直(纵向)隔行的两个像素的模式。

离散地址对应信息存储单元15存储离散地址对应信息151，所述信息151指示对于每种访问模式的每个ADA与每个ADB之间的对应。

图7是示出了存储在离散地址对应信息存储单元15中的离散地址对应信息的图。

参考图7，如下所述，指示了存储在离散地址对应信息存储单元15中的离散地址对应信息151。

在每次访问两个横向连续像素的访问模式中，ADA＝ADB(离散地址对应信息151a)。

在每次访问两个垂直(纵向)连续像素的访问模式中，ADA＝0与ADB＝1、ADA＝1与ADB＝0、ADA＝2与ADB＝3以及ADA＝3与ADB＝2分别彼此对应(离散地址对应信息151b)。

在每次访问垂直(纵向)隔行的两个像素的访问模式中，ADA＝0与ADB＝2、ADA＝1与ADB＝3、ADA＝2与ADB＝0以及ADA＝3与ADB＝1分别彼此对应(离散地址对应信息151c)。

如以下所述，在由图3中所示的地址号，而不是由地址的最低两比特来定义ADA和ADB的情况下，在每次访问两个横向连续像素的模式中使用离散地址对应信息151d；在每次访问两个横向连续像素的模式中使用离散地址对应信息151e；以及在每次访问垂直(纵向)隔行的两个像素的模式中使用离散地址对应信息151f(参考图8)。

地址信号17至19由以下信号构成：地址信号17，其将公共地址AD从存储器访问控制单元11传送到存储器12、13；地址信号18，其在两个最低有效比特上与ADA相关，并从存储器访问控制单元11连接到存储器12；以及地址信号19，其在最低两比特上与ADB相关，并从存储器访问控制单元11连接到存储器13。除最低两比特ADA与ADB不同之外，从存储器访问控制单元11连接到存储器12的地址信号与从存储器访问控制单元11连接到存储器13的地址信号是相同的。

因此，基于地址信号17中的“AD”，从上述131072个块中识别出存储器12、13之间公共的一个块。从所述一个识别出的块中，基于地址信号18中的“ADA”识别存储器12内的像素数据片，并基于地址信号19中的“ADB”识别存储器13内的像素数据片。

一般地，“AD”是[n1：n2]，其中n1和n2由图像数据、存储器容量、地址中的比特数以及其他因素确定。在本特定示例性实施例中，将1024像素乘1024行的图像数据201划分为512个横向块及256个纵向块(总共512×256个块)。由于这可以被表示为2的17次幂，故n1＝16。还由于每个块由2×4个像素构成且可被表示为2的3次幂，故n2＝2。

现在将描述存储器访问控制设备10的硬件配置。

图9是示出了根据本示例性实施例的存储器访问控制设备10的硬件配置的框图。

参考图9，可以以与一般计算机设备的硬件配置类似的硬件配置来实现根据本发明的存储器访问控制设备10，所述存储器访问控制设备10包括：存储器访问控制部件101，其具有图1中所示的单元；存储器12和存储器13；CPU(中央处理单元)102；通信接口104，其将数据发送到外围设备并从外围设备接收数据；ROM(只读存储器)103，其存储提供上述组件各自的功能的控制程序1031；系统总线105，其将该信息处理设备中的这些组件互相连接；等等。

当然，可以通过在存储器访问控制设备10内实现一种电路组件来以硬件形式实现根据本发明的存储器访问控制设备10的操作，其中所述电路组件包括LSI(大规模集成电路)或其中结合了实现这些功能的程序的其他硬件部件，但还可以通过促使在计算机处理设备上运行的CPU102执行控制程序1031来以软件形式实现这些操作。

(第一示例性实施例的操作)

图10是示意性地示出了根据该示例性实施例的存储器访问控制设备10的操作的流程图。通过参考图10，以下将示意性地描述存储器访问控制设备10的操作。

首先，存储器访问控制单元11识别由访问模式选择单元14选择的访问模式(步骤S101)；基于所识别的访问模式，参考存储在图像数据位置信息存储单元16中的图像数据位置信息161与存储在离散地址对应信息存储单元15中的针对该访问模式的离散地址对应信息151(步骤S102)；以及，基于离散地址对应信息151，在相同的时钟周期内，访问存储器12、13中的彼此对应的两组图像数据(步骤S103)。

接下来，将描述在每种不同的访问模式中执行的操作。

(横向访问模式)

通过参考图3，将描述根据本示例性实施例的存储器访问控制设备10所使用的访问方法。在该访问方法中，当选择每次访问两个水平(横向)连续像素的访问模式时，存储器访问控制单元11每次访问存储在存储器12、13中的横向连续的像素。

如果ADA与ADB的值相同，则存储器访问控制单元11可每次访问存储在存储器12和存储器13中的两个横向连续像素。

如果发现例如ADA＝ADB＝0，则基于离散地址对应信息151a，存储器访问控制单元11可每次访问两个横向连续像素，即存储在存储器12中的像素(0，0)和存储在存储器13中的像素(1，0)。

类似地，如果ADA＝ADB＝1，则存储器访问控制单元11可每次访问两个横向连续像素，即存储在存储器13中的像素(0，1)和存储在存储器12中的像素(1，1)。

然而，不同于将像素(0，0)的数据存储在存储器12中的ADA＝ADB＝0的情况，在ADA＝ADB＝1情况下，将x坐标值不同于上述像素(0，0)的像素(1，1)的数据存储在存储器12中。

类似地，不同于将像素(1，0)的数据存储在存储器13中的ADA＝ADB＝0的情况，在ADA＝ADB＝1情况下，将x坐标值不同于上述像素(1，0)的像素(0，1)的数据存储在存储器13中。

在ADA＝ADB＝2的情况下，存储数据的顺序与ADA＝ADB＝1情况相似(首先将像素(0，2)存储在存储器13中，接下来将像素(1，2)存储在存储器12中)。在ADA＝ADB＝3的情况下，存储数据的顺序与ADA＝ADB＝0情况相似(首先将像素(0，3)存储在存储器12中，接下来将像素(1，3)存储在存储器13中)。

然而应当注意，在使用图3中的地址号而不是使用地址的最低两比特来定义ADA和ADB的情况下，将相同的地址分配给图2中所示的1024像素×1024行的图像数据中的两个像素，因此，地址数为1024×1024÷2＝524288。在这种情况下，如果1≤h≤524288且选择每次访问两个水平(横向)连续像素的模式，则根据所选择的ADA或所选择的ADB来确定ADA＝ADB＝(h-1)(如图8中离散地址对应信息151d中所示)。从而，存储器访问控制单元11可以每次访问在存储器12、13中的所选地址处存储的两个横向连续像素。

(纵向访问模式)

通过参考图3，将描述根据本示例性实施例的存储器访问控制设备10所使用的另一种访问方法。在该访问方法中，当选择每次访问两个垂直(纵向)连续像素的访问模式时，存储器访问控制单元11每次访问存储在存储器12、13中的纵向连续的像素。

如果发现例如ADA＝0且ADB＝1，则基于离散地址对应信息151b，存储器访问控制单元11可访问存储在存储器12中的像素(0，0)和存储在存储器13中的像素(0，1)，从而可每次访问两个纵向连续行上的数据。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，图3中与ADA＝0相对应的最后一个ADA是ADA＝524284。由于在上述一个块中有四个地址，所以块数为524284÷4＝131071。如果1≤i≤131072且ADA＝(4i-4)、ADB＝ADA+1＝(4i-4)+1＝4i-3(基于图8中的离散地址对应信息151e)，则存储器访问控制单元11可以每次访问两个纵向连续行上的数据，类似于使用ADA＝0且ADB＝1时的情况。

换言之，在选择每次访问两个垂直(纵向)连续像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151e，如果选择ADA＝(4i-4)，则选择与其对应的ADB＝(4i-3)，而如果选择ADB＝(4i-3)，则选择与其对应的ADA＝(4i-4)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的两个纵向连续像素。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝3且ADB＝2，则存储器访问控制单元11可每次访问存储在存储器12中的像素(0，3)和存储在存储器13中的像素(0，2)。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，图3中与ADA＝3相对应的最后一个ADA是ADA＝524287。如果1≤i≤131072且ADA＝(4i-4)+3＝(4i-1)、ADB＝ADA-1＝(4i-1)-1＝4i-2(基于图8中的离散地址对应信息151e)，则存储器访问控制单元11可以每次访问两个纵向连续行上的数据，类似于使用ADA＝3且ADB＝2时的情况。

换言之，在选择每次访问两个垂直(纵向)连续像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151e，如果选择ADA＝(4i-1)，则选择与其对应的ADB＝(4i-2)，而如果选择ADB＝(4i-2)，则选择与其对应的ADA＝(4i-1)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的两个纵向连续像素。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝1且ADB＝0，则存储器访问控制单元11可每次访问存储在存储器12中的像素(1，1)和存储在存储器13中的像素(1，0)。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，图3中与ADA＝1相对应的最后一个ADA是ADA＝524285。如果1≤i≤131072且ADA＝(4i-4)+1＝(4i-3)、ADB＝ADA-1＝(4i-3)-1＝4i-4(基于图8中的离散地址对应信息151e)，则存储器访问控制单元11可以每次访问两个纵向连续行上的数据，类似于使用ADA＝1且ADB＝0时的情况。

换言之，在选择每次访问两个垂直(纵向)连续像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151e，如果选择ADA＝(4i-3)，则选择与其对应的ADB＝(4i-4)，而如果选择ADB＝(4i-4)，则选择与其对应的ADA＝(4i-3)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的两个纵向连续像素。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝2且ADB＝3，则存储器访问控制单元11可每次访问存储在存储器12中的像素(1，2)和存储在存储器13中的像素(1，3)。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，图3中与ADA＝2相对应的最后一个ADA是ADA＝524286。如果1≤i≤131072且ADA＝(4i-4)+2＝(4i-2)、ADB＝ADA+1＝(4i-2)+1＝4i-1(基于图8中的离散地址对应信息151e)，则存储器访问控制单元11可以每次访问两个纵向连续行上的数据，类似于使用ADA＝2且ADB＝3时的情况。

换言之，在选择每次访问两个垂直(纵向)连续像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151e，如果选择ADA＝(4i-2)，则选择与其对应的ADB＝(4i-1)，而如果选择ADB＝(4i-1)，则选择与其对应的ADA＝(4i-2)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的两个纵向连续像素。

前述是对如何可每次访问两行的所有组合所进行的描述。然而，由于将上述块配置为由8像素的图像数据形成，所以每次访问从奇数行开始的连续两行是不可能的。这是因为，在对上述块中从第二行开始的连续两行的访问中，访问了相同存储器中的不同地址。此外，在对上述块中从第四行开始的连续两行的访问中，必须跨越两个块来访问地址。这意味着，如果1≤j≤1024，则不能每次访问图3中从第(4j-2)行开始的或从第(4j)行开始的连续两行上的数据。

然而，当呈现移动的图像时，通常需要访问移动图像数据中的隔行数据。在这种情况下，可以通过使用以下方法来每次访问上述块内隔行上的数据对。

在以下描述中，将说明根据本示例性实施例的存储器访问控制设备10所使用的另一种访问方法。在该访问方法中，当选择每次访问垂直(纵向)隔行上的两个像素的访问模式时，存储器访问控制单元11每次访问针对存储在存储器12、13中的像素的纵向隔行。

如果发现例如ADA＝0且ADB＝2，则基于离散地址对应信息151c，存储器访问控制单元11可访问针对存储在存储器12中的像素(0，0)和存储在存储器13中的像素(0，2)的两个隔行。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，其中在图3中假定1≤i≤131072，如果ADA＝(4i-4)且ADB＝ADA+2＝(4i-4)+2＝4i-2(基于图8中的离散地址对应信息151f)，则存储器访问控制单元11可以每次访问两个纵向隔行上的数据，类似于使用ADA＝0且ADB＝2时的情况。

换言之，在选择每次访问垂直(纵向)隔行上的两个像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151f，如果选择ADA＝(4i-4)，则选择与其对应的ADB＝(4i-2)，而如果选择ADB＝(4i-2)，则选择与其对应的ADA＝(4i-4)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的两个纵向隔行的像素。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝3且ADB＝1，则存储器访问控制单元11可每次访问针对存储在存储器12中的像素(0，3)和存储在存储器13中的像素(0，1)的两个隔行。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，假定1≤i≤131072，如果ADA＝(4i-1)且ADB＝ADA-2＝(4i-1)-2＝4i-3(基于图8中的离散地址对应信息151f)，则存储器访问控制单元11可以每次访问两个纵向隔行上的数据，类似于使用ADA＝3且ADB＝1时的情况。

换言之，在选择每次访问垂直(纵向)隔行上的两个像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151f，如果选择ADA＝(4i-1)，则选择与其对应的ADB＝(4i-3)，而如果选择ADB＝(4i-3)，则选择与其对应的ADA＝(4i-1)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的纵向隔行的两个像素。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝2且ADB＝0，则存储器访问控制单元11可每次访问针对存储在存储器12中的像素(1，2)和存储在存储器13中的像素(1，0)的两个隔行。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，假定1≤i≤131072，如果ADA＝(4i-2)且ADB＝ADA-2＝(4i-2)-2＝4i-4(基于图8中的离散地址对应信息151f)，则存储器访问控制单元11可以每次访问两个纵向隔行上的数据，类似于使用ADA＝2且ADB＝0时的情况。

换言之，在选择每次访问垂直(纵向)隔行上的两个像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151f，如果选择ADA＝(4i-2)，则选择与其对应的ADB＝(4i-4)，而如果选择ADB＝(4i-4)，则选择与其对应的ADA＝(4i-2)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的纵向隔行上的两个像素。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝1且ADB＝3，则存储器访问控制单元11可每次访问针对存储在存储器12中的像素(1，1)和存储在存储器13中的像素(1，3)的两个隔行。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，假定1≤i≤131072，如果ADA＝(4i-3)且ADB＝ADA+2＝(4i-3)+2＝4i-1(基于图8中的离散地址对应信息151f)，则存储器访问控制单元11可以每次访问两个纵向隔行上的数据，类似于使用ADA＝1且ADB＝3时的情况。

换言之，在选择每次访问垂直(纵向)隔行上的两个像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151f，如果选择ADA＝(4i-3)，则选择与其对应的ADB＝(4i-1)，而如果选择ADB＝(4i-1)，则选择与其对应的ADA＝(4i-3)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的纵向隔行上的两个像素。

前述是对如何可每次访问上述块中两个隔行的所有组合所进行的描述。然而应当注意，每次访问上述块中从第二行或第三行开始的隔行是不可能的。这是因为，在对上述块中从第三行或第四行开始的两个隔行的访问中，必须跨越两个块来访问地址。这意味着，如果1≤j≤1024，则不能每次访问图3中从第(4j-1)行开始的或从第(4j)行开始的两个隔行上的数据。

(第一示例性实施例的效果)

根据本示例性实施例，如图3所示，在形成图像数据的所有像素数据中，两个连续的像素数据对于每种访问模式都互相对应，并分别被存储在存储器12和存储器13中。由此，对横向连续图像数据的访问和对纵向连续图像数据的访问可以相互兼容。另外，可以减少从存储器访问控制单元11对存储在存储器12和存储器13中的图像数据的不必要的访问，从而实现更高的存储器访问效率。

换言之，根据本示例性实施例，将图像数据中具有横向和纵向连续像素的数据以可同时访问的方式互相对应地存储在两个存储器内的预定位置中。通过独立地控制为两个存储器给出的访问地址的一部分，可以在横向访问中完全消除不必要的数据访问事件。在纵向访问的情况下，可以从由“技术领域”部分中所述的相关技术所实现的水平上显著地减少不必要的数据访问事件。

此外，根据本示例性实施例，为两组存储器(存储器12、13)给出的每个访问地址都被配置为除两个比特以外都相同。由此，可以将访问地址信号线的数目减小到小于为两组存储器给出的访问地址彼此完全不同时的数目。

(第二示例性实施例)

该示例性实施例与第一示例性实施例的不同之处在于：存储器12、13的每存储器总线宽度从第一示例性实施例中的8比特增大到16比特。如果每存储器总线宽度是16比特且一个像素是8比特长，则可以在每个存储器中每地址存储两个像素。以下将描述本示例性实施例与第一示例性实施例的区别。

(第二示例性实施例的配置)

图11是示出了基于图2中所示的图像数据201、存储器12、13的存储器容量、每存储器总线宽度等等而产生图像数据位置信息161的图。

与第一实施例类似，根据本示例性实施例的存储器12、13基于图11中所示的图像数据位置信息161，以图12和13中所示的排列分别存储图2中所示的1024像素乘1024行的图像数据。

图12是示出了存储在存储器12中的示例数据(排列后的图像数据121)的图。图13是示出了存储在存储器13中的示例数据(排列后的图像数据131)的图。

在本示例性实施例的存储器12、13中，以如下方式排列图像数据：对于一行上每四个连续的像素，将四个连续行组合成一个块。换言之，一个块由16个像素(4像素乘4行)的图像数据构成。

例如，如果假定在图像数据中，x坐标上的最低比特是“a”，且y坐标上的最低两比特是“b”，则该特定块中包含的信息将会显得如图14所示那样。

因此，本示例性实施例的1024像素×1024行图像数据被划分为横向(即x轴方向)上的上述的256块及纵向(y轴方向)上的上述的256块，总共创建出65536块。将各自形成这65536块的像素数据片以图11中所示的排列存储在存储器12、13中。

与第一示例性实施例类似，本示例性实施例的离散地址对应信息存储单元15存储离散地址对应信息151，所述信息151指示对于每种访问模式每个ADA与每个ADB之间的对应。

如以下所述，在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，在每次访问两个横向连续像素的模式中使用离散地址对应信息151g；在每次访问两个横向连续像素的模式中使用离散地址对应信息151h；以及在每次访问垂直(纵向)隔行的两个像素的模式中使用离散地址对应信息151i(参考图15)。

(第二示例性实施例的操作)

(横向访问模式)

首先，通过参考图11，将描述根据本示例性实施例的存储器访问控制设备10所使用的访问方法。在该访问方法中，当选择每次访问两个水平(横向)连续像素的访问模式时，存储器访问控制单元11每次访问存储在存储器12、13中的横向连续的像素。

如果ADA与ADB的值相同，则存储器访问控制单元11可每次访问存储在存储器12和存储器13中的四个横向连续像素。

如果发现例如ADA＝ADB＝0，则基于离散地址对应信息151a，存储器访问控制单元11可每次访问四个横向连续像素，即存储在存储器12中的像素(0，0)和(1，0)以及存储在存储器13中的像素(2，0)和(3，0)。

类似地，如果ADA＝ADB＝1，则存储器访问控制单元11可每次访问四个横向连续像素，即存储在存储器13中的像素(0，1)和(1，1)以及存储在存储器12中的像素(2，1)和(3，1)。

然而，不同于将像素(0，0)和(1，0)的数据存储在存储器12中的ADA＝ADB＝0的情况，如果ADA＝ADB＝1，则将x坐标值不同于上述像素(0，0)和(1，0)的x坐标值的像素(2，1)和(3，1)的数据存储在存储器12中。

类似地，不同于将像素(2，0)和(3，0)的数据存储在存储器13中的ADA＝ADB＝0的情况，在ADA＝ADB＝1情况下，将x坐标值不同于上述像素(2，0)和(3，0)的像素(0，1)和(1，1)的数据存储在存储器13中。

在ADA＝ADB＝2的情况下，存储数据的顺序与ADA＝ADB＝1情况相似(首先将像素(0，2)和(1，2)存储在存储器13中，接下来将像素(2，2)和(3，2)存储在存储器12中)。在ADA＝ADB＝3的情况下，存储数据的顺序与ADA＝ADB＝0情况相似(首先将像素(0，3)和(1，3)存储在存储器12中，接下来将像素(2，3)和(3，3)存储在存储器13中)。

然而应当注意，如果使用图11中的地址号而不是使用地址的最低两比特来定义ADA和ADB，则将相同的地址分配给图2中所示的1024像素乘1024行的图像数据中的四个像素，因此，地址数为1024×1024÷4＝262144。在这种情况下，如果1≤k≤262144且选择每次访问两个水平(横向)连续像素的模式，则根据所选择的ADA或所选择的ADB来确定ADA＝ADB＝(k-1)(如图15中离散地址对应信息151g中所示)。从而，存储器访问控制单元11可以每次访问在存储器12、13中的所选地址处存储的两个横向连续像素。

(纵向访问模式)

通过参考图11，将描述根据本示例性实施例的存储器访问控制设备10所使用的另一种访问方法。在该访问方法中，当选择每次访问两个垂直(纵向)连续像素的访问模式时，存储器访问控制单元11每次访问存储在存储器12、13中的纵向连续的像素。

如果发现例如ADA＝0且ADB＝1，则基于离散地址对应信息151b，存储器访问控制单元11可访问存储在存储器12中的像素(0，0)和(1，0)以及存储在存储器13中的像素(0，1)和(1，1)，从而可每次访问关于两个横向连续像素的两个纵向连续行上的数据。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，图11中与ADA＝0相对应的最后一个ADA是ADA＝262140。由于在上述一个块中有四个地址，所以块数为262140÷2＝65535。如果1≤1≤65536且ADA＝(41-4)、ADB＝ADA+1＝(41-4)+1＝41-3(基于图15中的离散地址对应信息151h)，则存储器访问控制单元11可以每次访问关于两个横向连续像素的两个纵向连续行上的数据，类似于使用ADA＝0且ADB＝1时的情况。

换言之，在选择每次访问两个垂直(纵向)连续像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151h，如果选择ADA＝(41-4)，则选择与其对应的ADB＝(41-3)，而如果选择ADB＝(41-3)，则选择与其对应的ADA＝(41-4)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的两个纵向连续行上的数据。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝3且ADB＝2，则存储器访问控制单元11可每次访问存储在存储器12中的像素(0，3)和(1，3)以及存储在存储器13中的像素(0，2)和(1，2)。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，图11中与ADA＝3相对应的最后一个ADA是ADA＝262143。如果1≤1≤65536且ADA＝(41-1)、ADB＝ADA-1＝(41-1)-1＝41-2(基于图15中的离散地址对应信息151h)，则存储器访问控制单元11可以每次访问关于两个横向连续像素的两个纵向连续行上的数据，类似于使用ADA＝3且ADB＝2时的情况。

换言之，在选择每次访问两个垂直(纵向)连续像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151h，如果选择ADA＝(41-1)，则选择与其对应的ADB＝(41-2)，而如果选择ADB＝(41-2)，则选择与其对应的ADA＝(41-1)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的两个纵向连续行上的数据。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝1且ADB＝0，则存储器访问控制单元11可每次访问存储在存储器12中的像素(2，1)和(3，1)以及存储在存储器13中的像素(2，0)和(3，0)。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，图11中与ADA＝1相对应的最后一个ADA是ADA＝262141。如果1≤1≤65536且ADA＝(41-3)、ADB＝ADA-1＝(41-3)-1＝41-4(基于图15中的离散地址对应信息151h)，则存储器访问控制单元11可以每次访问关于两个横向连续像素的两个纵向连续行上的数据，类似于使用ADA＝1且ADB＝0时的情况。

换言之，在选择每次访问两个垂直(纵向)连续像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151h，如果选择ADA＝(41-3)，则选择与其对应的ADB＝(41-4)，而如果选择ADB＝(41-4)，则选择与其对应的ADA＝(41-3)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的两个纵向连续行上的数据。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝2且ADB＝3，则存储器访问控制单元11可每次访问存储在存储器12中的像素(2，2)和(3，2)以及存储在存储器13中的像素(2，3)和(3，3)。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，图11中与ADA＝2相对应的最后一个ADA是ADA＝262142。如果1≤1≤65536且ADA＝(41-2)、ADB＝ADA+1＝(41-2)+1＝41-1(基于图15中的离散地址对应信息151h)，则存储器访问控制单元11可以每次访问关于两个横向连续像素的两个纵向连续行上的数据，类似于使用ADA＝2且ADB＝3时的情况。

换言之，在选择每次访问两个垂直(纵向)连续像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151h，如果选择ADA＝(41-2)，则选择与其对应的ADB＝(41-1)，而如果选择ADB＝(41-1)，则选择与其对应的ADA＝(41-2)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的两个纵向连续行上的数据。

前述是对如何可每次访问两像素×两行的所有组合所进行的描述。然而，由于上述块被配置为由16像素图像数据形成，所以每次访问从奇数行开始的连续两行是不可能的。这是因为，在对上述块中从第二行开始的连续两行的访问中，访问了相同存储器中的不同地址。此外，在对上述块中从第四行开始的连续两行的访问中，必须跨越两个块来访问地址。这意味着，如果1≤m≤1024，则不能每次访问图11中从第(4m-2)行开始的或从第(4m)行开始的连续两行上的数据。

然而，当呈现移动的图像时，通常需要访问移动图像数据中的隔行数据。在这种情况下，可以通过使用以下方法来每次访问上述块内隔行上的数据对。

在以下描述中，将说明根据本示例性实施例的存储器访问控制设备10所使用的另一种访问方法。在该访问方法中，当选择每次访问垂直(纵向)隔行上的两个像素的访问模式时，存储器访问控制单元11每次访问存储在存储器12、13中纵向隔行上的两个像素。

如果发现例如ADA＝0且ADB＝2，则基于离散地址对应信息151c，存储器访问控制单元11可访问针对存储在存储器12中的像素(0，0)和(1，0)以及存储在存储器13中的像素(0，2)和(1，2)的两个隔行。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，其中假定1≤1≤65536，如果ADA＝(41-4)且ADB＝ADA+2＝(41-4)+2＝41-2(基于图15中的离散地址对应信息151i)，存储器访问控制单元11可以每次访问两个纵向隔行上的数据，类似于使用ADA＝0且ADB＝2时的情况。

换言之，在选择每次访问垂直(纵向)隔行上的两个像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151i，如果选择ADA＝(41-4)，则选择与其对应的ADB＝(41-2)，而如果选择ADB＝(41-2)，则选择与其对应的ADA＝(41-4)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的纵向隔行上的两个像素。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝3且ADB＝1，则存储器访问控制单元11可每次访问针对存储在存储器12中的像素(0，3)和(1，3)以及存储在存储器13中的像素(0，1)和(1，1)的两个隔行。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，其中假定1≤1≤65536，如果ADA＝(41-1)且ADB＝ADA-2＝(41-1)-2＝41-3(基于图15中的离散地址对应信息151i)，则存储器访问控制单元11可以每次访问两个纵向隔行上的数据，类似于使用ADA＝3且ADB＝1时的情况。

换言之，在选择每次访问垂直(纵向)隔行上的两个像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151i，如果选择ADA＝(41-1)，则选择与其对应的ADB＝(41-3)，而如果选择ADB＝(41-3)，则选择与其对应的ADA＝(41-1)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的纵向隔行上的两个像素。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝2且ADB＝0，则存储器访问控制单元11可每次访问针对存储在存储器12中的像素(2，2)和(3，2)以及存储在存储器13中的像素(2，0)和(3，0)的两个隔行。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，其中假定1≤1≤65536，如图11所示，如果ADA＝(41-2)且ADB＝ADA-2＝(41-2)-2＝41-4(基于图15中的离散地址对应信息151i)，则存储器访问控制单元11可以每次访问两个纵向隔行上的数据，类似于使用ADA＝2且ADB＝0时的情况。

换言之，在选择每次访问垂直(纵向)隔行上的两个像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151i，如果选择ADA＝(41-2)，则选择与其对应的ADB＝(41-4)，而如果选择ADB＝(41-4)，则选择与其对应的ADA＝(41-2)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的纵向隔行上的两个像素。

与上述类似，在由地址的最低两比特来定义ADA和ADB的情况下，如果ADA＝1且ADB＝3，则存储器访问控制单元11可每次访问针对存储在存储器12中的像素(2，1)和(3，1)以及存储在存储器13中的像素(2，3)和(3，3)的两个隔行。

在由图3中所示的地址号而不是由地址的最低两比特来定义ADA和ADB的情况下，其中假定1≤1≤65536，如图11所示，如果ADA＝(41-3)且ADB＝ADA+2＝(41-3)+2＝41-1(基于图15中的离散地址对应信息151i)，存储器访问控制单元11可以每次访问两个纵向隔行上的数据，类似于使用ADA＝1且ADB＝3时的情况。

换言之，在选择每次访问垂直(纵向)隔行上的两个像素的模式作为访问图2中所示的1024像素乘1024行的图像数据的方法的情况下，基于离散地址对应信息151i，如果选择ADA＝(41-3)，则选择与其对应的ADB＝(41-1)，而如果选择ADB＝(41-1)，则选择与其对应的ADA＝(41-3)。由此，存储器访问控制单元11可每次访问在存储器12、13中的所选地址处存储的纵向隔行上的两个像素。

前述是对如何可每次访问上述块中隔行上的两像素×两行的所有组合所进行的描述。然而应当注意，每次访问上述块中从第二行或第三行开始的隔行是不可能的。这是因为，在对上述块中从第三行或第四行开始的两个隔行的访问中，必须跨越两个块来访问地址。这意味着，如果1≤m≤1024，则不能每次访问图11中从第(4m-1)行开始的或从第(4m)行开始的两个隔行上的数据。

(第二示例性实施例的效果)

根据本示例性实施例，即使存储器12、13的每存储器总线宽度从第一示例性实施例中的8比特增大到16比特，也可以通过在存储器的每个地址上对多个横向连续像素的数据进行存储，来实现与第一示例性实施例类似的效果。

(第三示例性实施例)

本示例性实施例与第一示例性实施例的不同之处在于：以两像素乘两行(2×2)，而不是第一示例性实施例中的两像素乘四行(2×4)来配置每个块。以下将描述本示例性实施例与第一示例性实施例的区别。

(第三示例性实施例的配置)

图16是示出了根据本示例性实施例的图像数据位置信息161的图。

与第一实施例类似，根据本示例性实施例的存储器12、13基于图16中所示的图像数据位置信息161，以图17和18中所示的排列分别存储图2中所示的1024像素乘1024行的图像数据。

图17是示出了存储在存储器12中的示例数据(排列后的图像数据121)的图。图18是示出了存储在存储器13中的示例数据(排列后的图像数据131)的图。

如果假定x坐标上的最低比特是“a”，且y坐标上的最低两比特是“b”，则该特定块中包含的信息将会显得如图19所示那样。

在离散地址对应信息151中，在0≤ADA≤1、0≤ADB≤1的情况下，根据本示例性实施例的离散地址对应信息151与每次访问两个横向连续像素的访问模式相对应(参考图50中的离散地址对应信息151a、d)以及与每次访问两个垂直(纵向)连续像素的模式相对应(参考图50中的离散地址对应信息151b、e)。

(第三示例性实施例的操作)

与第一示例性实施例类似，根据本示例性实施例的存储器访问控制单元11使用由访问模式选择单元14选择的访问模式，并基于图像数据位置信息161以及用于该访问模式的离散地址对应信息151，在相同的时钟周期内访问存储在存储器12、13中的图像数据。

(第三示例性实施例的效果)

根据本示例性实施例，除了不能选择每次访问两个垂直(纵向)隔行上的两个像素的模式，可以实现与第一示例性实施例相同的效果。

(第四实施例)

本示例性实施例是第二实施例的变型。以下将描述本示例性实施例与第二示例性实施例的区别。

(第四示例性实施例的配置)

图20是示出了根据本示例性实施例的图像数据位置信息161的图。

与第二实施例类似，根据本示例性实施例的存储器12、13基于图20中所示的图像数据位置信息161，以图21和22中所示的排列分别存储图2中所示的1024像素乘1024行的图像数据。

图21是示出了存储在存储器12中的示例数据(排列后的图像数据121)的图。图22是示出了存储在存储器13中的示例数据(排列后的图像数据131)的图。

如果假定x坐标上的最低比特是“a”，且y坐标上的最低两比特是“b”，则该特定块中包含的信息将会显得如图23所示那样。

换言之，本示例性实施例与第二示例性实施例的不同之处在于：块内每个地址处存储的像素数据从第二示例性实施例中的两个横向连续像素变为两个纵向连续像素。

根据本示例性实施例的离散地址对应信息151与根据第二示例性实施例的离散地址对应信息151相同。

(第四示例性实施例的操作)

与第二示例性实施例类似，根据本示例性实施例的存储器访问控制单元11使用由访问模式选择单元14选择的访问模式，并基于图像数据位置信息161以及用于该访问模式的离散地址对应信息151，在相同的时钟周期内访问存储在存储器12、13中的图像数据。

(第四示例性实施例的效果)

根据本示例性实施例，即使块内每个地址处存储的像素数据是纵向连续的而不是如第二示例性实施例中那样是横向连续的，也可以实现与第二示例性实施例相同的效果。

(第五实施例)

本示例性实施例与第二示例性实施例的不同之处在于：存储器12、13的每存储器总线宽度从第二示例性实施例中的16比特增大到32比特。如果每存储器总线宽度是32比特且一个像素是8比特长，则可以在每个存储器中每地址存储四个像素。以下将描述本示例性实施例与第二示例性实施例的区别。

(第五示例性实施例的配置)

图24是示出了根据本示例性实施例的图像数据位置信息161的图。

与第二实施例类似，根据本示例性实施例的存储器12、13基于图24中所示的图像数据位置信息161，以图25和26中所示的排列分别存储图2中所示的1024像素乘1024行的图像数据。

图25是示出了存储在存储器12中的示例数据(排列后的图像数据121)的图。图26是示出了存储在存储器13中的示例数据(排列后的图像数据131)的图。

如果假定x坐标上的最低比特是“a”，且y坐标上的最低两比特是“b”，则该特定块中包含的信息将会显得如图27所示那样。

换言之，本示例性实施例与第二示例性实施例的不同之处在于：块内每个地址处存储的像素数据从第二示例性实施例中的两个横向连续像素变为两个横向连续像素以及两个纵向连续像素。

根据本示例性实施例的离散地址对应信息151与根据第二示例性实施例的离散地址对应信息151相同。

(第五示例性实施例的操作)

与第二示例性实施例类似，根据本示例性实施例的存储器访问控制单元11使用由访问模式选择单元14选择的访问模式，并基于图像数据位置信息161以及用于该访问模式的离散地址对应信息151，在相同的时钟周期内访问存储在存储器12、13中的图像数据。

(第五示例性实施例的效果)

根据本示例性实施例，即使存储器12、13的每存储器总线宽度从第二示例性实施例中的16比特增大到32比特，并且块内每个地址处存储的像素数据从第二示例性实施例中的两个横向连续像素变为两个横向连续像素以及两个纵向连续像素，也可以实现与第二示例性实施例相同的效果。

尽管通过以1024像素乘1024行的图像数据为例，描述了每个示例性实施例，但可以应用本发明的图像数据配置不局限于这种配置。在根据示例性实施例的存储器12、13中，假定一个块具有关于一行上两个横向连续像素的四个纵向连续行，从而由8个像素(2像素乘4行)的图像数据构成。因此，只要基于该块的数据分配是可能的，整个图像数据的可能配置就不局限于1024像素乘1024行的图像数据。例如，可以以2048像素×2048行来形成图像数据，甚至可以将图像数据配置为具有4像素×4行。

此外，根据示例性实施例的存储器12、13的每存储器总线宽度或者是8比特或者是16比特，且在这些存储器中存储的图像数据内的一个像素是8比特长。然而，本领域技术人员应当了解，总线宽度不局限于上述总线宽度且图像数据内的像素大小不局限于8比特长。

尽管在前述中通过参考示例性实施例已描述了本发明，但本发明不局限于这些示例性实施例的配置和操作。本领域技术人员应了解，在不偏离本发明的范围和精神的前提下，可能对本发明的配置和细节进行多种修改。

交叉引用

本申请要求基于在2006年7月20日提交的日本专利申请2006-197646的优先权，并将其全部公开并入此处作为引用。

Claims (56)

1.一种存储器访问控制设备，所述设备控制对存储数据的存储器的访问，所述设备包括：

多个存储器组；其中

划分所述数据并将所述数据存储在多个存储器组的不同存储器区域中，所述不同存储器区域是基于对所述多个存储器组的访问地址的预定比特来区分的；以及

在访问所述存储器的相同时钟周期内，同时访问在所述多个存储器组的不同存储器区域中存储的数据。

2.根据权利要求1所述的存储器访问控制设备，其中，针对每个所述组，独立地控制对所述多个存储器组的访问地址的预定比特。

3.根据权利要求2所述的存储器访问控制设备，其中，对所述多个存储器组的访问地址中，除针对每个所述组独立地控制的所述预定比特以外的部分对所述多个组是公共的。

4.根据权利要求3所述的存储器访问控制设备，其中，所述数据由一个或多个块构成，每个所述块由多个单元数据形成，以及

使用所述访问地址内对所述多个组相同的访问地址部分来识别所述数据内的所述块，并基于针对每个所述组独立地控制的所述预定比特来识别形成所述块的每个单元数据。

5.根据权利要求1至4中任意一项所述的存储器访问控制设备，其中，所述数据由二维单元数据构成，以及

从以下模式中选择至少两种模式：每次访问两个所述水平连续单元数据的模式；每次访问两个所述垂直连续单元数据的模式；以及每次访问垂直隔行上的两个所述单元数据的模式。

6.根据权利要求5所述的存储器访问控制设备，其中，根据预定配置将所述数据划分入所述多个组，并基于所述单元数据来存储所述数据。

7.根据权利要求6所述的存储器访问控制设备，其中，所述访问地址根据所述模式来识别在被划分入所述多个组之后存储的所述单元数据。

8.根据权利要求1至7中任意一项所述的存储器访问控制设备，其中，由第一组和第二组这两个组来形成所述存储器，以及

在访问所述存储器的相同时钟周期内，同时访问在所述两个存储器组的所述不同区域中存储的所述数据。

9.根据权利要求8所述的存储器访问控制设备，其中，以满足以下配置中的至少两个配置的配置来形成所述块：两个所述水平连续单元数据的配置；两个所述垂直连续单元数据的配置；以及垂直隔行上的两个所述单元数据的配置，以及

在所述不同存储器组的所述不同区域中各自存储两个所述单元数据。

10.根据权利要求8或9所述的存储器访问控制设备，其中，在0≤x≤1且0≤y≤1的范围内形成所述块，其中，在对形成所述块的每个所述单元数据的所述访问地址内，“x”和“y”分别是与所述块内的每个所述单元数据的x坐标和y坐标相对应的值，

将坐标(0，0)处的所述单元数据和坐标(1，1)处的所述单元数据存储在所述第一组中，以及

将坐标(1，0)处的所述单元数据和坐标(0，1)处的所述单元数据存储在所述第二组中。

11.根据权利要求10所述的存储器访问控制设备，其中，如果假定在对每个所述单元数据的所述访问地址内，针对每个所述组独立地控制的所述预定比特是1比特，则在0≤α≤1且0≤β≤1范围内，其中“α”是与所述第一组相对应的所述预定比特的值，是“β”与所述第二组相对应的值，

将坐标(0，0)处的所述单元数据存储在所述第一组中的α＝0处，并将坐标(1，1)处的所述单元数据存储在所述第一组中的α＝1处，以及

将坐标(1，0)处的所述单元数据存储在所述第二组中的β＝0处，并将坐标(0，1)处的所述单元数据存储在所述第二组中的β＝1处。

12.根据权利要求11所述的存储器访问控制设备，其中，在每次访问两个所述水平连续单元数据的模式的情况下，每次访问所述第一和第二组中α＝β成立的两个所述单元数据，以及

在每次访问两个所述垂直连续单元数据的模式的情况下，每次访问在β值为0时α＝β+1成立的两个所述单元数据，或在α值为0时β＝α+1成立的两个所述单元数据。

13.根据权利要求8或9所述的存储器访问控制设备，其中，在0≤x≤3且0≤y≤3的范围内形成所述块，其中，在对形成所述块的每个所述单元数据的所述访问地址内，“x”和“y”分别是与所述块内的每个所述单元数据的x坐标和y坐标相对应的值，

将坐标(0，0)处的所述单元数据、坐标(1，1)处的所述单元数据、将坐标(1，2)处的所述单元数据和坐标(0，3)处的所述单元数据存储在所述第一组中，以及

将坐标(1，0)处的所述单元数据、坐标(0，1)处的所述单元数据、将坐标(0，2)处的所述单元数据和坐标(1，3)处的所述单元数据存储在所述第二组中。

14.根据权利要求13所述的存储器访问控制设备，其中，如果假定在对每个所述单元数据的所述访问地址内，针对每个所述组独立地控制的所述预定比特是2比特，则在0≤α≤3且0≤β≤3范围内，其中“α”是与所述第一组相对应的所述预定比特的值，“β”是与所述第二组相对应的值，

将坐标(0，0)处的所述单元数据存储在所述第一组中的α＝0处，将坐标(1，1)处的所述单元数据存储在所述第一组中的α＝1处，将坐标(1，2)处的所述单元数据存储在所述第一组中的α＝2处，并将坐标(0，3)处的所述单元数据存储在所述第一组中的α＝3处，以及

将坐标(1，0)处的所述单元数据存储在所述第二组中的β＝0处，将坐标(0，1)处的所述单元数据存储在所述第二组中的β＝1处，将坐标(0，2)处的所述单元数据存储在所述第二组中的β＝2处，并将坐标(1，3)处的所述单元数据存储在所述第二组中的β＝3处。

15.根据权利要求14所述的存储器访问控制设备，其中，在每次访问两个所述水平连续单元数据的模式的情况下，每次访问所述第一和第二组中α＝β成立的两个所述单元数据，

在每次访问两个所述垂直连续单元数据的模式的情况下，每次访问在β值为0或2时α＝β+1成立的两个所述单元数据，或在α值为0或2时β＝α+1成立的两个所述单元数据，以及

在每次访问垂直隔行上的两个所述单元数据的模式的情况下，每次访问在β值为0或1时α＝β+2成立的两个所述单元数据，或在α值为0或1时β＝α+2成立的两个所述单元数据。

16.根据权利要求4至15中任意一项所述的存储器访问控制设备，其中，如果所述单元数据的量小于所述存储器中的每地址容量，则将多个所述水平连续单元数据、多个所述垂直连续单元数据或既有水平又有垂直方向上的多个所述单元数据放置在所述一个地址中，并将由此放置的多个所述单元数据视为新的单元数据。

17.根据权利要求1至16中任意一项所述的存储器访问控制设备，其中，所述数据是由二维单元数据形成的图像数据，所述单元数据是像素数据。

18.根据权利要求1至17中任意一项所述的存储器访问控制设备，其中，所述多个组各自具有相同的存储器容量。

19.一种存储器访问控制方法，用于控制对存储数据的存储器的访问，所述存储器访问控制方法包括：

存储过程，用于划分所述数据并将所述数据存储在不同存储器区域中，所述不同存储器区域是基于对多个所述存储器组的访问地址的预定比特来区分的；以及

访问过程，用于在访问所述存储器的相同时钟周期内同时访问在所述多个存储器组的所述不同存储器区域中存储的所述数据。

20.根据权利要求19所述的存储器访问控制方法，其中，所述访问过程针对每个所述组，独立地控制对所述多个存储器组的访问地址的预定比特。

21.根据权利要求20所述的存储器访问控制方法，其中，所述访问过程基于对所述多个组的访问地址的公共部分来识别一个或多个块，所述一个或多个块形成所述数据，其中每个所述块由多个单元数据构成，并基于针对所述组彼此独立地控制的所述预定比特来识别形成所述块的每个单元数据。

22.根据权利要求19至21中任意一项所述的存储器访问控制方法，其中，如果所述数据由二维单元数据构成，则

从以下模式中选择至少两种模式：每次访问两个所述水平连续单元数据的模式；每次访问两个所述垂直连续单元数据的模式；以及每次访问垂直隔行上的两个所述单元数据的模式。

23.根据权利要求22所述的存储器访问控制方法，其中，基于所述访问地址，所述访问过程根据所述模式来识别在被划分入所述多个组之后存储的所述单元数据。

24.根据权利要求19至23中任意一项所述的存储器访问控制方法，其中，如果由第一组和第二组这两个组来形成所述存储器，则

在访问所述存储器的相同时钟周期内，同时访问在所述两个存储器组的所述不同区域中存储的所述数据。

25.根据权利要求24所述的存储器访问控制方法，其中，所述存储过程：

以满足以下配置中至少两个配置的配置来形成一个或多个块：两个所述水平连续单元数据的配置；两个所述垂直连续单元数据的配置；以及垂直隔行上的两个所述单元数据的配置，其中所述一个或多个块形成所述数据，每个所述块由多个单元数据构成，以及

在所述不同存储器组的所述不同区域中各自存储两个所述单元数据。

26.根据权利要求24或25所述的存储器访问控制方法，其中，所述存储过程：

在0≤x≤1或0≤y≤1的范围内形成所述块，其中在对形成一个或多个块的每个所述单元数据的所述访问地址内，“x”和“y”分别是与所述块内的每个所述单元数据的x坐标和y坐标相对应的值，所述一个或多个块形成所述数据，其中每个所述块由多个单元数据构成，

将坐标(0，0)处的所述单元数据和坐标(1，1)处的所述单元数据存储在所述第一组中，以及

将坐标(1，0)处的所述单元数据和坐标(0，1)处的所述单元数据存储在所述第二组中。

27.根据权利要求26所述的存储器访问控制方法，其中，所述访问过程：

在对每个所述单元数据的所述访问地址内，使得针对每个所述组独立地控制的所述预定比特为1比特，在0≤α≤1且0≤β≤1范围内，其中“α”是与所述第一组相对应的所述预定比特的值，“β”是与所述第二组相对应的值，

所述存储过程：

将坐标(0，0)处的所述单元数据存储在所述第一组中的α＝0处，并将坐标(1，1)处的所述单元数据存储在所述第一组中的α＝1处，以及

将坐标(1，0)处的所述单元数据存储在所述第二组中的β＝0处，并将坐标(0，1)处的所述单元数据存储在所述第二组中的β＝1处。

28.根据权利要求27所述的存储器访问控制方法，其中，所述访问过程：

在每次访问两个所述水平连续单元数据的模式的情况下，每次访问所述第一和第二组中α＝β成立的每个所述单元数据，以及

在每次访问两个所述垂直连续单元数据的模式的情况下，每次访问在β值为0时α＝β+1成立的两个所述单元数据，或在α值为0时β＝α+1成立的两个所述单元数据。

29.根据权利要求24或25所述的存储器访问控制方法，其中所述存储过程：

在0≤x≤3且0≤y≤3的范围内形成所述块，其中在对形成所述块的每个所述单元数据的所述访问地址内，“x”和“y”分别是与所述块内的每个所述单元数据的x坐标和y坐标相对应的值，

将坐标(0，0)处的所述单元数据、坐标(1，1)处的所述单元数据、将坐标(1，2)处的所述单元数据和坐标(0，3)处的所述单元数据存储在所述第一组中，以及

将坐标(1，0)处的所述单元数据、坐标(0，1)处的所述单元数据、将坐标(0，2)处的所述单元数据和坐标(1，3)处的所述单元数据存储在所述第二组中。

30.根据权利要求29所述的存储器访问控制方法，其中所述访问过程：

在对每个所述单元数据的所述访问地址内，使得针对每个所述组独立地控制的所述预定比特为2比特，在0≤α≤3且0≤β≤3范围内，其中“α”是与所述第一组相对应的所述预定比特的值，“β”是与所述第二组相对应的值，

所述存储过程：

将坐标(0，0)处的所述单元数据存储在所述第一组中的α＝0处，将坐标(1，1)处的所述单元数据存储在所述第一组中的α＝1处，将坐标(1，2)处的所述单元数据存储在所述第一组中的α＝2处，并将坐标(0，3)处的所述单元数据存储在所述第一组中的α＝3处，以及

将坐标(1，0)处的所述单元数据存储在所述第二组中的β＝0处，将坐标(0，1)处的所述单元数据存储在所述第二组中的β＝1处，将坐标(0，2)处的所述单元数据存储在所述第二组中的β＝2处，并将坐标(1，3)处的所述单元数据存储在所述第二组中的β＝3处。

31.根据权利要求30所述的存储器访问控制方法，其中所述访问过程：

在每次访问两个所述水平连续单元数据的模式的情况下，每次访问所述第一和第二组中α＝β成立的每个所述单元数据，

在每次访问两个所述垂直连续单元数据的模式的情况下，每次访问在β值为0或2时α＝β+1成立的两个所述单元数据，或在α值为0或2时β＝α+1成立的两个所述单元数据，以及

在每次访问垂直隔行上的两个所述单元数据的模式的情况下，每次访问在β值为0或1时α＝β+2成立的两个所述单元数据，或在α值为0或1时β＝α+2成立的两个所述单元数据。

32.根据权利要求22至31中任意一项所述的存储器访问控制方法，其中，所述存储过程：

在所述单元数据的量小于所述存储器中的每地址容量的情况下，将多个所述水平连续单元数据、多个所述垂直连续单元数据或既有水平又有垂直方向上的多个所述单元数据放置在所述一个地址中，并将由此放置的多个所述单元数据视为新的单元数据。

33.根据权利要求19至32中任意一项所述的存储器访问控制方法，其中，所述存储过程：

使用由二维单元数据形成的图像数据作为所述数据，将像素数据存储为所述单元数据。

34.一种存储器访问控制设备中的数据存储方法，所述设备控制对存储数据的存储器的访问，所述数据存储方法包括：

存储过程，用于划分所述数据并将所述数据存储在所述不同存储器区域中，所述不同存储器区域是基于对多个所述存储器组的访问地址的预定比特来区分的。

35.根据权利要求34所述的数据存储方法，其中，如果由第一组和第二组这两个组来组成所述存储器，且所述数据由二维单元数据构成，则

所述存储过程：

以满足以下配置中至少两个配置的配置来形成一个或多个块：两个所述水平连续单元数据的配置；两个所述垂直连续单元数据的配置；以及垂直隔行上的两个所述单元数据的配置，其中所述一个或多个块形成所述数据，每个所述块由多个单元数据构成，以及

在所述不同存储器组的所述不同区域中各自存储两个所述单元数据。

36.根据权利要求35所述的数据存储方法，其中，所述存储过程：

在0≤x≤1或0≤y≤1的范围内形成所述块，其中，在对形成一个或多个块的每个所述单元数据的所述访问地址内，“x”和“y”分别是与所述块内的每个所述单元数据的x坐标和y坐标相对应的值，其中所述一个或多个块形成所述数据，每一个块由多个单元数据构成，

将坐标(0，0)处的所述单元数据和坐标(1，1)处的所述单元数据存储在所述第一组中，以及

将坐标(1，0)处的所述单元数据和坐标(0，1)处的所述单元数据存储在所述第二组中。

37.根据权利要求36所述的数据存储方法，其中，如果假定在对每个所述单元数据的所述访问地址内，针对每个所述组独立地控制的所述预定比特为1比特，且0≤α≤1和0≤β≤1成立，其中“α”是与所述第一组相对应的所述预定比特的值，“β”是与所述第二组相对应的值，则

所述存储过程：

将坐标(0，0)处的所述单元数据存储在所述第一组中的α＝0处，并将坐标(1，1)处的所述单元数据存储在所述第一组中的α＝1处，以及

将坐标(1，0)处的所述单元数据存储在所述第二组中的β＝0处，并将坐标(0，1)处的所述单元数据存储在所述第二组中的β＝1处。

38.根据权利要求35所述的数据存储方法，其中，所述存储过程：

在0≤x≤3且0≤y≤3的范围内形成所述块，其中，在对形成所述块的每个所述单元数据的所述访问地址内，“x”和“y”分别是与所述块内的每个所述单元数据的x坐标和y坐标相对应的值，

将坐标(0，0)处的所述单元数据、坐标(1，1)处的所述单元数据、将坐标(1，2)处的所述单元数据和坐标(0，3)处的所述单元数据存储在所述第一组中，以及

将坐标(1，0)处的所述单元数据、坐标(0，1)处的所述单元数据、将坐标(0，2)处的所述单元数据和坐标(1，3)处的所述单元数据存储在所述第二组中。

39.根据权利要求38所述的数据存储方法，其中，如果假定在对每个所述单元数据的所述访问地址内，针对每个所述组独立地控制的所述预定比特为2比特，且0≤α≤3且0≤β≤3成立，其中“α”是与所述第一组相对应的所述预定比特的值，“β”是与所述第二组相对应的值，则

所述存储过程：

将坐标(0，0)处的所述单元数据存储在所述第一组中的α＝0处，将坐标(1，1)处的所述单元数据存储在所述第一组中的α＝1处，将坐标(1，2)处的所述单元数据存储在所述第一组中的α＝2处，并将坐标(0，3)处的所述单元数据存储在所述第一组中的α＝3处，以及

将坐标(1，0)处的所述单元数据存储在所述第二组中的β＝0处，将坐标(0，1)处的所述单元数据存储在所述第二组中的β＝1处，将坐标(0，2)处的所述单元数据存储在所述第二组中的β＝2处，并将坐标(1，3)处的所述单元数据存储在所述第二组中的β＝3处。

40.根据权利要求35至39中任意一项所述的数据存储方法，其中，所述存储过程：

在所述单元数据的量小于所述存储器中的每地址容量的情况下，将多个所述水平连续单元数据、多个所述垂直连续单元数据或既有水平又有垂直方向上的多个所述单元数据放置在所述一个地址中，并将由此放置的多个所述单元数据视为新的单元数据。

41.根据权利要求34至40中任意一项所述的数据存储方法，其中，所述存储过程：

使用由二维单元数据形成的图像数据作为所述数据，将像素数据存储为所述单元数据。

42.一种计算机可读记录介质，用于存储要在计算机设备上执行以控制对存储数据的存储器的访问的存储器访问控制程序，其中存储器访问控制程序使计算机设备执行：

存储功能，划分所述数据并将所述数据存储在所述不同存储器区域中，所述不同存储器区域是由对多个所述存储器组的访问地址的预定比特来区分的，以及

访问功能，在访问所述存储器的相同时钟周期内，同时访问在所述多个存储器组的所述不同存储器区域中存储的所述数据。

43.根据权利要求42所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，所述访问功能针对每个组，独立地控制对所述多个存储器组的访问地址的预定比特。

44.根据权利要求43所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，所述访问功能所述访问过程基于对所述多个组的访问地址的公共部分来识别一个或多个块，所述一个或多个块形成所述数据，其中每个所述块由多个单元数据构成，并基于针对所述组彼此独立地控制的所述预定比特来识别形成所述块的每个单元数据。

45.根据权利要求42至44中任意一项所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，如果所述数据由二维单元数据构成，则

从以下模式中选择至少两种模式：每次访问所述两个水平连续单元数据的模式；每次访问所述两个垂直连续单元数据的模式；以及每次访问垂直隔行上的所述两个单元数据的模式。

46.根据权利要求45所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，基于所述访问地址，所述访问功能根据所述模式来识别在被划分入所述多个组之后存储的所述单元数据。

47.根据权利要求42至46中任意一项所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，如果由第一组和第二组这两个组来组成所述存储器，则

所述访问功能：

在访问所述存储器的相同时钟周期内，同时访问在所述两个存储器组的所述不同区域中存储的所述数据。

48.根据权利要求47所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，所述存储功能：

以满足以下配置中至少两个配置的配置来形成一个或多个块：两个所述水平连续单元数据的配置；两个所述垂直连续单元数据的配置；以及垂直隔行上的两个所述单元数据的配置，其中所述一个或多个块形成所述数据，每个所述块由多个单元数据构成，以及

在所述不同存储器组的所述不同区域中各自存储两个所述单元数据。

49.根据权利要求47或48所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，所述存储功能：

在0≤x≤1或0≤y≤1的范围内形成所述块，其中，在对形成一个或多个块的每个所述单元数据的所述访问地址内，“x”和“y”分别是与所述块内的每个所述单元数据的x坐标和y坐标相对应的值，所述一个或多个块形成所述数据，其中每一个块由多个单元数据构成，

将坐标(0，0)处的所述单元数据和坐标(1，1)处的所述单元数据存储在所述第一组中，以及

将坐标(1，0)处的所述单元数据和坐标(0，1)处的所述单元数据存储在所述第二组中。

50.根据权利要求49所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，所述访问功能：

在对每个所述单元数据的所述访问地址内，使得针对每个所述组独立地控制的所述预定比特为1比特，在0≤α≤1且0≤β≤1范围内，其中“α”是与所述第一组相对应的所述预定比特的值，“β”是与所述第二组相对应的值，

所述存储功能：

将坐标(0，0)处的所述单元数据存储在所述第一组中的α＝0处，并将坐标(1，1)处的所述单元数据存储在所述第一组中的α＝1处，以及

将坐标(1，0)处的所述单元数据存储在所述第二组中的β＝0处，并将坐标(0，1)处的所述单元数据存储在所述第二组中的β＝1处。

51.根据权利要求50所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，所述访问功能：

在每次访问两个所述水平连续单元数据的模式的情况下，每次访问所述第一和第二组中α＝β成立的每个所述单元数据，以及

在每次访问两个所述垂直连续单元数据的模式的情况下，每次访问在β值为0时α＝β+1成立的两个所述单元数据，或在α值为0时β＝α+1成立的两个所述单元数据。

52.根据权利要求47或48所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，所述存储功能：

在0≤x≤3且0≤y≤3的范围内形成所述块，其中，在对形成所述块的每个所述单元数据的所述访问地址内，“x”和“y”分别是与所述块内的每个所述单元数据的x坐标和y坐标相对应的值，

将坐标(0，0)处的所述单元数据、坐标(1，1)处的所述单元数据、将坐标(1，2)处的所述单元数据和坐标(0，3)处的所述单元数据存储在所述第一组中，以及

将坐标(1，0)处的所述单元数据、坐标(0，1)处的所述单元数据、将坐标(0，2)处的所述单元数据和坐标(1，3)处的所述单元数据存储在所述第二组中。

53.根据权利要求52所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，所述访问功能：

在对每个所述单元数据的所述访问地址内，使得针对每个所述组独立地控制的所述预定比特为2比特，在0≤α≤3且0≤β≤3范围内，其中，“α”是与所述第一组相对应的所述预定比特的值，“β”是与所述第二组相对应的值，

所述存储功能：

将坐标(0，0)处的所述单元数据存储在所述第一组中的α＝0处，将坐标(1，1)处的所述单元数据存储在所述第一组中的α＝1处，将坐标(1，2)处的所述单元数据存储在所述第一组中的α＝2处，并将坐标(0，3)处的所述单元数据存储在所述第一组中的α＝3处，以及

将坐标(1，0)处的所述单元数据存储在所述第二组中的β＝0处，将坐标(0，1)处的所述单元数据存储在所述第二组中的β＝1处，将坐标(0，2)处的所述单元数据存储在所述第二组中的β＝2处，并将坐标(1，3)处的所述单元数据存储在所述第二组中的β＝3处。

54.根据权利要求53所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，所述访问功能：

在每次访问两个所述水平连续单元数据的模式的情况下，每次访问所述第一和第二组中α＝β成立的每个所述单元数据，以及

在每次访问两个所述垂直连续单元数据的模式的情况下，每次访问在β值为0或2时α＝β+1成立的两个所述单元数据，或在α值为0或2时β＝α+1成立的两个所述单元数据，以及

在每次访问垂直隔行上的两个所述单元数据的模式的情况下，每次访问在β值为0或1时α＝β+2成立的两个所述单元数据，或在α值为0或1时β＝α+2成立的两个所述单元数据。

55.根据权利要求45至54中任意一项所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，所述存储功能：

在所述单元数据的量小于所述存储器中的每地址容量的情况下，将多个所述水平连续单元数据、多个所述垂直连续单元数据或既有水平又有垂直方向上的多个所述单元数据放置在所述一个地址中，并将由此放置的多个所述单元数据视为新的单元数据。

56.根据权利要求42至55中任意一项所述的计算机可读记录介质，所述计算机可读记录介质存储要在计算机设备上执行的存储器访问控制程序，其中，所述存储功能：

使用由二维单元数据形成的图像数据作为所述数据，将像素数据存储为所述单元数据。

Images