CN101414577A - 制造半导体器件的方法 - Google Patents
制造半导体器件的方法 Download PDFInfo
- Publication number
- CN101414577A CN101414577A CNA200810169584XA CN200810169584A CN101414577A CN 101414577 A CN101414577 A CN 101414577A CN A200810169584X A CNA200810169584X A CN A200810169584XA CN 200810169584 A CN200810169584 A CN 200810169584A CN 101414577 A CN101414577 A CN 101414577A
- Authority
- CN
- China
- Prior art keywords
- access opening
- antireflecting coating
- oxide
- etching
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 63
- 239000011248 coating agent Substances 0.000 claims abstract description 46
- 238000000576 coating method Methods 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 6
- 239000005388 borosilicate glass Substances 0.000 claims description 4
- 239000005360 phosphosilicate glass Substances 0.000 claims description 4
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims description 2
- 239000006227 byproduct Substances 0.000 abstract description 5
- 230000009977 dual effect Effects 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract description 2
- 239000003292 glue Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 208000037408 Device failure Diseases 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种制造半导体器件的方法，该方法包括在双重镶嵌工艺期间防止在一系列孔的周围形成反应副产物的栅栏，所以防止了后续金属间隙填充的缺陷，使防止器件故障成为可能。该方法可以包括：在层间绝缘层中形成暴露底部增透涂层的通道孔，用第一材料填充该通道孔，去除部分第一材料，在第一材料上和/或上方形成氧化膜以再填充通道孔，通过蚀刻层间绝缘层和氧化膜来形成沟槽，通过去除通道孔中的第一材料至底部增透涂层来敞开通道孔，蚀刻底部增透涂层以暴露金属导线，以及然后用金属填充敞开的通道孔和沟槽。
Description
本申请基于35 U.S.C 119要求第10-2007-0103369号(于2008年10月15日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种制造半导体器件的方法，更具体地，涉及一种包括镶嵌工艺(damascene process)的制造半导体器件的方法。
背景技术
在开发的130nm或更小的逻辑产品中，双重镶嵌工艺已经被普遍地应用于后端工艺(back end of line)(BEOL)，在双重镶嵌中具有低导电率和电阻的铜用作导线(wire)材料。在双重镶嵌工艺中，存在用以蚀刻通道孔(via hole)并且然后形成沟槽线(trench line)的通孔第一方法(via first method)。当使用通孔第一方法形成双重镶嵌时，为了在蚀刻通道孔之后形成沟槽线的时候防止下部金属敞开(opening)，通道孔的内部填充有与底部增透涂层(bottomantireflection coating)(BARC)膜相同的材料。其后，在处于经由凹槽工艺(recess process)在通道孔中残留预定量的BARC膜的状态下实施用于形成沟槽图样的工艺。为了降低k值，该沟槽蚀刻工艺使用包括大量碳的低k材料，以便低k材料与蚀刻气体起化学反应来产生大量的反应副产物。由于同时蚀刻氧基(oxide-based)IMD材料和填充在通道孔中的材料，所以不同的材料被同时蚀刻以引起所产生的反应副产物之间的不同。如实例图1所示，这导致圆形栅栏(挡板，fence)F的产生，其中氧化物残留在通道孔的周围。在后面的工艺中该栅栏防止了通道孔的内部被金属填充，从而引起金属间隙填充缺陷。
发明内容
本发明实施例涉及一种制造半导体器件的方法，该方法防止了在实施根据通孔第一方法的双重镶嵌工艺时产生栅栏(挡板，fence)缺陷。
本发明实施例涉及一种制造半导体器件的方法，该方法可以包括以下至少一个：在衬底上和/或上方形成层间绝缘层；通过蚀刻层间绝缘层来形成通道孔；用第一材料填充通道孔；去除部分第一材料；用氧化膜填充在残留的第一材料上和/或上方的通道孔；在填充有氧化膜的衬底上和/或上方形成沟槽光刻胶图样；通过使用沟槽光刻胶图样作为蚀刻掩模蚀刻层间绝缘层和氧化膜来形成沟槽线；通过去除填充在通道孔中的第一材料来敞开(opening)通道孔；以及然后用金属填充敞开的通道孔和沟槽线。
本发明实施例涉及一种方法，该方法可以包括以下至少一个：在衬底上方形成下部导线；在包括下部导线的衬底上方形成底部增透涂层(bottom anti-reflection coating)；在包括底部增透涂层的衬底上方形成第一氧化膜；在第一氧化膜中形成通道孔以暴露部分底部增透涂层；用第一材料填充通道孔；去除部分第一材料至预定的深度(level)；在第一材料上方形成具有空隙(void)的第二氧化层以再填充通道孔；形成暴露第一材料的沟槽；从通道孔中去除第一材料；以及然后在通道孔和沟槽中形成金属层。
本发明实施例涉及一种方法，该方法可以包括以下至少一个：在衬底上方形成下部金属导线；在下部导线上方形成第一底部增透涂层；在第一底部增透涂层上方形成第一氧化层；在第一氧化层上方形成第一光刻胶图样；通过使用第一光刻胶图样作为掩模在第一氧化层上实施第一蚀刻工艺来形成暴露第一底部增透涂层的通道孔，然后去除该第一光刻胶图样；用光刻胶和第二底部增透涂层中的一个填充通道孔；去除光刻胶和第二底部增透涂层中的一个的一部分；通过在光刻胶和第二底部增透涂层中的一个的上方形成具有空隙的第二氧化层来再填充通道孔；在第二氧化层上方形成第二光刻胶图样；通过使用第二光刻胶图样作为蚀刻掩模在第一氧化层和第二氧化层上实施第二蚀刻工艺来形成暴露光刻胶和第二底部增透涂层中的一个的沟槽，然后去除第二光刻胶图样。从通道孔中去除光刻胶和第二底部增透涂层中的一个；通过在第一底部增透涂层上实施第三蚀刻工艺来暴露下部金属导线；以及然后在通道孔和沟槽中形成金属层。
附图说明
实例图1示出了半导体器件。
实例图2到图8示出了根据本发明实施例制造半导体器件的方法。
具体实施方式
现在将详细地参照本发明的实施方式和在附图中示出的实施例。在任何可能的地方，在整个实例中使用相同的标号以表示相同或相似的部件。
如实例图2所示，可以在衬底上和/或上方或之中形成下部导线120。尽管本发明实施例示出了连接至下部导线120的金属导线，但金属导线并不限于此。例如，根据本发明实施例的双重镶嵌的金属导线可以连接至源极、漏极或栅极。可以在包括下部导线的衬底上和/或上方形成底部增透涂层(BARC)130。底部增透涂层130可以由SiC、SiN等等形成。然后直接在衬底上和/或上方或在BARC130上和/或上方形成层间绝缘层140。层间绝缘层140可以由诸如磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)等的氧化物材料形成。然后在层间绝缘层140上和/或上方形成通孔光刻胶图样(via photoresist pattern)210。
如实例图3和图4所示，使用通孔光刻胶图样210作为蚀刻掩模来蚀刻层间绝缘层140以形成通道孔H。由于底部增透涂层130，防止了下部导线120的蚀刻。去除通孔光刻胶图样210，然后用第一材料150填充通道孔H。第一材料150被设置用来在用以形成沟槽线T的后续蚀刻工艺期间防止暴露下部导线120的表面。可以用由与底部增透涂层(BARC)膜130相同的材料组成的第一材料150填充通道孔H。第一材料150可以由光刻胶(PR)材料组成。然后选择性地去除部分第一材料150以保证第一材料150的最上表面残留在通道孔H的深度的至少1/2以下。
如实例图5所示，用氧化膜160填充通道孔H以便氧化膜160在残留的第一材料150上和/或上方。氧化膜160可以由低温氧化物(LTO)组成。氧化膜可以由与层间绝缘层140相同的材料组成。氧化膜160可以包括一个或多个空隙V。当用氧化膜160填充通道孔H时，可以控制填充有第一材料150的通道孔H的深度以便引起垂悬(over hang)来允许氧化膜160包括空隙。特别地，可以用第一材料150填充通道孔H以便深度h和宽度w的深宽比(aspectratio)是2:1到5:1。例如，当用氧化膜160填充残留的第一材料150上和/或上方的通道孔H时，通道孔H的宽度w变为低于150nm，以便氧化膜160可以包括空隙V。通道孔H的宽度在大约150nm到10nm之间的范围内，以便氧化膜可以包括空隙V。通道孔的宽度不限于此。
如实例图6和图7所示，在包括氧化膜160的衬底上和/或上方形成沟槽光刻胶图样220。使用沟槽光刻胶图样220作为蚀刻掩模蚀刻层间绝缘层140和氧化膜160以形成沟槽线T。尽管实施蚀刻直至暴露第一材料150，但是仅蚀刻层间绝缘层140和氧化膜160，而不蚀刻第一材料150。由于第一材料150已经被凹进通道孔H高度的1/2或者更少，所以不需要进一步蚀刻第一材料150。
如实例图8所示，去除填充在通道孔H中的第一材料150以敞开通道孔H。然后选择性地蚀刻底部增透涂层130以暴露下部导线120。其后，用金属填充敞开的通道孔H和沟槽线T，以便可以通过双重镶嵌来形成金属导线。可以去除残留在层间绝缘层140上和/或上方的氧化膜160a，或可以在其上和/或其上方保留氧化膜160a。
关于根据本发明实施例制造半导体器件的方法，在形成通道孔之后用底部增透涂层(BARC)材料或光刻胶(PR)材料填充通道孔，然后通道孔被凹进其深度的1/2或更多。其后，在通道孔中沉积诸如低温氧化物(LTO)的氧化膜。通道孔的宽度为150nm或者更少，以致通道孔的内部完全地填充有LTO膜以便在层间绝缘层的最上表面上和/或上方形成LTO膜，从而在LTO膜中形成一个或多个空隙。从而，当实施沟槽蚀刻时，蚀刻气体仅蚀刻层间层和LTO，而在通道孔的周围不形成栅栏(fence)。由于LTO有空隙，当蚀刻层间绝缘膜和LTO膜以形成沟槽线时，降低了反应副产物的量。同样，由于LTO有空隙，当形成沟槽线时，沟槽线的拐角边缘222形成具有圆形的横截面，使更好地防止通道孔形成栅栏成为可能。因此，根据本发明实施例制造半导体器件的方法在双重镶嵌工艺期间防止了在一系列孔(chain holes)的周围形成反应副产物的栅栏，所以防止了后续金属间隙填充的缺陷，使防止器件故障(devicefailure)成为可能。
尽管本文中描述了多个实施例，但是应该理解，本领域技术人员可以想到多种其他修改和实施例，他们都将落入本公开的原则的精神和范围内。更特别地，在本公开、附图、以及所附权利要求的范围内，可以在主题结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方面的修改和改变以外，可选的使用对本领域技术人员来说也是显而易见的。
Claims (20)
1.一种方法，包括：
在衬底上方形成下部金属导线；
在所述下部导线上方形成第一底部增透涂层；
在所述第一底部增透涂层上方形成第一氧化层；
在所述第一氧化层上方形成第一光刻胶图样；
通过使用所述第一光刻胶图样作为掩模在所述第一氧化层上实施第一蚀刻工艺来形成暴露所述第一底部增透涂层的通道孔，并且然后去除所述第一光刻胶图样；
用光刻胶和第二底部增透涂层中的一个来填充所述通道孔；
去除光刻胶和所述第二底部增透涂层中的所述一个的一部分；
通过在光刻胶和所述第二底部增透涂层中的所述一个的上方形成具有空隙的第二氧化层来再填充所述通道孔；
在所述第二氧化层上方形成第二光刻胶图样；
通过使用所述第二光刻胶图样作为蚀刻掩模在所述第一氧化层和所述第二氧化层上实施第二蚀刻工艺来形成暴露所述光刻胶和所述第二底部增透涂层中的所述一个的沟槽，并且然后去除所述第二光刻胶图样；
从所述通道孔中去除光刻胶和所述第二底部增透涂层中的所述一个；
通过在所述第一底部增透涂层上实施第三蚀刻工艺来暴露所述下部金属导线；以及然后
在所述通道孔和所述沟槽中形成金属层。
2.一种制造半导体器件的方法，包括：
在衬底上方形成金属导线；
在包括所述下部导线的所述衬底上方形成底部增透涂层；
在包括所述底部增透涂层的所述衬底上方形成层间绝缘层；
通过蚀刻所述层间绝缘层和部分所述底部增透涂层来形成通道孔；
用第一材料填充所述通道孔；
去除部分所述第一材料；
在所述第一材料上方形成氧化膜以再填充所述通道孔；
在所述衬底上方形成光刻胶图样；
使用所述光刻胶图样作为蚀刻掩模通过蚀刻所述层间绝缘层和所述氧化膜来形成沟槽；
通过去除所述通道孔中的第一材料来敞开所述通道孔以暴露部分所述底部增透涂层；
蚀刻所述底部增透涂层以暴露所述金属导线；以及然后用金属填充所述敞开的通道孔和沟槽。
3.根据权利要求2所述的方法，其中，所述氧化膜包括空隙。
4.根据权利要求3所述的方法，其中，去除部分所述第一材料之后，在所述第一材料上方的所述通道孔的深度与宽度的深宽比是2:1到5:1。
5.根据权利要求4所述的方法，其中，所述残留的第一材料上的所述通道孔的所述宽度在大约150nm到10nm之间的范围内。
6.根据权利要求2所述的方法，其中，在形成所述沟槽期间，不蚀刻所述第一材料。
7.根据权利要求2所述的方法，其中，所述第一材料包括底部增透涂层。
8.根据权利要求2所述的方法，其中，所述第一材料包括光刻胶材料。
9.根据权利要求2所述的方法，其中，所述氧化膜包括低温氧化物。
10.根据权利要求2所述的方法，其中，选择性地去除所述第一材料以便所述第一材料残留在所述通道孔深度的至少1/2的深度。
11.一种方法，包括：
在衬底上方形成下部金属导线；
在包括所述下部金属线的所述衬底上方形成底部增透涂层；
在包括所述底部增透涂层的所述衬底上方形成第一氧化膜；
在所述第一氧化膜中形成通道孔以暴露所述底部增透涂层；
用第一材料填充所述通道孔；
去除部分所述第一材料至预定深度；
在所述第一材料的上方形成具有空隙的第二氧化层以再填充所述通道孔；
形成暴露第一材料的沟槽；
从所述通道孔中去除所述第一材料以暴露所述底部增透涂层；
蚀刻所述底部增透涂层以暴露所述下部金属导线；以及然后
在所述通道孔和所述沟槽中形成金属层。
12.根据权利要求11所述的方法，其中，所述底部增透涂层包括SiC和SiN中的一个。
13.根据权利要求11所述的方法，其中，所述第一氧化物和所述第二氧化物每个都包括磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)和硼磷硅酸盐玻璃(BPSG)中的一个。
14.根据权利要求11所述的方法，其中，形成所述通道孔包括：
在所述层间绝缘层上方形成光刻胶图样；
使用所述光刻胶图样作为掩模来蚀刻部分所述层间绝缘层；以及然后
去除所述光刻胶图样。
15.根据权利要求11所述的方法，其中，形成所述沟槽包括：
在所述第二氧化层上方形成光刻胶图样；
使用所述光刻胶图样作为蚀刻掩模来蚀刻所述第一氧化层和所述第二氧化层；以及然后
去除所述光刻胶图样。
16.根据权利要求11所述的方法，其中，当蚀刻所述第一氧化层和所述第二氧化层时不蚀刻所述第一材料。
17.根据权利要求11所述的方法，其中，所述氧化膜包括低温氧化物。
18.根据权利要求11所述的方法，其中，所述预定深度是所述通道孔深度的至少1/2。
19.根据权利要求11所述的方法，其中，所述第一材料包括第二底部增透涂层。
20.根据权利要求11所述的方法，其中，所述第一材料包括光刻胶材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070103369 | 2007-10-15 | ||
| KR1020070103369A KR100940673B1 (ko) | 2007-10-15 | 2007-10-15 | 반도체소자의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101414577A true CN101414577A (zh) | 2009-04-22 |
Family
ID=40534662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200810169584XA Pending CN101414577A (zh) | 2007-10-15 | 2008-10-14 | 制造半导体器件的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20090098729A1 (zh) |
| KR (1) | KR100940673B1 (zh) |
| CN (1) | CN101414577A (zh) |
| TW (1) | TW200917370A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752324A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI704665B (zh) * | 2020-03-10 | 2020-09-11 | 新唐科技股份有限公司 | 後段製程的護層結構及其製造方法 |
| KR20220025394A (ko) | 2020-08-24 | 2022-03-03 | 삼성전자주식회사 | 배선 구조체 및 이를 포함하는 반도체 패키지 |
| CN113611662B (zh) * | 2021-08-02 | 2023-06-30 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705430A (en) * | 1995-06-07 | 1998-01-06 | Advanced Micro Devices, Inc. | Dual damascene with a sacrificial via fill |
| KR100485391B1 (ko) * | 2003-02-19 | 2005-04-27 | 삼성전자주식회사 | 반도체 장치의 금속배선 형성방법 |
| KR20050046428A (ko) * | 2003-11-14 | 2005-05-18 | 삼성전자주식회사 | 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법 |
-
2007
- 2007-10-15 KR KR1020070103369A patent/KR100940673B1/ko not_active IP Right Cessation
-
2008
- 2008-10-10 US US12/249,108 patent/US20090098729A1/en not_active Abandoned
- 2008-10-14 CN CNA200810169584XA patent/CN101414577A/zh active Pending
- 2008-10-15 TW TW097139600A patent/TW200917370A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104752324A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090038081A (ko) | 2009-04-20 |
| TW200917370A (en) | 2009-04-16 |
| KR100940673B1 (ko) | 2010-02-10 |
| US20090098729A1 (en) | 2009-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101924095B (zh) | 集成电路的内连线结构及其制作方法 | |
| US8293642B2 (en) | Method of manufacturing semiconductor devices | |
| CN100561728C (zh) | 半导体器件及其制造方法 | |
| US20070128847A1 (en) | Semiconductor device and a method for manufacturing the same | |
| KR100691492B1 (ko) | 플래시 메모리 소자의 금속배선 형성방법 | |
| JP2006179853A (ja) | 半導体素子のキャパシタストレージノードの形成方法 | |
| US8431485B2 (en) | Manufacturing method for a buried circuit structure | |
| CN101414577A (zh) | 制造半导体器件的方法 | |
| CN100539074C (zh) | 双镶嵌结构的制作方法 | |
| JP2006032912A (ja) | 半導体素子の金属配線形成方法 | |
| TW200418106A (en) | Method for fabricating semiconductor device | |
| CN101231968B (zh) | 镶嵌内连线结构与双镶嵌工艺 | |
| US6800522B2 (en) | Method for fabricating semiconductor device with storage node contact structure | |
| CN100483676C (zh) | 金属布线结构的制作方法 | |
| CN1316593C (zh) | 在半导体器件中形成金属线的方法 | |
| CN103515292B (zh) | 半导体结构的形成方法 | |
| JP5178025B2 (ja) | 半導体メモリ素子の製造方法 | |
| US7582560B2 (en) | Method for fabricating semiconductor device | |
| KR100945995B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| CN102044471B (zh) | 互连结构及其形成方法 | |
| KR101147387B1 (ko) | 반도체 소자의 제조방법 | |
| US20070134915A1 (en) | Method of fabricating a metal line in a semiconductor device | |
| KR100562315B1 (ko) | 반도체소자의 플러그 제조 방법 | |
| KR20020034468A (ko) | 반도체 소자의 제조 방법 | |
| KR100832018B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090422 |