CN101409232B - 多晶硅膜的形成方法 - Google Patents

多晶硅膜的形成方法 Download PDF

Info

Publication number
CN101409232B
CN101409232B CN2008101675009A CN200810167500A CN101409232B CN 101409232 B CN101409232 B CN 101409232B CN 2008101675009 A CN2008101675009 A CN 2008101675009A CN 200810167500 A CN200810167500 A CN 200810167500A CN 101409232 B CN101409232 B CN 101409232B
Authority
CN
China
Prior art keywords
gas
flow
film
particle diameter
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101675009A
Other languages
English (en)
Other versions
CN101409232A (zh
Inventor
冈田充弘
宫原孝广
西村俊治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101409232A publication Critical patent/CN101409232A/zh
Application granted granted Critical
Publication of CN101409232B publication Critical patent/CN101409232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种多晶硅膜的形成方法，用于形成掺杂有磷或硼的多晶硅膜，该方法的特征在于，具有下述工序：将被处理基板配置在反应容器内，一边在减压气氛下对被处理基板进行加热，一边向上述反应容器内导入硅成膜用气体、用于向膜中掺杂磷或硼的气体、和含有防止多晶硅结晶柱状化并促进多晶硅结晶微细化的成分的粒径调整用气体，在上述被处理基板上堆积掺杂有磷或硼的硅膜。

Description

多晶硅膜的形成方法
技术领域
本发明涉及在半导体晶片等被处理基板上形成掺杂有磷或硼的多晶硅膜的多晶硅膜的形成方法，特别是涉及在半导体处理中利用的技术。此处，半导体处理是指：为了通过在半导体晶片、LCD(Liquid CrystalDisplay)等FPD(Flat Panel Display)用的玻璃基板等被处理体上以规定的图案形成半导体层、绝缘层、导电层等，制造在该被处理体上包括半导体器件、与半导体器件连接的配线、电极等的结构物而实施的各种处理。
背景技术
半导体器件由各种薄膜叠层而构成，作为这样的薄膜使用掺杂有磷(P)、硼(B)的多晶硅膜。这样的被掺杂的多晶硅膜作为电阻元件、栅电极、配线等被使用。
在形成这样的被掺杂的多晶硅时，因为控制性优异、不会产生离子进入等基板损伤，减压CVD(Chemical Vapor Deposition)被广泛利用。
通过减压CVD进行的磷掺杂多晶硅膜的成膜，目前多采用立式热处理装置。通过该立式热处理装置引起的磷掺杂多晶硅的成膜，在晶舟上载有多枚半导体晶片(以下，简记为晶片)，搬入反应管内，将反应管内的温度设定在例如590℃以上，并且向反应管内导入处理气体例如甲硅烷(SiH4)气体和磷化氢(PH3)气体，并且将反应管内维持在规定的真空度(例如，特开平9-129562号公报)。此外，也可以使用下述方法：作为成膜气体，可以使用乙硅烷(Si2H6)取代甲硅烷，在例如580℃以下的温度下形成掺杂磷的非晶硅膜，在例如600～1000℃左右的温度下，对该薄膜进行退火、聚合化(例如，特开平7-86173号公报)。
但是，最近半导体器件的设计规则日益微细化，在形成图案时要求极高的加工精度。而通过上述技术形成的磷掺杂多晶硅膜，结晶粒径的下限在300nm左右，很难满足微细加工的要求。
发明内容
本发明的目的在于提供一种多晶硅膜的形成方法，其能够形成具有微细的晶粒、并掺杂有磷或硼的多晶硅。
本发明的第一观点提供一种多晶硅膜的形成方法，用于形成掺杂有磷或硼的多晶硅膜，该方法的特征在于，具有下述工序：将被处理基板配置在反应容器内，一边在减压气氛下对被处理基板进行加热，一边向上述反应容器内导入硅成膜用气体、用于向膜中掺杂磷或硼的气体、和含有防止多晶硅结晶柱状化并促进多晶硅结晶微细化的成分的粒径调整用气体，在上述被处理基板上堆积掺杂有磷或硼的硅膜。
本发明的第二观点提供一种多晶硅膜的形成方法，用于形成掺杂有磷或硼的多晶硅膜，该方法的特征在于，具有下述工序：
一边将收纳有被处理基板的反应容器内设定在减压气氛的第一压力和400～650℃的第一温度，一边向上述反应容器内分别以第一流量导入硅烷类气体、以小于上述第一流量的第二流量导入用于在膜中掺杂磷或硼的掺杂用气体、以小于上述第一流量的第三流量导入含有防止多晶硅结晶柱状化并促进多晶硅结晶微细化的成分的粒径调整用气体，在上述被处理基板上堆积掺杂有磷或硼的非晶硅膜，其中，上述粒径调整用气体具有选自C2H4气体、N2O气体、NO气体、NH3气体中的至少一种气体；
一边将收纳有上述被处理基板的上述反应容器内设定在高于上述第一温度的第二压力和高于上述第一温度且为550～1100℃的第二温度，一边对上述非晶硅膜进行热处理，转换为掺杂有磷或硼的多晶硅膜。
附图说明
图1为用于实施本发明实施方式的成膜方法的成膜装置的一例的纵向截面图。
图2A、2B、2C为表示分别使用C2H4气体、N2O气体、NO气体，改变它们的流量，进行掺杂磷的非晶硅膜的成膜处理时的利用SIMS(二次离子质量分析计)得到的膜中各元素的密度的图。
图3为表示分别使用C2H4气体、N2O气体、NO气体，改变它们的流量，进行掺杂磷的非晶硅膜的成膜处理时的流量和成膜速度的关系的图。
图4为表示分别使用C2H4气体、N2O气体、NO气体，改变它们的流量，进行掺杂有磷的非晶硅膜的成膜处理时的晶舟的顶部、中部、底部的晶片的膜厚的面内均匀性的结果的图。
图5为表示使用C2H4气体、N2O气体、NO气体，改变流量，进行成膜处理时的晶舟的顶部、中部、底部的晶片上的膜的磷浓度的结果的图。
图6为表示使用C2H4气体、N2O气体、NO气体，改变流量，进行成膜处理时的晶舟的顶部、中心、底部的晶片上的膜的Haze的图。
图7为表示使用C2H4气体、N2O气体、NO气体，改变流量，进行成膜处理后，进行退火，形成多晶硅膜时的流量和粒径的关系的图。
图8为使用C2H4气体、N2O气体、NO气体，改变流量，进行成膜处理后，进行退火，形成多晶硅膜时的各元素浓度和粒径的关系的图。
图9为使用C2H4气体、N2O气体、NO气体，改变流量，进行成膜处理后，进行退火，形成多晶硅膜时的流量和比电阻的关系的图。
图10为使用C2H4气体、N2O气体、NO气体，改变流量，进行成膜处理后，进行退火，形成多晶硅膜时的各元素浓度和比电阻的关系的图。
图11为使用C2H4气体、N2O气体、NO气体，进行成膜处理后，进行退火，形成多晶硅膜时的粒径和比电阻的关系的图。
具体实施方式
以下，参照附图，说明本发明的实施方式。其中，在以下的说明中，具有大致相同的功能和结构的构成要素使用相同的符号，只在必要的情况下进行重复说明。
图1为用于实施本发明实施方式的成膜方法的成膜装置的一例的纵向截面图。成膜装置1具有加热炉2，该加热炉2具有：具有顶部的筒状的绝热体3；和设置在绝热体3的内周面的加热器4。加热炉2设置在底座5上。
在加热炉2内插入有作为反应容器的反应管10，该反应管10形成具有例如由石英构成的上端关闭的外管11和在该外管11内同心状设置的例如由石英构成的内管12的双重管结构。而且，上述加热器4设置为围绕反应管10的外侧。
上述外管11和内管12，通过各自的下端保持在由不锈钢等构成的筒状的歧管13上，该歧管13的下端开口部上开闭自由地设置有用于气密地密封该开口的盖部14。
在盖部14的中心部通过例如磁封以气密状态插通有能够旋转的旋转轴15，旋转轴15的下端与升降台16的旋转机构17连接，上端固定在转台18上。在转台18上隔着保温筒19搭载有作为晶片保持具的例如石英制的晶舟20，该晶舟20构成为能够以规定间隔的间距重叠收容多个例如50～150枚晶片W。通过升降机构(未图示)对升降台16进行升降，能够将晶舟20向反应管10内搬入搬出。将晶舟20搬入反应管10内时，上述盖部14与歧管13紧密连接，其间隙被气密地密封。
此外，成膜装置1具有：向反应管10内导入成膜气体的成膜气体供给机构21；向反应管10内导入掺杂用气体的掺杂用气体供给机构22；和向反应管10内导入用于调整成膜的被掺杂的多晶硅的结晶粒径的气体的粒径调整用气体供给机构23。
成膜气体供给机构21具有成膜气体供给源25、从成膜气体供给源25导入成膜气体、贯通歧管13的侧壁下部而设置的成膜气体配管26。成膜气体配管26上设置有开闭阀27和质量流量控制器这样的流量控制器28，由此能够对成膜气体进行流量控制并进行供给。作为成膜气体，能够使用甲硅烷(SiH4)气体、乙硅烷(Si2H6)气体等硅烷类气体。
掺杂用气体供给机构22具有掺杂用气体供给源29和从掺杂用气体供给源29导入掺杂用气体、贯通歧管13的侧壁下部而设置的掺杂用气体配管30。在掺杂用气体配管30上设置有开闭阀31和质量流量控制器这样的流量控制器32，能够对掺杂用气体进行流量控制并进行供给。作为掺杂用气体，能够适用用于掺杂磷(P)的磷掺杂用气体和用于掺杂硼(B)的硼掺杂用气体。作为磷掺杂用气体可以举出磷化氢(PH3)气体，作为硼掺杂用气体可以举出氟化硼(BF3)气体。
粒径调整用气体供给机构23具有粒径调整用气体供给源33、和从粒径调整用气体供给源33导入粒径调整用气体、贯通歧管13的侧壁下部而设置的粒径调整用气体配管34。在粒径调整用配管34上设置有开闭阀35和质量流量控制器这样的流量控制器36，能够对粒径调整用气体进行流量控制并进行供给。粒径调整用气体供给通过与多晶硅中的Si结合而防止多晶硅结晶柱状化并促进多晶硅结晶微细化的成分。作为这种成分，可以选自碳(C)、氮(N)、氧(O)，优选使用含有这些中的至少一种的物质。作为粒径调整用气体，能够使用含有这些成分中的至少一种的含C气体、含N气体、含O气体。作为具体的气体，可以举出C2H4气体、N2O气体、NO气体、NH3气体等，这些气体可以单独使用，也可以复合使用。这些中，从稳定性、控制性、效果的观点出发，优选含C气体的C2H4气体。
此外，在歧管13的侧壁上部连接有用于从外管11和内管12的间隙排出处理气体的排气管38。该排气管38与用于对反应管10内进行排气的真空泵39连接，此外，在排气管38上设置有包括压力调整阀等的压力调整机构40。通过真空泵39，对反应管10内进行排气，并且利用压力调整机构40将反应管10内调整到规定的压力。
该成膜装置1具有控制部50，该控制部具有对其各构成部分，例如阀类、质量流量控制器、加热器电源、升降机构等驱动机构进行控制的计算机。该控制部50具有存储部，该存储部存储有记载了成膜装置1中的处理的处理参数和处理顺序的方案以及进行读出该方案等的程序。
接着，说明使用以上的成膜装置进行的成膜方法。
首先，利用加热器4对反应管10内进行加热，使得晶舟20的中部(上下方向的中央部)的温度优选为400～650℃，例如525℃，利用升降台16从下方开口部将保持有例如150枚晶片W的晶舟20搬入反应管10内。
接着，对反应管10内进行排真空，直到0.133～26.6Pa、例如0.399Pa的真空度。之后，从成膜气体供给源25通过成膜气体配管26向内管12内以100～3000mL/min(sccm)、优选300～2000mL/min的流量供给成膜气体，例如甲硅烷气体。同时，以小于成膜气体的流量，从掺杂用气体供给源29通过掺杂用气体配管30向内管12内供给掺杂用气体。此处，在使用磷掺杂用气体的情况下，例如以1～500mL/min(sccm)、优选50～300mL/min的流量供给磷化氢气体。此外，在使用硼掺杂用气体代替磷掺杂用气体的情况下，例如，以0.05～50mL/min(sccm)、优选0.5～10mL/min的流量供给氟化硼气体。
此外，在供给成膜气体和掺杂用气体的同时，以小于成膜气体的流量，从粒径调整用气体供给源33通过粒径调整用气体配管34向内管12内供给粒径调整用气体。粒径调整用气体根据其气体的种类，适宜的流量不同，在为C2H4气体的情况下，为1～100mL/min(sccm)、优选为5～50mL/min的流量，在为N2O气体的情况下，为50mL/min(sccm)以下，在为NO气体的情况下，为1～5mL/min(sccm)，在为NH3气体的情况下，为1～100mL/min(sccm)。
并且，反应管10内优选排气到26.6～266.6Pa，例如53.3Pa的压力，以例如1～10rpm的转速使晶舟20旋转，进行30分钟的成膜。
其中，作为成膜气体使用乙硅烷，作为粒径调整用气体使用C2H4气体的情况下，能够使用下述条件。即，乙硅烷的流量为10～1000mL/min(sccm)，优选为50～500mL/min，C2H4气体的流量为1～100mL/min(sccm)，优选为1～50mL/min。掺杂用气体的流量可以与上述范围相同。成膜温度为350～600℃，成膜压力为6.67～1333.3Pa，优选为26.6～666.6Pa。
通过进行这样的成膜处理，堆积掺杂有磷的非晶硅膜。通过用氟化硼气体代替磷化氢气体，同样堆积掺杂有硼的非晶硅膜。
这样的成膜处理之后，从未图示的吹扫气体配管向反应管10内导入吹扫气体，例如N2气体，将反应管10内的气体排出。接着，在比成膜压力高的压力，优选2666～101330Pa、更优选91997～101330Pa的压力，以及比成膜温度高的温度，优选550～1100℃，例如950℃的温度下，供给规定的退火气体，例如N2气体，进行退火处理。其中，该退火处理也可以在别的热处理装置中进行。
通过这样的退火处理，非晶硅膜结晶化，转换为多晶硅膜。这样得到的掺杂有磷或硼的多晶硅膜，结晶粒径被微细化，半导体器件形成时的微细加工性极好。
即，现有的掺杂有磷或硼的多晶硅膜，粒径为300nm左右，难以满足微细加工的要求，但本发明中，使用粒径调整用气体，使用含有在膜中与多晶硅中的Si结合，防止多晶硅结晶柱状化并促进多晶硅结晶微细化的成分，具体地含有碳(C)、氮(N)、氧(O)的含C气体、含N气体、含O气体中的至少一种，因此能够将硅结晶微细化到100nm以下，能够进行期望的微细加工。
这是由于在多晶硅膜中导入碳(C)、氮(N)、氧(O)，形成Si-C键、Si-N键、Si-O键。即，多晶硅结晶为柱状晶，随着结晶化的推进，成长为柱状，变成大的结晶，但形成Si-C键、Si-N键、Si-O键时，这些键会阻止这样的柱状晶生长，能够无规地形成微细的结晶。
作为含C气体、含N气体、含O气体，必须是在成膜温度以下的温度下分解，C、N、O能够扩散到膜中的气体。作为这样的气体，可以举出上述的C2H4气体、N2O气体、NO气体、NH3气体。
接着，说明使用粒径调整用气体、进行实际成膜的实验结果。
这里，使用图1的装置，搬入搭载有50枚晶片的晶舟，使用SiH4气体作为成膜气体，使用PH3气体作为掺杂用气体，形成磷掺杂多晶硅膜时，使用C2H4气体、N2O气体、NO气体作为粒径调整用气体，进行实验。以下表示基本条件。
(1)成膜处理
温度：525℃
反应管内的压力：53.3Pa
SiH4气体流量：500mL/min(sccm)
PH3气体流量：56.3mL/min(sccm)
(2)退火处理
温度：950℃
反应管内的压力：96000Pa
退火气体(N2气体)流量：10000mL/min(sccm)
在第一实验中，使用C2H4气体、N2O气体、NO气体，改变这些的流量，进行上述成膜处理，通过SIMS(二次离子质量分析计)求出膜中各元素的密度。此时的测定条件如下所示。
一次离子种：Cs +
一次加速电压：3.0kV
检测区域：180mm×180mm
测定机：PHI ADEPT1010
其结果示于图2A-C。图2A为C2H4气体的结果、图2B为N2O气体的结果、图2C为NO气体的结果。由此可知，通过使用C2H4气体，向膜中导入C，通过使用N2O气体，主要导入O(但是也导入N)，通过使用NO气体，主要导入N(但是也导入O)，其导入量与流量基本呈比例。
在第二实验中，在上述条件下，使用C2H4气体、N2O气体、NO气体，使流量变化，进行成膜处理时，掌握晶舟的顶部、中部、底部的晶片的成膜速度。其结果示于图3。如图3所示可知，根据气体的种类，成膜速度大不相同，C2H4气体因流量引起的成膜速度变化最小。比较NO气体和N2O气体，可知NO气体随着流量增加成膜速度急速下降，因此，该变化依存于NO的流量。在C2H4气体、N2O气体的情况下，不随流量变化而变化，面间的成膜速度一定，而使用NO的情况下，仅仅在3mL/min(sccm)的流量下，面间的成膜速度的变化极大。
在第三实验中，掌握在上述条件下，使用C2H4气体、N2O气体、NO气体，使流量变化，进行成膜处理时，晶舟的顶部、中部、底部的晶片的膜厚的面内均匀性。其结果示于图4。如图4所示可知，在C2H4气体、N2O气体的情况下，根据流量和晶片位置，面内均匀性稳定，而在NO气体的情况下，流量依存性强，在3mL/min(sccm)面内均匀性在底部侧有恶化的倾向。
从以上的图3、图4的结果可知，相对于成膜速度的稳定性，作为C掺杂用气体的C2H4气体最高。
在第四实验中，掌握在上述条件下，使用C2H4气体、N2O气体、NO气体，使流量变化，进行成膜处理时，晶舟的顶部、中部、底部的晶片上的膜的磷浓度。其结果示于图5。如图所示可知，在C2H4气体的情况下，因流量引起的磷浓度的变化基本不发生，并且面间的磷浓度也稳定。与此相对，在使用N2O气体、NO气体的情况下，随着流量的增加磷浓度减少。并且，在NO气体的情况下，3mL/min(sccm)的面间磷浓度的变化很大。在上述条件下，退火后也出现大致相同的倾向。从以上的结果可以确认，相对于磷浓度的稳定性，作为C掺杂用气体的C2H4气体最高。
在第五实验中，掌握在上述条件下，使用C2H4气体、N2O气体、NO气体，使流量变化，进行成膜处理时，晶舟的顶部、中部、底部的晶片上的膜的Haze。Haze是在暗视野检查下利用通过激光的散射生成的低频信号，求出通过晶片处理的表面的均匀性、粗糙度、微细的变化，是表示表面状态(表面皲裂)的指标，越低表示表面状态越好。其结果示于图6。如该图所示可知，C2H4气体、N2O气体，使流量增加时、表面状态有充分改善的倾向，在NO气体的情况下，即使使流量增加、表面状态没有充分改善的倾向。
在第六实验中，掌握在上述条件下，使用C2H4气体、N2O气体、NO气体，使流量变化，进行成膜处理后，在上述条件下进行退火，形成多晶硅膜时的粒径的尺寸。粒径通过使用透射型显微镜(TEM)的摄影图像的粒径解析求得。图7表示此时的流量和粒径的关系。如该图所示可知，任一种气体都有减小粒径的效果，能够得到作为目标的100nm以下的粒径。这些之中，在使用NO气体的情况下，小流量时有粒径急速减小的倾向，在使用C2H4气体时，相对于流量的粒径的减少率最低，N2O气体在其中间，但是到达粒径没有很大的差别。从以上结果可知，考虑到控制性，相对于流量，粒径缓慢变化的C2H4容易控制到期望的粒径，因此最好。图8显示各元素浓度和粒径的关系。图8的横轴的元素浓度，是来自图2A-C的SIMS的结果，N2O气体以膜中的O浓度标记，NO气体以膜中的N浓度标记，C2H4气体以膜中的C浓度标记。从该图可知，C2H4气体相对于C浓度的变化粒径变化的直线性好，并且还可知，使用C2H4气体的情况下，粒径控制性最好。
在第七实验中，掌握在上述条件下，使用C2H4气体、N2O气体、NO气体，使流量变化，进行成膜处理后，在上述条件下进行退火，形成多晶硅膜时的比电阻。图9表示此时的流量与比电阻的关系。如该图所示可知，根据气体种类的不同，比电阻完全不同，但随着气体流量的增加，比电阻有上升的倾向，C2H4气体的比电阻有最低的倾向。此外，图10是表示各元素浓度和比电阻的关系的图。图10的横轴的元素浓度是来自图2A-C的SIMS的结果，N2O气体以膜中的O浓度标记，NO气体以膜中的N浓度标记，C2H4气体以膜中的C浓度标记。比电阻还与膜中的磷浓度相关，因此不能一概而论，但是C有最低的倾向。图11为横轴取粒径、纵轴取比电阻进行标记的结果，可以看出粒径越小电阻越升高。
从以上结果可知，作为粒径调整用气体，能够使用含N气体的NO气体、含O气体的N2O气体、含C气体的C2H4气体中的任一种，但从稳定性、控制性和比电阻值方面综合判断，含C气体的C2H4气体最适合。此外，因为比电阻随着粒径变小变得越高，因此决定粒径调整用气体的流量以便得到比电阻容许的范围内的粒径很有必要。
根据本发明的实施方式，导入含有防止多晶硅结晶柱状化并促进多晶硅结晶微细化的成分的粒径调整用气体并进行成膜，能够形成含有微细的晶粒、掺杂有磷或硼的多晶硅。
但是，本发明并不限于上述实施方式，还能够进行各种变更。例如，在上述实施方式中，说明在形成非晶硅膜后，通过退火进行聚合的情况，但并不限于此，也能够适用于在多晶硅生成温度的600℃以上进行成膜直接得到多晶硅膜的情况。此外，在上述实施方式中，对适用于将多个基板一起处理的分批式处理的情况进行了说明，但也可以是单片式。
作为粒径调整用气体，只要是含有与多晶硅中的Si结合，防止多晶硅结晶柱状化并促进多晶硅结晶微细化的成分的物质就可以，不限于上述实施方式中记载的物质。此外，作为被处理基板，不限于半导体晶片，FPD(平板显示器)用的玻璃基板等、其他的基板也可以。

Claims (8)

1.一种多晶硅膜的形成方法，用于形成掺杂有磷或硼的多晶硅膜，该方法的特征在于，具有下述工序：
一边将收纳有被处理基板的反应容器内设定在减压气氛的第一压力和400～650℃的第一温度，一边向所述反应容器内分别以第一流量导入硅烷类气体、以小于所述第一流量的第二流量导入用于在膜中掺杂磷或硼的掺杂用气体、以小于所述第一流量的第三流量导入含有防止多晶硅结晶柱状化并促进多晶硅结晶微细化的成分的粒径调整用气体，在所述被处理基板上堆积掺杂有磷或硼的非晶硅膜，其中，所述粒径调整用气体具有选自C2H4气体、N2O气体、NO气体、NH3气体中的至少一种气体；
一边将收纳有所述被处理基板的所述反应容器内设定在高于所述第一温度的第二压力和高于所述第一温度且为550～1100℃的第二温度，一边对所述非晶硅膜实施热处理，转换为掺杂有磷或硼的多晶硅膜。
2.如权利要求1所述的方法，其特征在于，
所述方法将形成的多晶硅膜的多晶硅结晶的粒径设定为平均粒径在100nm以下。
3.如权利要求2所述的方法，其特征在于，
所述粒径调整用气体为C2H4气体。
4.如权利要求3所述的方法，其特征在于，
所述硅烷类气体包括SiH4气体或Si2H6气体。
5.如权利要求4所述的方法，其特征在于，
所述掺杂用气体包括PH3气体或BF3气体。
6.如权利要求5所述的方法，其特征在于，
所述硅烷类气体为SiH4气体，所述第一流量为100～3000mL/min，所述粒径调整用气体为C2H4气体，所述第三流量为1～100mL/min。
7.如权利要求5所述的方法，其特征在于，
所述硅烷类气体为Si2H6气体，所述第一流量为10～1000mL/min，所述粒径调整用气体为C2H4气体，所述第三流量为1～100mL/min。
8.如权利要求1所述的方法，其特征在于，
所述第一压力为26.6～266.6Pa，所述第二压力为91997～101330Pa。
CN2008101675009A 2007-10-12 2008-10-10 多晶硅膜的形成方法 Active CN101409232B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007266558 2007-10-12
JP2007266558A JP5311791B2 (ja) 2007-10-12 2007-10-12 ポリシリコン膜の形成方法
JP2007-266558 2007-10-12

Publications (2)

Publication Number Publication Date
CN101409232A CN101409232A (zh) 2009-04-15
CN101409232B true CN101409232B (zh) 2012-04-25

Family

ID=40572163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101675009A Active CN101409232B (zh) 2007-10-12 2008-10-10 多晶硅膜的形成方法

Country Status (5)

Country Link
US (1) US7923357B2 (zh)
JP (1) JP5311791B2 (zh)
KR (1) KR101196576B1 (zh)
CN (1) CN101409232B (zh)
TW (1) TWI489524B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967066B2 (ja) 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5794949B2 (ja) 2012-05-29 2015-10-14 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6059085B2 (ja) * 2013-05-27 2017-01-11 東京エレクトロン株式会社 トレンチを充填する方法及び処理装置
CN104217940A (zh) * 2014-09-24 2014-12-17 上海华力微电子有限公司 多晶硅薄膜的制备方法
JP2016092051A (ja) * 2014-10-30 2016-05-23 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
KR101706747B1 (ko) * 2015-05-08 2017-02-15 주식회사 유진테크 비정질 박막의 형성방법
JP6541591B2 (ja) * 2016-03-07 2019-07-10 東京エレクトロン株式会社 凹部内の結晶成長方法および処理装置
JP6554438B2 (ja) 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
CN106328586A (zh) 2016-08-24 2017-01-11 武汉华星光电技术有限公司 低温多晶硅阵列基板的制备方法、阵列基板以及显示面板
US20190390949A1 (en) * 2018-06-21 2019-12-26 Applied Materials, Inc. Methods, apparatuses and systems for conductive film layer thickness measurements
JP7190880B2 (ja) 2018-11-26 2022-12-16 東京エレクトロン株式会社 半導体膜の形成方法及び成膜装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642414A (en) * 1984-06-05 1987-02-10 Telefunken Electronic Gmbh Solar cell
CN1055258A (zh) * 1991-03-19 1991-10-09 浙江大学 半导体气相外延的减压方法及系统
US5894037A (en) * 1995-11-22 1999-04-13 Nec Corporation Silicon semiconductor substrate and method of fabricating the same
CN1516891A (zh) * 2001-05-15 2004-07-28 Ӧ�ò��Ϲ�˾ 电阻加热式单晶片腔室中的掺杂的硅沉积工艺
CN1700415A (zh) * 2004-05-19 2005-11-23 尔必达存储器株式会社 半导体器件及其制造方法
CN1875461A (zh) * 2003-10-10 2006-12-06 应用材料股份有限公司 选择性沉积重掺杂外延硅锗的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS532552B2 (zh) * 1974-03-30 1978-01-28
JPH0786173A (ja) 1993-09-16 1995-03-31 Tokyo Electron Ltd 成膜方法
JP3432601B2 (ja) * 1994-06-17 2003-08-04 東京エレクトロン株式会社 成膜方法
JP2817645B2 (ja) * 1995-01-25 1998-10-30 日本電気株式会社 半導体装置の製造方法
JP3373990B2 (ja) 1995-10-30 2003-02-04 東京エレクトロン株式会社 成膜装置及びその方法
US6429101B1 (en) * 1999-01-29 2002-08-06 International Business Machines Corporation Method of forming thermally stable polycrystal to single crystal electrical contact structure
JP2004146735A (ja) * 2002-10-28 2004-05-20 Mitsubishi Heavy Ind Ltd シリコン光起電力素子及びその製造方法
US7432141B2 (en) * 2004-09-08 2008-10-07 Sandisk 3D Llc Large-grain p-doped polysilicon films for use in thin film transistors
KR100632463B1 (ko) * 2005-02-07 2006-10-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4642414A (en) * 1984-06-05 1987-02-10 Telefunken Electronic Gmbh Solar cell
CN1055258A (zh) * 1991-03-19 1991-10-09 浙江大学 半导体气相外延的减压方法及系统
US5894037A (en) * 1995-11-22 1999-04-13 Nec Corporation Silicon semiconductor substrate and method of fabricating the same
CN1516891A (zh) * 2001-05-15 2004-07-28 Ӧ�ò��Ϲ�˾ 电阻加热式单晶片腔室中的掺杂的硅沉积工艺
CN1875461A (zh) * 2003-10-10 2006-12-06 应用材料股份有限公司 选择性沉积重掺杂外延硅锗的方法
CN1700415A (zh) * 2004-05-19 2005-11-23 尔必达存储器株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR101196576B1 (ko) 2012-11-01
CN101409232A (zh) 2009-04-15
TWI489524B (zh) 2015-06-21
JP5311791B2 (ja) 2013-10-09
KR20090037821A (ko) 2009-04-16
US7923357B2 (en) 2011-04-12
US20090124077A1 (en) 2009-05-14
TW200921766A (en) 2009-05-16
JP2009099582A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
CN101409232B (zh) 多晶硅膜的形成方法
US10283405B2 (en) Method and apparatus for forming silicon film and storage medium
KR100967238B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
US8906813B2 (en) SiOx process chemistry development using microwave plasma CVD
CN1891859B (zh) 氮氧化硅膜的形成方法
US7354858B2 (en) Film formation method and apparatus for semiconductor process
US20050282365A1 (en) Film formation apparatus and method for semiconductor process
US9263269B2 (en) Reaction tube, substrate processing apparatus and method of manufacturing semiconductor device
CN101325160A (zh) 半导体处理用的成膜方法和装置
US8518488B2 (en) Method for using apparatus configured to form germanium-containing film
CN104681467B (zh) 支承体构造及处理装置
CN102194660A (zh) 半导体器件制造方法和衬底加工方法及设备
KR100974969B1 (ko) 실리콘 질화막의 형성 방법
US20140187025A1 (en) Method of forming silicon film and film forming apparatus
US5622566A (en) Film-forming apparatus
CN102732856B (zh) 立式分批式成膜装置
US8303712B2 (en) Substrate processing apparatus, method for manufacturing semiconductor device, and process tube
KR100248563B1 (ko) 실리콘막의 성막방법
US20180090319A1 (en) Hard mask and manufacturing method thereof
JP6624998B2 (ja) ボロンドープシリコンゲルマニウム膜の形成方法および形成装置
JP7016833B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR101066137B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JPH07307292A (ja) 成膜方法およびこれに用いる減圧ｃｖｄ装置
CN111748788A (zh) 成膜方法和成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant