CN101383593B

CN101383593B - 接收器的前置放大器与其前置放大方法

Info

Publication number: CN101383593B
Application number: CN2008100954423A
Authority: CN
Inventors: 萧惠芳; 黄志豪
Original assignee: Himax Technologies Ltd
Current assignee: Himax Technologies Ltd
Priority date: 2007-09-04
Filing date: 2008-04-23
Publication date: 2011-07-20
Anticipated expiration: 2028-04-23
Also published as: CN101383593A; TWI340543B; US20090058528A1; US7595691B2; TW200913470A

Abstract

本发明关于接收器的前置放大器与其前置放大方法。其中该前置放大器，用于一接收器。此前置放大器包括一第一与一第二输入运算放大器、一输出模块、一第一与一第二反馈电路。第一与第二输入运算放大器放大一输入差动电压对，分别输出一第一与一第二差动电压对。输出模块包括一第一与一第二输出运算放大器与一反相器。第一与第二输出运算放大器放大第一与第二差动电压对，来输出一第一与一第二输出已放大电压。反相器依据第一与第二输出已放大电压拉高或拉低一输出电压。第一与第二反馈电路分别用以拉高第一差动电压对，与拉低第二差动电压对，使得第一与第二输出运算放大器不会被非致能。

Description

接收器的前置放大器与其前置放大方法

技术领域

本发明涉及一种接收器的前置放大器，且特别是涉及一种可以前置放大全摆幅共模电压范围的输入差动电压对的前置放大器。

背景技术

传统的接收器的前置放大器用来前置放大一输入差动电压对，以拉低或拉高一数字信号。当输入差动电压对的共模电压过高或过低时，传统前置放大器无法正确地输出数字信号，使得接收器的后级电路产生错误。因此，如何提供一个具有全摆幅共模电压范围的前置放大器，是业界所致力的目标。

发明内容

本发明有关于一种用于接收器的前置放大器。此前置放大器适用于共模电压介于低电源电压与高电源电压之间的输入差动电压对。因此，前置放大器具有全摆幅共模电压范围。

根据本发明的第一方面，提出一种前置放大器，用于一接收器。前置放大器包括一第一输入运算放大器与一第二输入运算放大器、一输出模块、一第一反馈电路与一第二反馈电路。第一与第二输入运算放大器放大一输入差动电压对，分别输出一第一差动电压对与一第二差动电压对。第一与第二输入运算放大器内的晶体管彼此互补。输出模块包括一第一输出运算放大器、一第二输出运算放大器与一反相器。第一输出运算放大器放大第一差动电压对，输出已放大的第一差动电压对的其一，作为一第一输出已放大电压。第二输出运算放大器放大第二差动电压对，输出已放大的第二差动电压对的其一，作为一第二输出已放大电压。第一输入与第一输出运算放大器内的晶体管为彼此互补。第二输入与第二输出运算放大器内的晶体管为彼此互补。反相器依据第一与第二输出已放大电压，来拉高或拉低一输出电压。当输入差动电压对的共模电压高于一第一阈值时，第一反馈电路拉高第一差动电压对，使得第一输出运算放大器不被非致能。当输入差动电压对的共模电压低于一第二阈值时，第二反馈电路拉低第二差动电压对，使得第二输出运算放大器不被非致能。

根据本发明的第二方面，提出一种调整方法，用以前置放大一接收器的一输入差动电压对，用于一前置放大器。此方法包括以下步骤。首先，分别以前置放大器的一第一与一第二输入运算放大器放大一输入差动电压对，以分别输出一第一与一第二差动电压对。接着，当输入差动电压对的共模电压高于一第一阈值时，该前置放大器的第一反馈电路拉高第一差动电压对，使得前置放大器的一第一输出运算放大器不被非致能。当输入差动电压对的共模电压低于一第二阈值时，该前置放大器的第二反馈电路拉低第二差动电压对，使得前置放大器的一第二输出运算放大器不被非致能。之后，以第一输出运算放大器放大第一差动电压对，来输出已放大第一差动电压对的其一，作为一第一输出已放大电压。以第二输出运算放大器放大第二差动电压对，来输出已放大第二差动电压对的其一，作为一第二输出已放大电压。之后，依据第一与第二输出已放大电压拉高或拉低一输出电压。其中，第一与第二输入运算放大器内的晶体管为彼此互补。其中，第一输入与第一输出运算放大器内的晶体管彼此互补，而第二输入与第二输出运算放大器内的晶体管为彼此互补。

为使本发明的上述内容能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。

附图说明

图1示出了本发明实施例的前置放大器的方块图。

图2A与图2B示出了本实施例的输入运算放大器的详细电路图。

图2C示出了本实施例的输出模块的详细电路图。

图2D与图2E示出了本实施例的反馈电路的详细电路图。

图3示出了本实施例的前置放大输入差动电压对的方法的流程图。

附图符号说明

110、130：输入运算放大器

111、112、113、114、121、122、131、132、133、134、211、212、213、214、221、222、223、224、231、232：晶体管

120、140：反馈电路

123、124：电流镜

125：电流镜模块

150：输出模块

151、152：输出运算放大器

153：反相器

具体实施方式

图1示出了本发明实施例的前置放大器的方块图。本发明实施例的前置放大器用于接收器。请参考图1。前置放大器100包括输入运算放大器110与130、反馈电路120与140，以及一输出模块150。前置放大器100用以前置放大一输入差动电压对VinN与VinP，以拉高或拉低一输出电压Vo。

输入运算放大器110与130接收并放大输入差动电压对VinN与VinP，输入运算放大器110输出一第一差动电压对V1N与V1P至输出模块150，输入运算放大器130输出一第二差动电压对V2N与V2P至输出模块150。输入运算放大器110与130的晶体管为彼此互补。

输出模块150包括输出运算放大器151与152，和反相器153。输出运算放大器151接收并放大第一差动电压对V1N与V1P，输出上述已放大第一差动电压对的其中的一差动电压至反相器153。上述已放大的第一差动电压对中的被输出的差动电压定义为第一输出已放大电压Va1。输出运算放大器152接收并放大第二差动电压对V2N与V2P，输出上述已放大第二差动电压对的其中的一差动电压至反相器153。上述已放大的第二差动电压对中被输出的差动电压定义为第二输出已放大电压Va2。反相器153依据第一与第二输出已放大电压Va1与Va2来拉低或拉高一输出电压Vo。

输入运算放大器110内的晶体管与输出运算放大器151内的晶体管为彼此互补，而输入运算放大器130内的晶体管与输出运算放大器152内的晶体管为彼此互补。

反馈电路120与140也接收输入差动电压对VinN与VinP。当输入差动电压对VinN与VinP的共模电压高于一第一阈值时，反馈电路120即拉高第一差动电压对V1N与V1P，使得输出运算放大器151不被非致能。当输入差动电压对VinN与VinP的共模电压低于一第二阈值时，反馈电路140即拉低第二差动电压对V2N与V2P，使得输出运算放大器152不被非致能。

现详述本发明实施例的前置放大器100的详细电路图与其动作。在本实施例中，输入运算放大器110与130、反馈电路120与140，以及输出模块150被高电源电压Vdd与低电源电压Vss供电。

图2A示出了本实施例的输入运算放大器110的详细电路图。请参考图2A，输入运算放大器110包括晶体管111、112、113与114。输入运算放大器110于晶体管111与112的栅极接收输入差动电压对VinN与VinP，并据以于晶体管113与114的栅极输出第一差动电压对V1N与V1P。

图2B示出了本实施例的输入运算放大器130的详细电路图。请参考图2B，输入运算放大器130包括用以接收输入差动电压对VinN与VinP的晶体管131与132，和用以输出第二差动电压对V2N与V2P的晶体管133与134。

在本发明实施例中，在输入运算放大器110中，用来接收的晶体管111与112为PMOS，而在输入运算放大器130中，用来接收的晶体管131与132为NMOS。在输入运算放大器110中，用来输出的晶体管113与114为NMOS，而在输入运算放大器130中，用来输出的晶体管133与134为PMOS。输入运算放大器110与130内的晶体管为彼此互补。

图2C示出了本实施例的输出模块150的详细电路图。在本实施例中，在输出模块150的输出运算放大器151包括晶体管211、212、213与214，而输出模块150的输出运算放大器152包括晶体管221、222、223与224。输出运算放大器151于晶体管211与212的栅极接收第一差动电压对V1N与V1P，据以于晶体管213与214的栅极得到被放大的第一差动电压对V1N’与V1P’，并输出被放大第一差动电压对V1N’与V1P’的其一作为第一输出已放大电压Va1至反相器153。在本实施例中，电压V1N’被输出为第一输出已放大电压Va1。

在本实施例中，输出运算放大器152包括晶体管221、222、223与224，其电路与动作与输出运算放大器151相似。在本实施例中，第二差动电压对中的电压V2P’被作为第二输出已放大电压Va2。

在输出运算放大器151中，用以接收的晶体管211与212为NMOS，而用以输出的晶体管213与214为PMOS。输出与输入运算放大器110与151内的晶体管为彼此互补，而输入与输出运算放大器130与152内的晶体管为彼此互补。

在本实施例中，反相器153包括晶体管231与232。晶体管231与232 分别于其栅极接收第一与第二输出已放大电压Va1与Va2，并依据第一与第二输出已放大电压Va1与Va2，拉高或拉低位于晶体管231与232的漏极之间的节点的电压，作为输出电压Vo。

图2D示出了本实施例的反馈电路120的详细电路图。请参考图2D，反馈电路120包括一输入晶体管对121与122、电流镜123与124，与电流镜模块125。

请参考图2D。输入晶体管对121与122于其栅极接收输入差动电压对VinN与VinP。电流镜123的输入端耦接至输入晶体管对121与122的漏极端。电流镜124与电流镜123并联耦接。电流镜124的输入端耦接至电流镜123的输出端。电流镜模块125的输入端耦接至电流镜124的输出端。电流镜模块125的输出端耦接至图2A的输入运算放大器110的晶体管113与114的栅极端。电流镜模块125的输出端的电压也定义为第一差动电压对V1N与V1P。

现详述反馈电路120的动作。在本实施例中，当共模电压高于第一阈值时，输入晶体管对121与122会被关闭，使得电流镜123也会被非致能。因此，偏压电流Ib被输入至电流镜124，而非被输入至电流镜123。在本实施例中，第一阈值实质上等于高电源电压Vdd减去反馈电路120的晶体管121与122的阈值电压。

当接收到偏压电流Ib时，电流镜124即复制偏压电流Ib来产生一输出电流Io2。电流镜模块125接收并复制电流Io2，以产生两输出电流Io3与Io4。输出电流Io3与Io4将电流镜模块125的输出端的电压拉高一调整量，此调整量等于电流镜模块125的晶体管的源极与栅极间的跨压。亦即，反馈电路120拉高第一差动电压对V1N与V1P。

因此，当输入差动电压对VinN与VinP的共模电压高于第一阈值时，反馈电路120即拉高第一差动电压对V1N与V1P。

在本实施例中，输入晶体管121与122由偏压电流Ib偏压。当输入差动电压对VinN与VinP的共模电压不高于第一阈值时，输入晶体管对121与122被关闭，以产生等于偏压电流Ib的一输入电流Ii。输入电流Ii被输入至电流镜123。电流镜123复制输入电流Ii来产生输出电流Io1。输出电流Io1等于偏压电流Ib。亦即，偏压电流Ib流入电流镜123，而非流入电流镜124。

因此，电流镜124被非致能，使得电流镜模块125也被非致能。电流镜模块的输出端的电压即保持不变。换句话说，当输入差动电压对的共模电压不高于第一阈值时，反馈电路120将第一差动电压对V1N与V1P保持不变。

现说明反馈电路120的功效。请参考图2A、图2C与图2D。在图2A中，当输入差动电压对VinN与VinP的共模电压高于第一阈值时，晶体管111与112被关闭。因此，位于晶体管113与114的栅极的第一差动电压对V1N与V1P接近低电源电压Vss。此低电源电压Vss可能使图2C的输出运算放大器151的晶体管211与212关闭。若晶体管211与212被关闭，则无论输入差动电压VinN高于或低于输入差动电压VinP，输出已放大电压Va1均维持于高电平。如此，反相器130可能无法产生正确的输出电压Vo。输出电压Vo的工作周期(Duty cycle)可能不正确。

因此，在本实施例中，当输入差动电压对VinN与VinP的共模电压高于第一阈值时，图2D的反馈电路120即将第一差动电压对V1N与V1P拉高一调整量。此调整量等于电流镜模块125的晶体管的源极与栅极间的跨压。通过拉高第一差动电压对V1N与V1P，图2C的输出运算放大器151的晶体管211与212被导通。如此，输出运算放大器151不会被非致能，并可正常地运作。

当该输入差动电压VinN与VinP的共模电压不高于第一阈值时，图2A的输入运算放大器110的晶体管111与112被导通，且晶体管113与114输出第一差动电压对V1N与V1P。此时，第一差动电压对V1N与V1P不接近低电源电压Vss。输出运算放大器151不会被非致能。因此，第一差动电压对V1N与V1P不需被拉高。反馈电路120即保持第一差动电压对V1N与V1P不变。

当运算放大器151与152未被非致能时，反相器153即依据运算放大器151与152所输出的输出已放大电压Va1与Va2来拉高或拉低输出电压Vo。如此，即可得到正确的输出电压Vo的工作周期。因此，若输入差动电压对VinN与VinP的共模电压过高，通过使用反馈电路120，前置放大器100仍可前置放大输入差动电压对VinN与VinP，产生输出电压Vo。

图2E示出了本实施例的反馈电路140的详细电路图。反馈电路140与反馈电路120相似，于此不再赘述反馈电路140的动作。反馈电路120与140的晶体管为彼此互补。在本实施例中，当输入差动电压VinN与VinP的共模电压低于第二阈值时，反馈电路140即拉低第二差动电压对V2N与V2P，使得输出运算放大器152不会被非致能。当输入差动电压VinN与VinP的共模电压不低于第二阈值时，反馈电路140即保持第二差动电压对V2N与V2P不变。

在本实施例中，第二阈值实质上等于低电源电压Vss加上反馈电路140中，用以接收输入差动电压对VinN与VinP的晶体管的阈值。

因此，通过使用反馈电路140，即使输入差动电压对VinN与VinP的共模电压过低，输出运算放大器152仍不会被非致能。因此，若输入差动电压对VinN与VinP的共模电压过低，前置放大器100仍可前置放大输入差动电压对VinN与VinP，并正确地拉低或拉高输出电压Vo。如此，即可得到正确的输出电压Vo的工作周期。

在本实施例中，当输入差动电压对的共模电压过高时，反馈电路120可以拉高第一差动电压对；而当输入差动电压对的共模电压过低时，反馈电路140可以拉低第二差动电压对。如此可避免输出运算放大器被非致能，使得输出电压Vo可以被正确地拉高或拉低。本发明的前置放大器100可适用于共模电压介于低电源电压Vss与高电源电压Vdd间的输入差动电压对。因此，本实施例的前置放大器100具有全摆幅共模电压范围。

图3示出了本实施例的前置放大输入差动电压对VinN与VinP的方法的流程图。此方法用于接收器中的前置放大器100。请参考图3。在步骤310中，输出差动电压对VinN与VinP分别被输入运算放大器110与130放大，分别输出第一差动电压对V1N与V1P与第二差动电压对V2N与V2P。

接着，第一与第二差动电压对被拉低、或拉高、或保持不变，使得输出运算放大器151与152不会被非致能。

步骤320与330对应第一差动电压对V1N与V1P。在步骤320中，当输入差动电压对VinN与VinP的共模电压高于第一阈值时，第一差动电压对V1N与V1P被拉高，使得运算放大器151不会被非致能。

在步骤330中，当输入差动电压对VinN与VinP的共模电压不高于第一阈值时，第一差动电压对V1N与V1P保持不变。

步骤340与350对应第二差动电压对V2N与V2P。在步骤340中，当输入差动电压对VinN与VinP的共模垫压低于第二阈值时，第二差动电压对V2N与V2P被拉低，使得第二输出运算放大器152不会被非致能。

在步骤350中，当输入差动电压对VinN与VinP的共模电压不低于第二阈值时，第二差动电压对V2N与V2P保持不变。

在步骤360中，第一差动电压对V1N与V1P被输出运算放大器151放大，且被放大的第一差动电压对V1N’与V1P’的其一被输出，作为第一输出已放大电压Va1。

在步骤370中，第二差动电压对V2N与V2P被输出运算放大器152放大，且被放大的第二差动电压对V2N’与V2P’的其一被输出，作为第二输出已放大电压Va2。

接着，在步骤380中，依据第一与第二输出已放大电压Va1与Va2，拉高或拉低输出电压Vo。

在本实施例中，当输入差动电压对的共模电压过高或过低时，此方法拉高第一差动电压对或拉低第二差动电压对，以避免输出运算放大器被非致能。因此，通过应用本发明实施例的方法，共模电压通过低电源电压Vss与高电源电压Vdd的输入差动电压对，均可以被前置放大，产生具有正确工作周期的输出电压。

综上所述，虽然本发明已以一较佳实施例披露如上，但其并非用以限定本发明。本领域技术人员，在不脱离本发明的精神和范围的前提下，当可作若干的更改与修饰。因此，本发明的保护范围应以本发明的权利要求为准。

Claims

1.一种前置放大器，用于一接收器，该前置放大器包括：

一第一输入运算放大器与一第二输入运算放大器，用以放大一输入差动电压对，分别输出一第一差动电压对与一第二差动电压对，该第一与该第二输入运算放大器内的晶体管彼此互补；

一输出模块，包括：

一第一输出运算放大器，用以放大该第一差动电压对，输出该已放大的第一差动电压对的其一，作为一第一输出已放大电压；

一第二输出运算放大器，用以放大该第二差动电压对，输出该已放大的第二差动电压对的其一，作为一第二输出已放大电压；该第一输入与该第一输出运算放大器内的晶体管为彼此互补，该第二输入与该第二输出运算放大器内的晶体管为彼此互补；及

一反相器，用以依据该第一与该第二输出已放大电压，来拉高或拉低一输出电压；

一第一反馈电路，用以当该输入差动电压对的共模电压高于一第一阈值时，拉高该第一差动电压对，使得该第一输出运算放大器不被非致能；以及

一第二反馈电路，用以当该输入差动电压对的共模电压低于一第二阈值时，拉低该第二差动电压对，使得该第二输出运算放大器不被非致能。

2.如权利要求1所述的前置放大器，其中，当该输入差动电压对的共模电压不高于该第一阈值时，该第一反馈电路保持该第一差动电压对不变。

3.如权利要求1所述的前置放大器，其中，当该输入差动电压对的共模电压不低于该第二阈值时，该第二反馈电路保持该第二差动电压对不变。

4.如权利要求1所述的前置放大器，其中，该第一与该第二反馈电路内的晶体管为彼此互补。

5.如权利要求1所述的前置放大器，其中，该第一反馈电路，包括：

一输入晶体管对，接收该输入差动电压对，当该输入差动电压对的共模电压高于该第一阈值时，该输入晶体管对被关闭；

一第一电流镜，当该输入差动电压对的共模电压高于该第一阈值时，该第一电流镜被非致能；

一第二电流镜，与该第一电流镜并联耦接，当该输入差动电压对的共模电压高于该第一阈值时，复制一偏压电流，产生一第二输出电流；以及

一电流镜模块，当该输入差动电压对的共模电压高于该第一阈值时，复制该第二输出电流来产生一第三输出电流与一第四输出电流，以拉高该电流镜模块的输出端的电压；

其中，该电流镜模块的输出端的电压定义为该第一差动电压对。

6.如权利要求5所述的前置放大器，其中，当该输入差动电压对的共模电压不高于该第一阈值时，该输入晶体管对被该偏压电流偏压，并被导通以产生等于该偏压电流的一输入电流，该第一电流镜复制该输入电流产生该第一输出电流，该第二电流镜与该电流镜模块被非致能，使得该第一差动电压对保持不变。

7.如权利要求1所述的前置放大器，其中，该第二反馈电路包括：

一第一输出晶体管对，用以接收该输入差动电压对，当该输入差动电压对的共模电压低于该第二阈值时，该输入晶体管对被关闭；

一第一电流镜，当该输入差动电压对的共模电压低于该第二阈值，该第一电流镜被非致能；

一电流镜模块，当该输入差动电压对的共模电压低于该第二阈值时，复制该第二输出电流，产生一第三输出电流与一第四输出电流，以拉低该电流镜模块的输出端的电压；

其中，该电流镜模块的输出端的电压定义为该第二差动电压对。

8.如权利要求7所述的前置放大器，其中，当该输入差动电压对不低于该第二阈值时，该输入晶体管对被该偏压电流偏压，并被导通以产生等于该偏压电流的一输入电流，该第一电流镜复制该输入电流，产生该第一输出电流，该第二电流镜与该电流镜模块被非致能，使得该第二差动电压对保持不变。

9.如权利要求7所述的前置放大器，其中，该前置放大器由一高电源电压与一低电源电压供电，该第一阈值实质上等于该高电源电压减去该第一反馈电路的一晶体管的一阈值电压，该第二阈值实质上等于该低电源电压加上该第二反馈电路的一晶体管的一阈值电压。

10.一种调整方法，用以前置放大一接收器的一输入差动电压对，用于一前置放大器，该方法包括：

分别以该前置放大器的一第一与一第二输入运算放大器放大一输入差动电压对，以分别输出一第一与一第二差动电压对；

当该输入差动电压对的共模电压高于一第一阈值时，该前置放大器的第一反馈电路拉高该第一差动电压对，使得该前置放大器的一第一输出运算放大器不被非致能；

当该输入差动电压对的共模电压低于一第二阈值时，该前置放大器的第二反馈电路拉低该第二差动电压对，使得该前置放大器的一第二输出运算放大器不被非致能；

以该第一输出运算放大器放大该第一差动电压对，来输出该已放大的第一差动电压对的其一，作为一第一输出已放大电压；

以该第二输出运算放大器放大该第二差动电压对，来输出该已放大的第二差动电压对的其一，作为一第二输出已放大电压；以及

依据该第一与该第二输出已放大电压拉高或拉低一输出电压；

其中，该第一与该第二输入运算放大器内的晶体管为彼此互补；

其中，该第一输入与该第一输出运算放大器内的晶体管彼此互补，而该第二输入与该第二输出运算放大器内的晶体管为彼此互补。

11.如权利要求10所述的方法，其中该方法还包括：

当该输入差动电压对的共模电压不高于该第一阈值时，保持该第一差动电压对不变。

12.如权利要求10所述的方法，其中该方法还包括：

当该输入差动电压对的共模电压不低于该第二阈值时，保持该第二差动电压对不变。

13.如权利要求10所述的方法，其中，该前置放大器由一高电源电压与一低电源电压供电；在拉高该第一差动电压对的步骤中，该前置放大器的第一反馈电路拉高该第一差动电压对；在拉低该第一差动电压对的步骤中，该前置放大器的第二反馈电路拉低该第二差动电压对；该第一阈值实质上等于该高电源电压减去该第一反馈电路的晶体管的阈值电压；该第二阈值实质上等于该低电源电压加上该第二反馈电路的晶体管的阈值电压。