CN101378017A - 一种硅基图形衬底上生长外延层的方法 - Google Patents
一种硅基图形衬底上生长外延层的方法 Download PDFInfo
- Publication number
- CN101378017A CN101378017A CNA200810200193XA CN200810200193A CN101378017A CN 101378017 A CN101378017 A CN 101378017A CN A200810200193X A CNA200810200193X A CN A200810200193XA CN 200810200193 A CN200810200193 A CN 200810200193A CN 101378017 A CN101378017 A CN 101378017A
- Authority
- CN
- China
- Prior art keywords
- silicon
- dielectric layer
- epitaxial loayer
- substrate
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
一种硅基图形衬底上生长外延层的方法,包括如下步骤:提供硅衬底;在硅衬底表面生长第一外延层;在第一外延层远离硅衬底的表面生长第一介质层;将第一介质层的一部分腐蚀除去;刻蚀第一外延层,至露出硅衬底后停止;在硅衬底上形成凹陷结构;在硅衬底的凹陷结构的底部和侧面制备第二介质层;腐蚀第一介质层;采用外延方法生长连续的第二外延层。本发明的优点在于:可以解决硅衬底上生长外延层容易龟裂的问题;可以降低外延生长中的位错密度和缺陷密度,提高晶体质量;可以解决硅容易向外扩散的问题;工艺可重复性好。
Description
【技术领域】
本发明涉及半导体材料的生长方法,尤其涉及一种硅基图形衬底上生长外延层的方法。
【背景技术】
在半导体材料的异质外延生长领域,硅衬底作为一种价格低廉,生产工艺成熟,最易获得的衬底材料,越来越受到人们的重视。在采用硅衬底进行异质外延的技术中,如何解决异质外延中的应力释放以及衬底硅原子的扩散问题等诸多问题一直困扰着人们。
下面以GaN对硅衬底异质外延中遇到的问题加以分析。
GaN材料作为新型的宽禁带半导体材料,近年来一直是国际上化合物半导体研究方面的热点。由于GaN属于直接带隙材料,可与InN,AlN形成组分连续可变的三元或四元固溶体合金体(AlGaN、InGaN、AlInGaN),对应的波长覆盖了红光到近紫外光的范围;而且具有化学稳定性和热稳定性好等优越的特性,因此在光电子领域具有极大的应用前景。其次,GaN材料与Si、GaAs等其他材料相比,在高电场强度下,具有更大的电子迁移速度,这样也就使之在微电子器件方面也具有了很高的研究价值。
通过各国科学家多年的努力,GaN基材料及其器件已经得到了长足的发展。从1971年Pankove报道第一个GaN发光二极管到Nakamura又研制出了GaN基的蓝光激光器仅仅只是二十几年的时间。近年来,有关于GaN基的材料和器件的研究和发展更是大大的加速了。这些喜人的成绩给广大研究者很大的鼓励,但是,对于GaN材料,存在着一个很大的问题:GaN没有同质衬底,现在所有成熟的器件都是以蓝宝石异质衬底为基础的。然而,对于外延衬底来说,有很多种,除了蓝宝石衬底外,还有诸如SiC衬底和Si衬底等等。
Si衬底上生长GaN材料,与通常采用蓝宝石衬底或者SiC衬底生长GaN材料有很大不同,虽然如上所述有很多优点,但是其难度要比蓝宝石上外延GaN要大得多,具体的说主要有以下的问题存在。
首先,Si衬底上外延GaN具有很大的晶格失配为17%。其次,Si衬底和GaN之间较大的热膨胀系数差异导致较大的热失配。Si的热膨胀系数为3.59×10-6K-1,而GaN的热膨胀系数为5.59×10-6K-1,二者相差很大,为56%,在高温生长以后降温的过程中由于Si衬底和外延层的热膨胀系数不同就会产生很大的张应力,这也是导致GaN外延层微裂的主要原因。由于晶格失配应力和热失配应力均为张应力,因此在生长过程和降温过程都有可能产生裂纹。
另一个问题就是极性问题,由于Si原子间形成的健是纯共价键属非极性半导体,而GaN、AlN或其它化合物半导体原子间是极性键,属极性半导体。对于极性/非极性异质结界面有许多物理性质不同于传统异质结器件,界面原子、电子结构、晶格失配、界面电荷和偶极距、带阶、输运特性等都会有很大的不同,这也是研究Si衬底上GaN材料和器件所必须认识到问题。
最后,Si衬底上Si原子的扩散也是一个重要问题,在高温生长过程中Si原子的扩散加剧,在外延层中就会含有一定量的Si原子,这些Si原子可以与生长气氛中的氨气形成SiN非晶薄膜,降低外延层的晶体质量,另外Ga原子也可以扩散到Si衬底表面,并与衬底发生回熔刻蚀现象,这样也可以使得外延层的晶体质量降低。
因此,如何降低应力、防止微裂,如何隔离衬底与外延层之间的扩散是主要Si衬底上生长GaN外延层所要解决的最主要的问题。
现有报道的主要有如下的几种解决手段:
1.梯度组分AlGaN缓冲层方法
梯度组分AlGaN缓冲层的原理就是在GaN和AlN缓冲层之间插入梯度组AlGaN,使得AlN缓冲层与GaN外延层之间存在渐进的过渡,逐渐改变A1和Ga的组分。这样的方法可以明显的降低外延层中的位错,也可以明显的降低裂纹的密度。
2.渐变组分AlGaN缓冲层方法
与上一种方法类似的是,H.Marchand等人采用AlN—GaN梯度缓冲层的方法,得到了比较好的效果。与以上一种方法不同的是,所用的缓冲层不是AlN缓冲层,而是从缓冲层开始就逐渐增加Ga的含量。通过TEM可以观察到,在接近衬底处,位错很多,但是经过组分的渐变,位错明显减少;另外,这样可以利用AlN与GaN晶格常数的差别形成压应力。在实验中,他们发现最终GaN层中呈现的是压应力而不是张应力。
3.超晶格缓冲层方法
超晶格缓冲层的方法就是直接在Si衬底上生长超晶格缓冲层,然后外延GaN,这样超晶格层既可以缓解衬底与外延层之间的应力,又可以降低外延层位错密度,还可以阻止来自衬底的Si扩散。但是这样方法有存在的问题是,直接在Si衬底上生长超晶格层比较困难,这样超晶格缓冲层的作用也就弱化了。
4.超晶格插入层方法
与上述的方法类似,Eric Feltin等人在GaN外延层与AlN缓冲层之间采用10个周期的AlN/GaN超晶格做插入层,AlN层和GaN层厚度分别为3nm和4nm,生长出了较厚且没有裂纹的GaN晶体(0.9—2.5μm)。采用超晶格结构可以产生额外的压应力,此外超晶格能够很好的过滤位错,特别是穿透位错,从而可以明显提高外延层的晶体质量。
随着超晶格插入层层数的增加,张应变减少。TEM显示位错密度随厚度变化从1010cm-2到2.5×109cm-2,PL谱I2峰半宽度为6meV(10K),X光Rocking半宽度为500arcsec。
与上述方法相比较,这样做有明显的有点,首先AlN缓冲层的生长要比直接生长超晶格缓冲层要容易,其次采用超晶格插入层也很好的保证了超晶格层的晶格质量,更有利于隔离穿透位错。但是,总体说来,超晶格插入层的生长要求比较高。
5.选择区域外延(SAG)方法
SAG方法的基本原理就是利用GaN晶核在介质掩蔽膜和衬底上的生长选择性,把GaN外延层限制生长在没有隐蔽膜的区域,形成分立的外延层,由此释放外延层的张应力。Y.Honda等人最早采用了选择区域外延方法。他们首先采用SiO2薄膜在衬底上形成正方形的“围堰”,然后生长AlN缓冲层,GaN外延层,利用该方法可实现XRD双晶测量(0004)Rocking curve半宽度为388arcsec。但是,这种方法有一个缺点,就是“围堰”的尺寸有一个临界值,一般“围堰”边长超过0.5mm就会使得GaN外延层上形成裂纹。
6.低温AlN插入层方法
A.Krost等人采用了在高温GaN外延层插入低温AlN插入层方法,这种方法可以有效的控制GaN外延层的应力,并且降低位错密度,张应力和位错密度都随着插入层数量的增加而减少。AlN插入层的方法和超晶格插入层方法也有类似之处,就是采用插入的方法使得外延层的中应力得到缓解,但是这样生长方法比超晶格插入层方法更容易,所以可操作性也更强。A.Krost等人采用这种方法成功的生长出了7微米无裂纹的GaN外延层,这也是现在最好的结果。
7.图形衬底方法
在Si衬底上刻蚀一定深度的图形,在图形之间的Si衬底上生长GaN,通过横向外延使之聚合,形成外延层下面中空结构,释放张应力。这种方法在蓝宝石衬底上就有过应用,但是与蓝宝石衬底不同的是,在Si衬底上生长GaN,横向生长非常缓慢,所以要达到横向的聚合也是很困难的。所以技术要求也很高。
8.SOI衬底技术
如果衬底的厚度小于传统的临界厚度,那么外延层有效的临界厚度将变得无限大;如果衬底比外延层薄,则镜像力把位错限制在衬底里。因此,SOI衬底不但解决大失配外延系统高位错密度的问题,同时可以释放热失配所产生的应力,是生长GaN比较好的方法,但缺点是成本较高。
9.通过离子注入的Si衬底预应力技术
这种方法的基本原理就是采用改变Si衬底来适应GaN外延层晶格常数,而不是改变外延薄膜的条件来适应衬底的特性。这种方法是采用N+注入Si(111)衬底,然后按常规的方式用MOCVD生长GaN,实验中注入计量从2×1014,到2×1016;N+能量从60keV到100keV,通过实验发现,外延层GaN的张应力由于Si衬底中应力的增加而减少。但是这种方法应用范围不大,因为之所以采用Si衬底生长GaN材料,就是为了利用Si材料能够很好的与传统器件集成,并且成本可以降低。
现有技术的上述诸方法中,各自重点均在于解决硅衬底上生长外延层所遇到的某一方面或者某几个方面的问题,而不能通盘考虑所遇到的各个问题,因此具有一定的局限性,有的方法甚至在有效的解决了某一个方面问题的同时,又引起了新的问题。
以上是硅衬底外延GaN材料时所遇到的问题。实际上,在硅衬底外延AlN、InGaN、AlGaN等其他三族氮化物衬底,以及外延SiGe、SiC或者ZnO等II-VI族化合物中也遇到与上述情况类似的问题,现有技术通常可以片面地解决一两个问题,但无法通盘考虑所遇到的多个问题。
【发明内容】
本发明所要解决的技术问题是,提供一种硅基图形衬底上生长外延层的方法,可以同时解决龟裂以及衬底的硅向外延层中扩散的问题,同时还可以提高外延层的晶体质量,并且此方法还要适合大批量生产。
为了解决上述问题,本发明提供了一种硅基图形衬底上生长外延层的方法,包括如下步骤:提供硅衬底;在硅衬底表面生长第一外延层;在第一外延层远离硅衬底的表面生长第一介质层;将第一介质层的一部分腐蚀除去,至露出第一外延层后停止;以保留的第一介质层为掩模,采用选择性腐蚀的方法刻蚀第一外延层,至露出硅衬底后停止;腐蚀露出的硅衬底,在硅衬底上形成凹陷结构;在硅衬底的凹陷结构的底部和侧面制备第二介质层;腐蚀第一介质层,至露出第一外延层;以露出的图形化的第一外延层为籽晶,采用外延方法生长连续的第二外延层。
作为可选的技术方案,所述第一外延层和第二外延层的材料为三族氮化物,所述第一外延层进一步包括缓冲层和籽晶层,所述缓冲层位于硅衬底和籽晶层之间。
作为可选的技术方案,所述第一介质层以及第二介质层的材料选自于氧化物、氮化物以及氮氧化物中的一种或多种,所述第一介质层的厚度大于10nm,所述第二介质层的厚大于1nm。
作为可选的技术方案,采用侧向腐蚀工艺腐蚀露出的硅衬底,以使硅衬底表面的图形化的第一外延层的图形边缘部分悬空。
作为可选的技术方案,所述将第一介质层的一部分刻蚀除去之后,保留的第一介质层为置于第一外延层表面的若干孤立凸块。
作为可选的技术方案,所述凸块的横截面的形状为菱形,所述菱形的边长小于100μm,菱形之间的距离小于100μm。
作为可选的技术方案,所述凸块的横截面的形状为条形,所述条形的宽度小于100μm,条形之间的距离小于100μm。
本发明的优点在于:
1、可以解决硅衬底上生长外延层容易龟裂的问题;
2、可以降低外延层中的位错密度和缺陷密度,提高外延层的晶体质量;
3、可以解决传统图形硅衬底上生长外延层时因为衬底上凹槽中的硅容易向外扩散,从而导致外延材料横向生长的速率很慢,难以合并形成连续的膜的问题;
4、工艺可重复性好,与平面工艺兼容,适合大批量生产。
【附图说明】
附图1为本发明所述硅基图形衬底上生长外延层的方法的具体实施方式的实施步骤流程图;
附图2至附图14所示为本发明所述硅基图形衬底上生长外延层的方法的具体实施方式的工艺步骤示意图。
【具体实施方式】
下面结合附图给出本发明提供的硅基图形衬底上生长外延层的方法的具体实施方式。
附图1为本具体实施方式的实施步骤流程图,包括如下步骤:步骤S100,提供硅衬底;步骤S110,在硅衬底表面生长第一外延层;步骤S120,在第一外延层远离硅衬底的表面生长第一介质层;步骤S130,将第一介质层的一部分腐蚀除去,至露出第一外延层后停止;步骤S140,以保留的第一介质层为掩模,采用选择性腐蚀的方法刻蚀第一外延层,至露出硅衬底后停止;步骤S150,腐蚀露出的硅衬底,在硅衬底上形成凹陷结构;步骤S160,在硅衬底的凹陷结构的底部和侧面制备第二介质层;步骤S170,腐蚀第一介质层,至露出第一外延层;步骤S180,以露出的图形化的第一外延层为籽晶,采用外延方法生长连续的第二外延层。
附图2至附图14所示为本具体实施方式的工艺步骤示意图。
附图2所示,参考步骤S100,提供硅衬底100。所述硅衬底可以是普通的单晶硅衬底,例如P型单晶硅、N型单晶硅或者本征单晶硅,也可以是应变硅、绝缘体上的硅(SOI)等其他经过工艺处理的硅衬底。
附图3所示,参考步骤S110,在硅衬底100表面生长第一外延层110。
于本具体实施方式中,所述第一外延层110的材料是三族氮化物,例如GaN、AlN、InGaN或者AlGaN等。所述第一外延层110也可以是其他半导体材料,如三族砷化物、II-VI族化合物半导体、锗硅或者碳化硅等。
所述第一外延层110进一步包括缓冲层111和籽晶层112,所述缓冲层位于硅衬底100和籽晶层112之间。此方案为可选技术方案,所述第一外延层110也可以是单独的一层外延层,在后续工艺中,此单独的一层外延层的作用相当于所述籽晶层112。所述缓冲层111采用物理学与晶体学性质介于硅衬底100和籽晶层112之间的材料,例如对于籽晶层112为GaN而言,所述缓冲层111可以采用AlN、InGaN或者AlGaN中的一种。采用缓冲层111的目的在于可以提高籽晶层的晶体质量。
附图4所示,参考步骤S120,在第一外延层110远离硅衬底100的表面生长第一介质层120。
第一介质层120的作用在于作为后续腐蚀第一外延层110的工艺中作为腐蚀的阻挡层。
作为可选的技术方案,所述第一介质层120的材料选自于氧化硅、氮化硅以及氮氧化硅中的一种或多种。上述材料制备工艺成熟,制备成本较低,并且化学性质稳定,在后续工艺中不会引起额外的污染,因此是优选的技术方案。所述第一介质层120的材料自于氧化物、氮化物以及氮氧化物中的多种,上述情况是指第一介质层120是由氧化硅、氮化硅以及单氧化硅等构成的多层复合结构。所述第一介质层120的厚度范围以大于10nm为佳,此厚度可以保证第一介质层120的发挥其腐蚀阻挡的作用。
附图5所示,参考步骤S130,将第一介质层120的一部分腐蚀除去,至露出第一外延层110后停止。
将第一介质层120的一部分腐蚀除去采用半导体工艺中常见的光刻工艺,此处不再赘述。所述将第一介质层120的一部分刻蚀除去之后,保留的第一介质层为置于第一外延层110表面的若干孤立凸块121、122、123和124。凸块的横截面的形状选自于矩形和菱形中的一种。
附图5采用的是本领域内描述工艺流程的常用表达方式,是步骤S130实施完毕后得到的晶圆结构的剖面图。附图6所示为附图5沿AA方向的横截面示意图,凸块的横截面形状为菱形。为了在后续生长第二外延层的工艺中,保证菱形凸块上生长的籽晶层的内部应力控制在工艺允许的范围内,所述菱形的边长小于100μm为佳。为了保证后续生长第二外延层的工艺中,生长于被凸块所限定的位置的外延籽晶之间可以通过侧向外延合并起来,所述菱形之间的距离小于100μm为佳。
类似地,附图7是凸块的横截面形状为条形的情况下,沿AA方向的横截面示意图。所述条形的宽度小于100μm,条形之间的距离小于100μm为佳。
所述凸块将用做腐蚀第一外延层的阻挡图形。
附图8所示,参考步骤S140,以保留的第一介质层为掩模,采用选择性腐蚀的方法刻蚀第一外延层110,至露出硅衬底100后停止。
所述选择性腐蚀方法是本领域内常用的腐蚀手段,例如可以采用等离子刻蚀的手段刻蚀第一外延层110。
第一外延层110被腐蚀后,形成若干与孤立凸块121、122、123和124相对应的外延岛111、112、113和114,即获得了由上述外延岛所构成的图形化的第一外延层。
附图9所示,参考步骤S150,腐蚀露出的硅衬底100,在硅衬底100上形成凹陷结构101、102和103。
所述腐蚀可以采用干法刻蚀或者湿法腐蚀等常见的半导体腐蚀工艺。
于本具体实施方式中,采用侧向腐蚀工艺腐蚀露出的硅衬底,以使硅衬底表面的图形化的第一外延层的图形边缘部分悬空,即使外延岛111、112、113和114的边缘部分悬空。所述侧向腐蚀工艺包括采用KOH或者TMAOH等腐蚀液腐蚀硅衬底,上述方法在可以在腐蚀硅衬底表面以形成凹槽的同时,也腐蚀凹槽的侧壁,使凹槽的宽度变宽,从而使外延岛111、112、113和114的边缘部分悬空,上述情况可以参见附图9中的叙述。
使外延岛111、112、113和114的边缘部分悬空的优点在于,后续生长的连续的第二外延层是通过外延岛111、112、113和114同硅衬底100相连接的,外延岛111、112、113和114的边缘部分悬空可以降低外延岛同衬底硅的接触面积,从而降低两者之间的结合强度,达到制备柔性缓冲层、减小应力的目的。
附图10所示,参考步骤S160,在硅衬底100的凹陷结构101、102和103的底部和侧面制备第二介质层131、132和133。
可以采用选择性生长的方法生长第二介质层130,以保证其只生长于凹陷结构101、102和103的底部和侧面,而不生长于外延岛111、112、113和114的表面和侧面。所述选择性生长的方法包括采用热氧化法,例如干氧氧化或者湿氧氧化法,生长二氧化硅作为第二介质层131、132和133。由于热氧化法生长氧化硅需要衬底提供硅做为反应物质,而外延岛111、112、113和114的材料是三族氮化物,因此热氧化法不会在外延岛111、112、113和114的表面和侧面生成氧化硅。对于由其他材料所构成的第一外延层和第二介质层的组合,可以根据实际情况选择生长工艺,以实现选择性生长。
也可以采用非选择性生长的方法生长连续的第二介质层,再通过光刻和腐蚀的方法,将外延岛111、112、113和114的表面的第二介质层去除。
在硅衬底100的凹陷结构101、102和103的底部和侧面制备第二介质层131、132和133的目的在于抑制在后续生长第二外延层的过程中,硅衬底100中的硅原子相外延层中扩散对外延层的晶体质量产生影响。所述第二介质层131、132和133的材料选自于氧化硅、氮化硅以及氮氧化硅中的一种或多种。上述材料制备工艺成熟,制备成本较低,并且化学性质稳定,在后续工艺中不会引起额外的污染,因此是优选的技术方案。第二介质层131、132和133的厚度范围以大于1nm为佳,此厚度可以保证第二介质层130发挥其阻挡硅原子扩散的作用。
附图11所示,参考步骤S170,腐蚀第一介质层120,至露出第一外延层110。
所述腐蚀可以采用本领域的常规方法。采用光刻胶做掩模,通过曝光和显影的方法将与由第一外延层110形成的外延岛111、112、113和114上方对应的光刻胶除去,然后采用等离子刻蚀或者湿法腐蚀的方法腐蚀第一介质层120。
若步骤S160中采用了非选择性生长工艺,则生长的第二介质层130不仅覆盖了凹陷结构101、102和103的底部和侧面,也同时将晶圆表面的其他部分也一同覆盖,因此在腐蚀第一介质层120的步骤中,首先腐蚀去除的是外延岛111、112、113和114上方对应的第二介质层130,使第一介质层120露出之后,再腐蚀第一介质层120。第二介质层130的腐蚀方法同第一介质层120相类似,同样可以采用等离子刻蚀或者湿法腐蚀的方法。腐蚀至露出外延岛111、112、113和114的表面后停止。
参考步骤S180,以露出的图形化的第一外延层为籽晶,采用外延方法生长连续的第二外延层140。
所述的露出的图形化的第一外延层为由第一外延层110形成的外延岛111、112、113和114。
此步骤可以采用金属有机化学汽相淀积(MOCVD)、分子束外延(MBE)或者氢化物汽相外延(HVPE)等方法生长第二外延层140。
附图12至附图14表示了一种外延工艺的生长过程示意图。附图12所示,以外延岛111、112、113和114为籽晶,采用外延工艺在其表面生长第二外延层籽晶141、142、143和144。附图13所示,改变外延工艺的生长条件为侧向生长的工艺条件,该工艺条件的特点是可以抑制第二外延层籽晶141、142、143和144在纵向的生长而加快其在横向的生长速度。附图14所示,在侧向生长的工艺条件下,第二外延层籽晶141、142、143和144相互靠近并最终相互连接在一起,从而形成连续的第二外延层140。上述外延生长方法被称为侧向外延法,其目的在于将独立的籽晶生长成连续的外延层,侧向外延法的技术细节以及如何调整工艺参数以控制外延的生长方向均属于本领域内技术人员的公知技术。
由于外延岛111、112、113和114的边缘部分悬空,因此可以降低外延岛同衬底硅的接触面积,从而降低两者之间的结合强度,达到制备柔性缓冲层、减小应力的目的。
上述步骤实施完毕后,得到的连续的第二外延层140具有无龟裂、位错密度低的优点,并且是连续的外延层,可以用于后续其上继续生长发光二极管、激光器二极管、探测器、高迁移率晶体管等任意器件结构。
上述方法中的各个步骤均采用平面工艺中常见的工艺方法,例如光刻、干法刻蚀以及湿法腐蚀等,因此工艺成熟,可重复性好,与现有的器件平面工艺兼容,适合大批量生产。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种硅基图形衬底上生长外延层的方法,其特征在于,包括如下步骤:
提供硅衬底;
在硅衬底表面生长第一外延层;
在第一外延层远离硅衬底的表面生长第一介质层;
将第一介质层的一部分腐蚀除去,至露出第一外延层后停止;
以保留的第一介质层为掩模,采用选择性腐蚀的方法刻蚀第一外延层,至露出硅衬底后停止;
腐蚀露出的硅衬底,在硅衬底上形成凹陷结构;
在硅衬底的凹陷结构的底部和侧面制备第二介质层;
腐蚀第一介质层,至露出第一外延层;
以露出的图形化的第一外延层为籽晶,采用外延方法生长连续的第二外延层。
2.根据权利要求1中所述的硅基图形衬底上生长外延层的方法,其特征在于,所述第一外延层和第二外延层的材料为三族氮化物。
3.根据权利要求1或2中所述的硅基图形衬底上生长外延层的方法,其特征在于,所述第一外延层进一步包括缓冲层和籽晶层,所述缓冲层位于硅衬底和籽晶层之间。
4.根据权利要求1或2中所述的硅基图形衬底上生长外延层的方法,其特征在于,所述第一介质层以及第二介质层的材料选自于氧化物、氮化物以及氮氧化物中的一种或多种。
5.根据权利要求4中所述的硅基图形衬底上生长外延层的方法,其特征在于,所述第一介质层的厚度大于10nm。
6.根据权利要求4中所述的硅基图形衬底上生长外延层的方法,其特征在于,所述第二介质层的厚大于1nm。
7.根据权利要求1或2中所述的硅基图形衬底上生长外延层的方法,其特征在于,采用侧向腐蚀工艺腐蚀露出的硅衬底,以使硅衬底表面的图形化的第一外延层的图形边缘部分悬空。
8.根据权利要求1或2中所述的硅基图形衬底上生长外延层的方法,其特征在于,所述将第一介质层的一部分刻蚀除去之后,保留的第一介质层为置于第一外延层表面的若干孤立凸块。
9.根据权利要求8中所述的硅基图形衬底上生长外延层的方法,其特征在于,所述凸块的横截面的形状为菱形,所述菱形的边长小于100μm,菱形之间的距离小于100μm。
10.根据权利要求8中所述的硅基图形衬底上生长外延层的方法,其特征在于,所述凸块的横截面的形状为条形,所述条形的宽度小于100μm,条形之间的距离小于100μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810200193XA CN101378017B (zh) | 2008-09-19 | 2008-09-19 | 一种硅基图形衬底上生长外延层的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810200193XA CN101378017B (zh) | 2008-09-19 | 2008-09-19 | 一种硅基图形衬底上生长外延层的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101378017A true CN101378017A (zh) | 2009-03-04 |
CN101378017B CN101378017B (zh) | 2010-12-01 |
Family
ID=40421486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810200193XA Active CN101378017B (zh) | 2008-09-19 | 2008-09-19 | 一种硅基图形衬底上生长外延层的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101378017B (zh) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102231414A (zh) * | 2011-06-03 | 2011-11-02 | 王楚雯 | Led的形成方法 |
CN102263178A (zh) * | 2011-06-03 | 2011-11-30 | 王楚雯 | 外延片及其形成方法 |
CN102778724A (zh) * | 2012-08-06 | 2012-11-14 | 南京邮电大学 | 基于硅衬底氮化物的悬空光波导器件及其制备方法 |
WO2012163046A1 (en) * | 2011-06-03 | 2012-12-06 | Tsinghua University | Semiconductor structure and method for forming the same |
CN103630966A (zh) * | 2013-03-29 | 2014-03-12 | 南京邮电大学 | 悬空氮化物光波导器件及其制备方法 |
CN103928499A (zh) * | 2014-04-22 | 2014-07-16 | 西安神光皓瑞光电科技有限公司 | 一种缓冲型衬底结构及其上的侧向外延生长方法 |
CN103996600A (zh) * | 2014-05-15 | 2014-08-20 | 西安神光皓瑞光电科技有限公司 | 一种提高图形化衬底外延晶体质量的方法 |
CN104724664A (zh) * | 2015-03-14 | 2015-06-24 | 王宏兴 | 单晶金刚石纳米柱阵列结构的制备方法和应用 |
CN106373866A (zh) * | 2016-09-22 | 2017-02-01 | 东莞市联洲知识产权运营管理有限公司 | 一种大尺寸硅基GaAs衬底制备方法 |
CN106893999A (zh) * | 2015-12-21 | 2017-06-27 | 中晟光电设备(上海)股份有限公司 | 一种GaN-on-Si晶圆的制备方法 |
CN109037026A (zh) * | 2017-06-09 | 2018-12-18 | 中国科学院上海高等研究院 | 外延层转移单晶硅用籽晶阵列衬底及其制备方法 |
CN110828626A (zh) * | 2018-08-09 | 2020-02-21 | 上海新微技术研发中心有限公司 | 半导体结构及其形成方法 |
CN112382657A (zh) * | 2020-11-16 | 2021-02-19 | 中国科学院物理研究所 | 图形硅衬底-硅锗薄膜复合结构及其制备方法和应用 |
CN113508467A (zh) * | 2021-03-30 | 2021-10-15 | 英诺赛科(苏州)科技有限公司 | 在图案化衬底上的iii族氮化物半导体器件 |
WO2021226839A1 (zh) * | 2020-05-12 | 2021-11-18 | 苏州晶湛半导体有限公司 | Ⅲ族氮化物结构及其制作方法 |
WO2024040513A1 (en) * | 2022-08-25 | 2024-02-29 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
2008
- 2008-09-19 CN CN200810200193XA patent/CN101378017B/zh active Active
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102263178A (zh) * | 2011-06-03 | 2011-11-30 | 王楚雯 | 外延片及其形成方法 |
WO2012163046A1 (en) * | 2011-06-03 | 2012-12-06 | Tsinghua University | Semiconductor structure and method for forming the same |
CN102231414A (zh) * | 2011-06-03 | 2011-11-02 | 王楚雯 | Led的形成方法 |
CN102778724A (zh) * | 2012-08-06 | 2012-11-14 | 南京邮电大学 | 基于硅衬底氮化物的悬空光波导器件及其制备方法 |
CN103630966A (zh) * | 2013-03-29 | 2014-03-12 | 南京邮电大学 | 悬空氮化物光波导器件及其制备方法 |
CN103928499A (zh) * | 2014-04-22 | 2014-07-16 | 西安神光皓瑞光电科技有限公司 | 一种缓冲型衬底结构及其上的侧向外延生长方法 |
CN103996600A (zh) * | 2014-05-15 | 2014-08-20 | 西安神光皓瑞光电科技有限公司 | 一种提高图形化衬底外延晶体质量的方法 |
CN104724664A (zh) * | 2015-03-14 | 2015-06-24 | 王宏兴 | 单晶金刚石纳米柱阵列结构的制备方法和应用 |
CN106893999B (zh) * | 2015-12-21 | 2018-03-02 | 中晟光电设备(上海)股份有限公司 | 一种GaN‑on‑Si晶圆的制备方法 |
CN106893999A (zh) * | 2015-12-21 | 2017-06-27 | 中晟光电设备(上海)股份有限公司 | 一种GaN-on-Si晶圆的制备方法 |
CN106373866A (zh) * | 2016-09-22 | 2017-02-01 | 东莞市联洲知识产权运营管理有限公司 | 一种大尺寸硅基GaAs衬底制备方法 |
CN109037026A (zh) * | 2017-06-09 | 2018-12-18 | 中国科学院上海高等研究院 | 外延层转移单晶硅用籽晶阵列衬底及其制备方法 |
CN110828626A (zh) * | 2018-08-09 | 2020-02-21 | 上海新微技术研发中心有限公司 | 半导体结构及其形成方法 |
WO2021226839A1 (zh) * | 2020-05-12 | 2021-11-18 | 苏州晶湛半导体有限公司 | Ⅲ族氮化物结构及其制作方法 |
CN112382657A (zh) * | 2020-11-16 | 2021-02-19 | 中国科学院物理研究所 | 图形硅衬底-硅锗薄膜复合结构及其制备方法和应用 |
CN113508467A (zh) * | 2021-03-30 | 2021-10-15 | 英诺赛科(苏州)科技有限公司 | 在图案化衬底上的iii族氮化物半导体器件 |
WO2024040513A1 (en) * | 2022-08-25 | 2024-02-29 | Innoscience (Zhuhai) Technology Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN101378017B (zh) | 2010-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101378017B (zh) | 一种硅基图形衬底上生长外延层的方法 | |
JP5331868B2 (ja) | 窒化物層上の光電子又は電子デバイス及びその製造方法 | |
US8384196B2 (en) | Formation of devices by epitaxial layer overgrowth | |
KR101909919B1 (ko) | 응력 완화 반도체 층 | |
US8803189B2 (en) | III-V compound semiconductor epitaxy using lateral overgrowth | |
US20140001438A1 (en) | Semiconductor devices and methods of manufacturing the same | |
US20240063340A1 (en) | METHOD FOR RELAXING SEMICONDUCTOR FILMS INCLUDING THE FABRICATION OF PSEUDO-SUBSTRATES AND FORMATION OF COMPOSITES ALLOWING THE ADDITION OF PREVIOUSLY UN-ACCESSIBLE FUNCTIONALITY OF GROUP lll-NITRIDES | |
EP2894662A1 (en) | Semiconductor structure including a gallium nitride layer on a substrate with an intermediate layer of amorphous silicon nitride | |
CN100505164C (zh) | 氮化物半导体衬底的制造方法及复合材料衬底 | |
JP2004524250A (ja) | 窒化ガリウム材料および方法 | |
WO2006127227A2 (en) | Gallium nitride based structures including substrates and manufacturing methods thereof | |
CN101771121A (zh) | 一种SiC或Si衬底GaN基晶体的结构及其生长方法 | |
CN105489714A (zh) | 一种多孔氮化铝复合衬底及其在外延生长高质量氮化镓薄膜中的应用 | |
JP2000331937A (ja) | 半導体基材及びその作製方法 | |
US8541771B2 (en) | Semiconductor device and method of manufacturing the same | |
KR20140021746A (ko) | 반도체 소자 및 그 제조 방법 | |
US20080251802A1 (en) | METHOD FOR DEPOSITION OF (Al,In,Ga,B)N | |
CN101615564B (zh) | 一种基于中间刻槽工序的无裂纹异质外延生长技术 | |
KR101901932B1 (ko) | 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 | |
CN113539786B (zh) | 硅基氮化镓外延结构及其制备方法 | |
CN113539786A (zh) | 硅基氮化镓外延结构及其制备方法 | |
Han | Growth of gallium nitride layers with very low threading dislocation densities |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |