CN101359655A - 以陶瓷为基板的发光二极管芯片封装结构及其制作方法 - Google Patents
以陶瓷为基板的发光二极管芯片封装结构及其制作方法 Download PDFInfo
- Publication number
- CN101359655A CN101359655A CN 200710143495 CN200710143495A CN101359655A CN 101359655 A CN101359655 A CN 101359655A CN 200710143495 CN200710143495 CN 200710143495 CN 200710143495 A CN200710143495 A CN 200710143495A CN 101359655 A CN101359655 A CN 101359655A
- Authority
- CN
- China
- Prior art keywords
- emitting diode
- light
- backlight unit
- diode chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 title claims description 50
- 238000010276 construction Methods 0.000 title claims description 38
- 238000005538 encapsulation Methods 0.000 title claims description 38
- 238000002360 preparation method Methods 0.000 title description 5
- 230000004308 accommodation Effects 0.000 claims abstract description 27
- 239000000084 colloidal system Substances 0.000 claims abstract description 15
- 230000005611 electricity Effects 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000012856 packing Methods 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 4
- 229910052709 silver Inorganic materials 0.000 claims 4
- 239000004332 silver Substances 0.000 claims 4
- 238000005452 bending Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
一种以陶瓷为基板的发光二极管芯片封装结构，其包括：陶瓷基板、导电单元、中空陶瓷壳体、复数个发光二极管芯片及封装胶体。该陶瓷基板具有一本体、复数个凸块、复数个贯穿该等凸块的贯穿孔及复数个分别形成于该本体侧面及每两个凸块之间的半穿孔；该导电单元具有复数个分别成形于该等凸块表面的第一导电层、复数个分别成形于该等半穿孔的内表面及该本体的底面的第二导电层及复数个分别填充满该等贯穿孔的第三导电层；该中空陶瓷壳体固定于该本体的顶面上以形成一容置空间；该等发光二极管芯片分别设置于该容置空间内；该封装胶体填充于该容置空间内。
Description
技术领域
本发明有关于一种发光二极管芯片封装结构及其制作方法，尤指一种以陶瓷为基板的发光二极管芯片封装结构及其制作方法。
背景技术
请参阅图1所示，为习知直立式发光二极管芯片封装结构的剖面示意图。由图中可知，习知的直立式发光二极管芯片封装结构包括：一绝缘基底1a、一导电架2a、一发光二极管芯片3a及一荧光胶体4a。
其中，该导电架2a具有二个分别延该绝缘基底1a的两相反侧边弯折二次的导电接脚20a、21a，以使得该等导电接脚20a、21a的下端面可与一电路板5a产生电性接触，并且该导电接脚20a、21a分别具有一正电极区域200a及一负电极区域210a。
再者，该发光二极管芯片3a具有一正电极端300a及一负电极端310a，并且该发光二极管芯片3a直接设置在该导电接脚20a上，以使得该正电极端300a直接与该导电接脚20a的正电极区域200a产生电性接触，而该发光二极管芯片3a的负电极端310a透过一导线6a与该导电接脚21a的负电极区域210a产生电性连接。
最后，该荧光胶体4a覆盖在该发光二极管芯片3a上，以保护该发光二极管芯片3a。藉此，习知的直立式发光二极管芯片封装结构可产生向上投光(如箭头所示)的发光效果。
请参阅图2及图3所示，其分别为习知侧式发光二极管芯片封装结构的立体示意图及图2的3-3剖面图。由图中可知，习知的侧式发光二极管芯片封装结构包括：一绝缘基底1b、一导电架2b、一发光二极管芯片3b及一荧光胶体4b。
其中，该导电架2b具有二个分别沿该绝缘基底1b的一侧边弯折二次的导电接脚20b、21b，以使得该等导电接脚20b、21b的侧端面可与一电路板5b产生电性接触，并且该导电接脚20b、21b分别具有一正电极区域200b及一负电极区域210b。
再者，该发光二极管芯片3b具有一正电极端300b及一负电极端310b，并且该发光二极管芯片3b直接设置在该导电接脚20b上，以使得该正电极端300b直接与该导电接脚20b的正电极区域200b产生电性接触，而该发光二极管芯片3b的负电极端310b透过一导线6b与该导电接脚21b的负电极区域210b产生电性连接。
最后，该荧光胶体4b覆盖在该发光二极管芯片3b上，以保护该发光二极管芯片3b。藉此，习知的侧式发光二极管芯片封装结构可产生侧向投光(如图3的箭头所示)的发光效果。
然而，上述直立式及侧式发光二极管芯片封装结构的该等导电接脚20a、21a、20b、21b必须经过弯折才能与电路板5a、5b产生接触，因此增加制程的复杂度。
所以，由上可知，目前习知的发光二极管封装结构，显然具有不便与缺失存在，而待加以改善。
因此，本发明人有感上述缺失的可改善，且依据多年来从事此方面的相关经验，悉心观察且研究，并配合学理的运用，而提出一种设计合理且有效改善上述缺失的本发明。
发明内容
本发明所要解决的技术问题，在于提供一种以陶瓷为基板的发光二极管芯片封装结构及其制作方法，其优点在于：可藉由任何成形的方式，将导电层成形于陶瓷基板上，然后再透过陶瓷共烧技术(Low-TemperatureCofired Ceramics，LTCC)，将中空陶瓷壳体固定于该陶瓷基板上，因此本发明不像习知一样需要使用导电架并且还要经过弯折才能与电路板产生电性连接。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种以陶瓷为基板的发光二极管芯片封装结构，其包括：一陶瓷基板、一导电单元、一中空陶瓷壳体、复数个发光二极管芯片、及一封装胶体。其中，该陶瓷基板具有一本体、复数个彼此分开且分别从该本体的顶面延伸出的凸块、复数个分别贯穿该等相对应凸块的贯穿孔、及复数个分别形成于该本体侧面及每两个凸块之间的半穿孔。
再者，该导电单元具有复数个分别成形于该等凸块表面的第一导电层、复数个分别成形于该等半穿孔的内表面及该本体的底面的第二导电层、及复数个分别填充满该等贯穿孔的第三导电层，其中该第三导电层电性连接于该第一导电层与该第二导电层之间。
此外，该中空陶瓷壳体固定于该陶瓷基板的本体的顶面上以形成一容置空间，并且该容置空间曝露出该等第一导电层的顶面。该等发光二极管芯片分别设置于该容置空间内，并且每一个发光二极管芯片的正、负电极端分别电性连接于不同的第一导电层。该封装胶体填充于该容置空间内，以覆盖该等发光二极管芯片。
为了解决上述技术问题，根据本发明的其中一种方案，提供一种以陶瓷为基板的发光二极管芯片封装结构的制作方法，其包括：首先，提供一陶瓷基板，其具有一本体、复数个彼此分开且分别从该本体的顶面延伸出的凸块、复数个分别贯穿该等相对应凸块的贯穿孔、及复数个分别形成于该本体侧面及每两个凸块之间的半穿孔；然后，分别成形复数个第一导电层于该等凸块的表面，并且分别成形复数个第二导电层于该等半穿孔的内表面及该本体的底面。
接下来，分别填充满复数个第三导电层于该等贯穿孔内，以电性连接于该第一导电层及该第二导电层之间；紧接着，固定一中空陶瓷壳体于该陶瓷基板的本体的顶面上以形成一容置空间，并且该容置空间曝露出该等第一导电层的顶面；然后，分别设置复数个发光二极管芯片于该容置空间内，并且每一个发光二极管芯片的正、负电极端分别电性连接于不同的第一导电层；最后，填充一封装胶体于该容置空间内，以覆盖该等发光二极管芯片。
因此，本发明是透过该等贯穿孔及该等导电层(该第一导电层、第二导电层、及第三导电层)的相互配合，以使得本发明不需透过弯折导电架，即可与电路板产生电性连接。亦即，本发明透过填充该第三导电层于该贯穿孔内，以作为该第一导电层及该第二导电层之间(或该发光二极管芯片与电路板之间)的导电桥梁。所以，本发明具有简化制程及降低制作成本的优点。
为了能更进一步了解本发明为达成预定目的所采取的技术、手段及功效，请参阅以下有关本发明的详细说明与附图，相信本发明的目的、特征与特点，当可由此得一深入且具体的了解，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
图1为习知直立式发光二极管芯片封装结构的剖面示意图；
图2为习知侧式发光二极管芯片封装结构的立体示意图；
图3为图2的3-3剖面图；
图4为本发明以陶瓷为基板的发光二极管芯片封装结构的制作方法的第一实施例的流程图；
图5A至图5C为本发明以陶瓷为基板的发光二极管芯片封装结构的制作方法的第一实施例的制作流程示意图；
图6为本发明以陶瓷为基板的发光二极管芯片封装结构的第一实施例的前视示意图；
图7为本发明第一实施例的发光二极管芯片的第一种设置方式的侧视示意图；
图8为本发明第一实施例的发光二极管芯片的第二种设置方式的侧视示意图；
图9为本发明第一实施例的发光二极管芯片的第三种设置方式的侧视示意图；以及
图10为本发明发光二极管芯片的第四种设置方式的侧视示意图。主要组件符号说明
一、习知
绝缘基底 1a
导电架 2a 导电接脚 20a、21a
正电极区域 200a
负电极区域 210a
发光二极管芯片 3a 正电极端 300a
负电极端 310a
荧光胶体 4a
电路板 5a
导线 6a
绝缘基底 1b
导电架 2b 导电接脚 20b、21b
正电极区域 200b
负电极区域 210b
发光二极管芯片 3b 正电极端 300b
负电极端 310b
荧光胶体 4b
电路板 5b
导线 6b
二、本发明
陶瓷基板 1 本体 10
凸块 11
贯穿孔 12
半穿孔 13
第一导电层 2 正极导电部 20
负极导电部 21
第一导电层 2′ 正极导电部 20′
负极导电部 21′
第一导电层 2″ 正极导电部 20″
负极导电部 21″
第二导电层 3 底面接脚 30
第三导电层 4
中空陶瓷壳体 5 容置空间 50
发光二极管芯片 6 正电极端 60
负电极端 61
发光二极管芯片 6′ 正电极端 60′
负电极端 61′
发光二极管芯片 6″ 正电极端 60″
负电极端 61″
导线 7、7′
锡球 7″
封装胶体 8
发光二极管芯片 9 正电极端 90
负电极端 91
凸块 92
导线 93
正极导电部 94
负极导电部 95
具体实施方式
请参阅图4至图6所示，图4为第一实施例的流程图；图5A至图5C为第一实施例的制作流程示意图；图6为第一实施例的前视示意图。由图4的流程图中可知，本发明提供一种以陶瓷为基板的发光二极管芯片封装结构的制作方法，其包括：首先，配合图5A及图6所示，提供一陶瓷基板1，其具有一本体10、复数个彼此分开且分别从该本体10的顶面延伸出的凸块11、复数个分别贯穿该等相对应凸块11的贯穿孔12、及复数个分别形成于该本体10侧面及每两个凸块之间的半穿孔13(S100)。其中，每一个贯穿孔12是由每一个相对应的凸块11倾斜至每一个相对应的半穿孔13。亦即，每一个贯穿孔12形成一倾斜通道，以连通于每一个相对应的凸块11及每一个相对应的半穿孔13之间。
接下来，分别成形复数个第一导电层2于该等凸块11的表面，并且分别成形复数个第二导电层3于该等半穿孔13的内表面及该本体10的底面(S102)，以形成复数个底面接脚30；然后，分别填充满复数个第三导电层4于该等贯穿孔12内，以电性连接于该第一导电层2及该第二导电层3之间(S104)。
接着，配合图5B及图6所示，固定一中空陶瓷壳体5于该陶瓷基板1的本体10的顶面上以形成一容置空间50，并且该容置空间50曝露出该等第一导电层2的顶面(S106)，其中该陶瓷基板1的本体10与该中空陶瓷壳体5为两个相互配合的长方体，并且该中空陶瓷壳体5是利用陶瓷共烧技术(Low-Temperature Cofired Ceramics，LTCC)，以固定于该陶瓷基板1的本体10的顶面上。
接下来，配合图5C及图6所示，分别设置复数个发光二极管芯片6于该容置空间50内，并且每一个发光二极管芯片6的正、负电极端分别电性连接于不同的第一导电层2(S108)，其中每一个发光二极管芯片6的正、负电极端可透过两个导线7，以分别电性连接于不同的第一导电层2；最后，填充一封装胶体8于该容置空间50内，以覆盖该等发光二极管芯片6(S110)。藉此，透过该容置空间50朝上的方式，让该等第二导电层3的底面接脚31接触于一电路板(图未示)，以使得本发明的发光二极管芯片封装结构能以直立的方式向上投光(如图6的箭头所示)。
请参阅图7所示，为本发明第一实施例的发光二极管芯片的第一种设置方式的侧视示意图。由图中可知，该等第一导电层2分成复数个正极导电部20及负极导电部21，并且该发光二极管芯片6的正、负电极端60、61分别设置于每一个发光二极管芯片6的上表面；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片6的正、负电极端60、61分别透过两导线7而电性连接于相邻的正极导电部20及负极导电部21。
请参阅图8所示，为本发明第一实施例的发光二极管芯片的第二种设置方式的侧视示意图。由图中可知，该等第一导电层2′分成复数个正极导电部20′及负极导电部21′，并且该发光二极管芯片6′的正、负电极端60′、61′分别设置于每一个发光二极管芯片6′的下表面与上表面；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片6′的正电极端60′直接电性连接于相对应的正极导电部20′，并且每一个发光二极管芯片6′的负电极端61′则透过一导线7′而电性连接于相对应的负极导电部21′。
请参阅图9所示，为本发明第一实施例的发光二极管芯片的第三种设置方式的侧视示意图。由图中可知，该等第一导电层2″分成复数个正极导电部20″及负极导电部21″，并且该发光二极管芯片6″的正、负电极端60″、61″分别设置于每一个发光二极管芯片6″的下表面；藉此，透过覆晶(flip-chip)的方式，以使得每一个发光二极管芯片6″的正、负电极端60″、61″分别透过复数个相对应的锡球7″而电性连接于相邻的正极导电部20″及负极导电部21″。
请参阅图10所示，为本发明发光二极管芯片的第四种设置方式的侧视示意图。由图中可知，该发光二极管芯片9的正、负电极端90、91分别设置于每一个发光二极管芯片9的上表面，并且每一个发光二极管芯片9分别设置于每二个凸块92之间；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片9的正、负电极端90、91分别透过两导线93而电性连接于相邻的正极导电部94及负极导电部95。
综上所述，本发明的优点在于：可藉由任何成形的方式，将该等第一、第二及第三导电层2、3、4成形于该陶瓷基板1上；然后再透过陶瓷共烧技术(Low-Temperature Cofired Ceramics，LTCC)，将中空陶瓷壳体5固定于该陶瓷基板1上，因此本发明不像习知一样需要使用导电架并且还要经过弯折才能与电路板产生电性连接。
因此，本发明是透过该等贯穿孔12及该等导电层(该第一导电层2、第二导电层3、及第三导电层4)的相互配合，以使得本发明不需透过弯折导电架，即可与电路板产生电性连接。亦即，本发明透过填充该第三导电层4于该贯穿孔12内，以作为该第一导电层2及该第二导电层3之间(或该发光二极管芯片6与电路板之间)的导电桥梁。所以，本发明具有简化制程及降低制作成本的优点。
但，以上所述，仅为本发明最佳的具体实施例的详细说明与图式，而本发明的特征并不局限于此，并非用以限制本发明，本发明的所有范围应以申请专利范围为准，凡合于本发明申请专利范围的精神与其类似变化的实施例，皆应包含于本发明的范畴中，任何熟悉该项技艺者在本发明的领域内，可轻易思及的变化或修饰皆可涵盖在本发明的专利范围。
Claims (21)
1、一种以陶瓷为基板的发光二极管芯片封装结构，其特征在于，包括：
一陶瓷基板，其具有一本体、复数个彼此分开且分别从该本体的顶面延伸出的凸块、复数个分别贯穿该等相对应凸块的贯穿孔、及复数个分别形成于该本体侧面及每两个凸块之间的半穿孔；
一导电单元，其具有复数个分别成形于该等凸块表面的第一导电层、复数个分别成形于该等半穿孔的内表面及该本体的底面的第二导电层、及复数个分别填充满该等贯穿孔的第三导电层，其中该第三导电层电性连接于该第一导电层与该第二导电层之间；
一中空陶瓷壳体，其固定于该陶瓷基板的本体的顶面上以形成一容置空间，并且该容置空间曝露出该等第一导电层的顶面；
复数个发光二极管芯片，其分别设置于该容置空间内，并且每一个发光二极管芯片的正、负电极端分别电性连接于不同的第一导电层；以及
一封装胶体，其填充于该容置空间内，以覆盖该等发光二极管芯片。
2、如权利要求1所述的以陶瓷为基板的发光二极管芯片封装结构，其特征在于：每一个贯穿孔是由每一个相对应的第一导电层倾斜至每一个相对应的第二导电层。
3、如权利要求1所述的以陶瓷为基板的发光二极管芯片封装结构，其特征在于：该本体与该中空陶瓷壳体为两个相互配合的长方体。
4、如权利要求1所述的以陶瓷为基板的发光二极管芯片封装结构，其特征在于：该第一导电层、该第二导电层、及该第三导电层皆为银膏层(silver paste layer)。
5、如权利要求1所述的以陶瓷为基板的发光二极管芯片封装结构，其特征在于：该容置空间朝向上方，以使得该本体底面的第二导电层接触于一电路板。
6、如权利要求1所述的以陶瓷为基板的发光二极管芯片封装结构，其特征在于：该等第一导电层分成复数个正极导电部及负极导电部。
7、如权利要求6所述的以陶瓷为基板的发光二极管芯片封装结构，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的上表面；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片的正、负电极端分别透过两导线而电性连接于相邻的正极导电部及负极导电部。
8、如权利要求6所述的以陶瓷为基板的发光二极管芯片封装结构，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的下表面与上表面；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片的正电极端直接电性连接于相对应的正极导电部，并且每一个发光二极管芯片的负电极端则透过一导线而电性连接于相对应的负极导电部。
9、如权利要求6所述的以陶瓷为基板的发光二极管芯片封装结构，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的下表面；藉此，透过覆晶(flip-chip)的方式，以使得每一个发光二极管芯片的正、负电极端分别透过复数个相对应的锡球而电性连接于相邻的正极导电部及负极导电部。
10、如权利要求6所述的以陶瓷为基板的发光二极管芯片封装结构，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的上表面，并且每一个发光二极管芯片分别设置于每二个凸块之间；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片的正、负电极端分别透过两导线而电性连接于相邻的正极导电部及负极导电部。
11、一种以陶瓷为基板的发光二极管芯片封装结构的制作方法，其特征在于，包括下列步骤：
提供一陶瓷基板，其具有一本体、复数个彼此分开且分别从该本体的顶面延伸出的凸块、复数个分别贯穿该等相对应凸块的贯穿孔、及复数个分别形成于该本体侧面及每两个凸块之间的半穿孔；
分别成形复数个第一导电层于该等凸块的表面，并且分别成形复数个第二导电层于该等半穿孔的内表面及该本体的底面；
分别填充满复数个第三导电层于该等贯穿孔内，以电性连接于该第一导电层及该第二导电层之间；
固定一中空陶瓷壳体于该陶瓷基板的本体的顶面上以形成一容置空间，并且该容置空间曝露出该等第一导电层的顶面；
分别设置复数个发光二极管芯片于该容置空间内，并且每一个发光二极管芯片的正、负电极端分别电性连接于不同的第一导电层；以及
填充一封装胶体于该容置空间内，以覆盖该等发光二极管芯片。
12、如权利要求11所述的以陶瓷为基板的发光二极管芯片封装结构的制作方法，其特征在于：每一个贯穿孔是由每一个相对应的第一导电层倾斜至每一个相对应的第二导电层。
13、如权利要求11所述的以陶瓷为基板的发光二极管芯片封装结构的制作方法，其特征在于：该本体与该中空陶瓷壳体为两个相互配合的长方体。
14、如权利要求11所述的以陶瓷为基板的发光二极管芯片封装结构的制作方法，其特征在于：该第一导电层、该第二导电层、及该第三导电层皆为银膏层(silver paste layer)。
15、如权利要求11所述的以陶瓷为基板的发光二极管芯片封装结构的制作方法，其特征在于：该容置空间以朝上的方式，以使得该本体底面的第二导电层接触于一电路板。
16、如权利要求11所述的以陶瓷为基板的发光二极管芯片封装结构的制作方法，其特征在于：该等第一导电层分成复数个正极导电部及负极导电部。
17、如权利要求16所述的以陶瓷为基板的发光二极管芯片封装结构的制作方法，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的上表面；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片的正、负电极端分别透过两导线而电性连接于相邻的正极导电部及负极导电部。
18、如权利要求16所述的以陶瓷为基板的发光二极管芯片封装结构的制作方法，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的下表面与上表面；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片的正电极端直接电性连接于相对应的正极导电部，并且每一个发光二极管芯片的负电极端则透过一导线而电性连接于相对应的负极导电部。
19、如权利要求16所述的以陶瓷为基板的发光二极管芯片封装结构的制作方法，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的下表面；藉此，透过覆晶(flip-chip)的方式，以使得每一个发光二极管芯片的正、负电极端分别透过复数个相对应的锡球而电性连接于相邻的正极导电部及负极导电部。
20、如权利要求16所述的以陶瓷为基板的发光二极管芯片封装结构的制作方法，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的上表面，并且每一个发光二极管芯片分别设置于每二个凸块之间；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片的正、负电极端分别透过两导线而电性连接于相邻的正极导电部及负极导电部。
21、如权利要求11所述的以陶瓷为基板的发光二极管芯片封装结构的制作方法，其特征在于：该中空陶瓷壳体是利用陶瓷共烧技术(Low-Temperature Cofired Ceramics，LTCC)，以固定于该陶瓷基板的本体的顶面上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710143495 CN100595916C (zh) | 2007-08-01 | 2007-08-01 | 以陶瓷为基板的发光二极管芯片封装结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710143495 CN100595916C (zh) | 2007-08-01 | 2007-08-01 | 以陶瓷为基板的发光二极管芯片封装结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101359655A true CN101359655A (zh) | 2009-02-04 |
| CN100595916C CN100595916C (zh) | 2010-03-24 |
Family
ID=40332053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710143495 Expired - Fee Related CN100595916C (zh) | 2007-08-01 | 2007-08-01 | 以陶瓷为基板的发光二极管芯片封装结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100595916C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012003700A1 (zh) * | 2010-07-07 | 2012-01-12 | Yang Dongzuo | 一种led集成结构的制造方法 |
-
2007
- 2007-08-01 CN CN 200710143495 patent/CN100595916C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012003700A1 (zh) * | 2010-07-07 | 2012-01-12 | Yang Dongzuo | 一种led集成结构的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100595916C (zh) | 2010-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100662844B1 (ko) | Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈 | |
| CN103426989B (zh) | 半导体发光器件及其制造方法、发光模块和照明设备 | |
| EP2348550A2 (en) | Package structure and LED package structure | |
| CN102160197A (zh) | 光电元件封装基座 | |
| CN103000608A (zh) | 一种多组件的芯片封装结构 | |
| WO2013009082A2 (ko) | 광 디바이스용 기판 | |
| US7671373B2 (en) | LED chip package structure using a ceramic material as a substrate and a method for manufacturing the same | |
| CN102064267A (zh) | 显示屏用的led支架单元、led支架及led支架单元的制造方法 | |
| EP2221889A2 (en) | Light emitting device package | |
| CN100595916C (zh) | 以陶瓷为基板的发光二极管芯片封装结构及其制作方法 | |
| CN108333693A (zh) | 光学次模块及光模块 | |
| US20120009700A1 (en) | Method of manufacturing a led chip package structure | |
| CN103944354B (zh) | 整合功率模块封装结构 | |
| CN102683546B (zh) | 半导体封装结构与其制造方法 | |
| CN101246878B (zh) | 以陶瓷为基板的发光二极管芯片封装结构及其制作方法 | |
| CN104701272A (zh) | 一种芯片封装组件及其制造方法 | |
| CN105493300B (zh) | 板上芯片式发光元件封装及其制作方法 | |
| TW201417661A (zh) | 具有電子元件之基板結構與製造具有電子元件之基板結構之方法 | |
| CN201112386Y (zh) | 以陶瓷为基板的穿孔式发光二极管芯片封装结构 | |
| WO2021248548A1 (zh) | 微型发光二极管显示面板及其制作方法、显示装置 | |
| CN201087904Y (zh) | 以陶瓷为基板的发光二极管芯片封装结构 | |
| US8003413B2 (en) | Penetrating hole type LED chip package structure using a ceramic material as a substrate and method for manufacturing the same | |
| CN201122597Y (zh) | 具有厚导脚的发光二极管芯片封装结构 | |
| KR101815963B1 (ko) | 칩 패키지 및 칩 패키지 제조방법 | |
| CN201910443U (zh) | 显示屏用的led支架单元及led支架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100324 Termination date: 20190801 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |