CN201112386Y - 以陶瓷为基板的穿孔式发光二极管芯片封装结构 - Google Patents

以陶瓷为基板的穿孔式发光二极管芯片封装结构 Download PDF

Info

Publication number
CN201112386Y
CN201112386Y CN 200720125335 CN200720125335U CN201112386Y CN 201112386 Y CN201112386 Y CN 201112386Y CN 200720125335 CN200720125335 CN 200720125335 CN 200720125335 U CN200720125335 U CN 200720125335U CN 201112386 Y CN201112386 Y CN 201112386Y
Authority
CN
China
Prior art keywords
emitting diode
diode chip
light
backlight unit
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 200720125335
Other languages
English (en)
Inventor
汪秉龙
庄峰辉
陈家宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harvatek Corp
Original Assignee
Harvatek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harvatek Corp filed Critical Harvatek Corp
Priority to CN 200720125335 priority Critical patent/CN201112386Y/zh
Application granted granted Critical
Publication of CN201112386Y publication Critical patent/CN201112386Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

一种以陶瓷为基板的穿孔式发光二极管芯片封装结构，其包括：陶瓷基板、导电单元、中空陶瓷壳体、复数个发光二极管芯片及封装胶体。该陶瓷基板具有一本体、复数个凸块、复数个贯穿所述凸块的贯穿孔及复数个分别形成于该本体侧面及每两个凸块之间的半穿孔；该导电单元具有复数个分别成形于所述凸块表面的第一导电层、复数个分别成形于所述半穿孔的内表面及该本体的底面的第二导电层及复数个分别填充满所述贯穿孔的第三导电层；该中空陶瓷壳体固定于该本体的顶面上以形成一容置空间；所述发光二极管芯片分别设置于该容置空间内；该封装胶体填充于该容置空间内。

Description

以陶瓷为基板的穿孔式发光二极管芯片封装结构
技术领域
本实用新型有关于一种发光二极管芯片封装结构，尤指一种以陶瓷为基板的穿孔式发光二极管芯片封装结构。
背景技术
请参阅图1所示，为习知直立式发光二极管芯片封装结构的剖面示意图。由图中可知，习知的直立式发光二极管芯片封装结构包括：一绝缘基底1a、一导电架2a、一发光二极管芯片3a及一荧光胶体4a。
其中，该导电架2a具有二个分别延该绝缘基底1a的两相反侧边弯折二次的导电接脚20a、21a，以使得所述导电接脚20a、21a的下端面可与一电路板5a产生电性接触，并且该导电接脚20a、21a分别具有一正电极区域200a及一负电极区域210a。
再者，该发光二极管芯片3a具有一正电极端300a及一负电极端310a，并且该发光二极管芯片3a直接设置在该导电接脚20a上，以使得该正电极端300a直接与该导电接脚20a的正电极区域200a产生电性接触，而该发光二极管芯片3a的负电极端310a透过一导线6a与该导电接脚21a的负电极区域210a产生电性连接。
最后，该荧光胶体4a覆盖在该发光二极管芯片3a上，以保护该发光二极管芯片3a。藉此，习知的直立式发光二极管芯片封装结构可产生向上投光(如箭头所示)的发光效果。
请参阅图2及图3所示，其分别为习知侧式发光二极管芯片封装结构的立体示意图及图2的3-3剖面图。由图中可知，习知的侧式发光二极管芯片封装结构包括：一绝缘基底1b、一导电架2b、一发光二极管芯片3b及一荧光胶体4b。
其中，该导电架2b具有二个分别沿该绝缘基底1b的一侧边弯折二次的导电接脚20b、21b，以使得所述导电接脚20b、21b的侧端面可与一电路板5b产生电性接触，并且该导电接脚20b、21b分别具有一正电极区域200b及一负电极区域210b。
再者，该发光二极管芯片3b具有一正电极端300b及一负电极端310b，并且该发光二极管芯片3b直接设置在该导电接脚20b上，以使得该正电极端300b直接与该导电接脚20b的正电极区域200b产生电性接触，而该发光二极管芯片3b的负电极端310b透过一导线6b与该导电接脚21b的负电极区域210b产生电性连接。
最后，该荧光胶体4b覆盖在该发光二极管芯片3b上，以保护该发光二极管芯片3b。藉此，习知的侧式发光二极管芯片封装结构可产生侧向投光(如图3的箭头所示)的发光效果。
然而，上述直立式及侧式发光二极管芯片封装结构的所述导电接脚20a、21a、20b、21b必须经过弯折才能与电路板5a、5b产生接触，因此增加制程的复杂度。
所以，由上可知，目前习知的发光二极管封装结构，显然具有不便与缺失存在，而待加以改善。
因此，本创作人有感上述缺失的可改善，且依据多年来从事此方面的相关经验，悉心观察且研究，并配合学理的运用，而提出一种设计合理且有效改善上述缺失的本实用新型。
实用新型内容
本实用新型所要解决的技术问题，在于提供一种以陶瓷为基板的穿孔式发光二极管芯片封装结构，其优点在于：可藉由任何成形的方式，将导电层成形于陶瓷基板上，然后再透过陶瓷共烧技术(Low-TemperatureCofired Ceramics，LTCC)，将中空陶瓷壳体固定于该陶瓷基板上，因此本实用新型不像习知一样需要使用导电架并且还要经过弯折才能与电路板产生电性连接。
为了解决上述技术问题，本实用新型提供一种以陶瓷为基板的穿孔式发光二极管芯片封装结构，其包括：一陶瓷基板、一导电单元、一中空陶瓷壳体、复数个发光二极管芯片、及一封装胶体。其中，该陶瓷基板具有一本体、复数个彼此分开且分别从该本体的顶面延伸出的凸块、复数个分别贯穿所述相对应凸块的贯穿孔、及复数个分别形成于该本体侧面及每两个凸块之间的半穿孔。
该导电单元具有复数个分别成形于所述凸块表面的第一导电层、复数个分别成形于所述半穿孔的内表面及该本体的底面的第二导电层、及复数个分别填充满所述贯穿孔的第三导电层，其中该第三导电层电性连接于该第一导电层与该第二导电层之间。
该中空陶瓷壳体固定于该陶瓷基板的本体的顶面上以形成一容置空间，并且该容置空间曝露出所述第一导电层的顶面。所述发光二极管芯片分别设置于该容置空间内，并且每一个发光二极管芯片的正、负电极端分别电性连接于不同的第一导电层。该封装胶体填充于该容置空间内，以覆盖所述发光二极管芯片。
因此，本实用新型是透过所述贯穿孔及所述导电层(该第一导电层、第二导电层、及第三导电层)的相互配合，以使得本实用新型不需透过弯折导电架，即可与电路板产生电性连接。亦即，本实用新型透过填充该第三导电层于该贯穿孔内，以作为该第一导电层及该第二导电层之间(或该发光二极管芯片与电路板之间)的导电桥梁。所以，本实用新型具有简化制程及降低制作成本的优点。
为了能更进一步了解本实用新型为达成预定目的所采取的技术、手段及功效，请参阅以下有关本实用新型的详细说明与附图，相信本实用新型的目的、特征与特点，当可由此得一深入且具体的了解，然而所附图式仅提供参考与说明用，并非用来对本实用新型加以限制。
附图说明
图1为习知直立式发光二极管芯片封装结构的剖面示意图；
图2为习知侧式发光二极管芯片封装结构的立体示意图；
图3为图2的3-3剖面图；
图4为本实用新型以陶瓷为基板的穿孔式发光二极管芯片封装结构的制作方法的第一实施例的流程图；
图5A至图5C为本实用新型以陶瓷为基板的穿孔式发光二极管芯片封装结构的制作方法的第一实施例的制作流程示意图；
图6为本实用新型以陶瓷为基板的穿孔式发光二极管芯片封装结构的第一实施例的前视示意图；
图7为本实用新型第一实施例的发光二极管芯片的第一种设置方式的侧视示意图；
图8为本实用新型第一实施例的发光二极管芯片的第二种设置方式的侧视示意图；
图9为本实用新型第一实施例的发光二极管芯片的第三种设置方式的侧视示意图；以及
图10为本实用新型发光二极管芯片的第四种设置方式的侧视示意图。
主要组件符号说明
一、习知
绝缘基底        1a
导电架          2a     导电接脚    20a、21a
                       正电极区域  200a
                       负电极区域  210a
发光二极管芯片  3a     正电极端    300a
                       负电极端    310a
荧光胶体        4a
电路板          5a
导线            6a
绝缘基底        1b
导电架          2b    导电接脚    20b、21b
                      正电极区域  200b
                      负电极区域  210b
发光二极管芯片  3b    正电极端    300b
                      负电极端    310b
荧光胶体        4b
电路板          5b
导线            6b
二、本实用新型
陶瓷基板       1       本体        10
                       凸块        11
                       贯穿孔      12
                       半穿孔      13
第一导电层     2       正极导电部  20
                       负极导电部  21
第一导电层     2′     正极导电部  20′
                       负极导电部  21′
第一导电层     2″     正极导电部  20″
                       负极导电部  21″
第二导电层     3       底面接脚    30
第三导电层     4
中空陶瓷壳体   5       容置空间    50
发光二极管芯片 6       正电极端    60
                       负电极端    61
发光二极管芯片 6′     正电极端    60′
                       负电极端    61′
发光二极管芯片 6″     正电极端    60″
                       负电极端    61″
导线           7、7′
锡球           7″
封装胶体       8
发光二极管芯片 9       正电极端    90
                       负电极端    91
凸块        92
导线        93
正极导电部  94
负极导电部  95
具体实施方式
请参阅图4至图6所示，图4为第一实施例的流程图；图5A至图5C为第一实施例的制作流程示意图；图6为第一实施例的前视示意图。由图4的流程图中可知，本实用新型提供一种以陶瓷为基板的穿孔式发光二极管芯片封装结构，其制作方法包括：首先，配合图5A及图6所示，提供一陶瓷基板1，其具有一本体10、复数个彼此分开且分别从该本体10的顶面延伸出的凸块11、复数个分别贯穿所述相对应凸块11的贯穿孔12、及复数个分别形成于该本体10侧面及每两个凸块之间的半穿孔13(S100)。其中，每一个贯穿孔12由每一个相对应的凸块11倾斜至每一个相对应的半穿孔13。亦即，每一个贯穿孔12形成一倾斜通道，以连通于每一个相对应的凸块11及每一个相对应的半穿孔13之间。
接下来，分别成形复数个第一导电层2于所述凸块11的表面，并且分别成形复数个第二导电层3于所述半穿孔13的内表面及该本体10的底面(S102)，以形成复数个底面接脚30；然后，分别填充满复数个第三导电层4于所述贯穿孔12内，以电性连接于该第一导电层2及该第二导电层3之间(S104)。
接着，配合图5B及图6所示，固定一中空陶瓷壳体5于该陶瓷基板1的本体10的顶面上以形成一容置空间50，并且该容置空间50曝露出所述第一导电层2的顶面(S106)，其中该陶瓷基板1的本体10与该中空陶瓷壳体5为两个相互配合的长方体，并且该中空陶瓷壳体5是利用陶瓷共烧技术(Low-Temperature Cofired Ceramics，LTCC)，以固定于该陶瓷基板1的本体10的顶面上。
接下来，配合图5C及图6所示，分别设置复数个发光二极管芯片6于该容置空间50内，并且每一个发光二极管芯片6的正、负电极端分别电性连接于不同的第一导电层2(S108)，其中每一个发光二极管芯片6的正、负电极端可透过两个导线7，以分别电性连接于不同的第一导电层2；最后，填充一封装胶体8于该容置空间50内，以覆盖所述发光二极管芯片6(S110)。藉此，透过该容置空间50朝上的方式，让所述第二导电层3的底面接脚31接触于一电路板(图未示)，以使得本实用新型的发光二极管芯片封装结构能以直立的方式向上投光(如图6的箭头所示)。
请参阅图7所示，为本实用新型第一实施例的发光二极管芯片的第一种设置方式的侧视示意图。由图中可知，所述第一导电层2分成复数个正极导电部20及负极导电部21，并且该发光二极管芯片6的正、负电极端60、61分别设置于每一个发光二极管芯片6的上表面；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片6的正、负电极端60、61分别透过两导线7而电性连接于相邻的正极导电部20及负极导电部21。
请参阅图8所示，为本实用新型第一实施例的发光二极管芯片的第二种设置方式的侧视示意图。由图中可知，所述第一导电层2′分成复数个正极导电部20′及负极导电部21′，并且该发光二极管芯片6′的正、负电极端60′、61′分别设置于每一个发光二极管芯片6′的下表面与上表面；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片6′的正电极端60′直接电性连接于相对应的正极导电部20′，并且每一个发光二极管芯片6′的负电极端61′则透过一导线7′而电性连接于相对应的负极导电部21′。
请参阅图9所示，为本实用新型第一实施例的发光二极管芯片的第三种设置方式的侧视示意图。由图中可知，所述第一导电层2″分成复数个正极导电部20″及负极导电部21″，并且该发光二极管芯片6″的正、负电极端60″、61″分别设置于每一个发光二极管芯片6″的下表面；藉此，透过覆晶(flip-chip)的方式，以使得每一个发光二极管芯片6″的正、负电极端60″、61″分别透过复数个相对应的锡球7″而电性连接于相邻的正极导电部20″及负极导电部21″。
请参阅图10所示，为本实用新型发光二极管芯片的第四种设置方式的侧视示意图。由图中可知，该发光二极管芯片9的正、负电极端90、91分别设置于每一个发光二极管芯片9的上表面，并且每一个发光二极管芯片9分别设置于每二个凸块92之间；藉此，透过打线(wire-bounding)的方式，以使得每一个发光二极管芯片9的正、负电极端90、91分别透过两导线93而电性连接于相邻的正极导电部94及负极导电部95。
综上所述，本实用新型的优点在于：可藉由任何成形的方式，将所述第一、第二及第三导电层2、3、4成形于该陶瓷基板1上；然后再透过陶瓷共烧技术(Low-Temperature Cofired Ceramics，LTCC)，将中空陶瓷壳体5固定于该陶瓷基板1上，因此本实用新型不像习知一样需要使用导电架并且还要经过弯折才能与电路板产生电性连接。
因此，本实用新型是透过所述贯穿孔12及所述导电层(该第一导电层2、第二导电层3、及第三导电层4)的相互配合，以使得本实用新型不需透过弯折导电架，即可与电路板产生电性连接。亦即，本实用新型透过填充该第三导电层4于该贯穿孔12内，以作为该第一导电层2及该第二导电层3之间(或该发光二极管芯片6与电路板之间)的导电桥梁。所以，本实用新型具有简化制程及降低制作成本的优点。
但，以上所述，仅为本实用新型最佳的具体实施例的详细说明与图式，而本实用新型的特征并不局限于此，并非用以限制本实用新型，本实用新型的所有范围应以申请专利范围为准，凡合于本实用新型申请专利范围的精神与其类似变化的实施例，皆应包含于本实用新型的范畴中，任何熟悉该项技艺者在本实用新型的领域内，可轻易思及的变化或修饰皆可涵盖在本实用新型的专利范围。

Claims (10)

1. 一种以陶瓷为基板的穿孔式发光二极管芯片封装结构，其特征在于，包括：
一陶瓷基板，其具有一本体、复数个彼此分开且分别从该本体的顶面延伸出的凸块、复数个分别贯穿所述相对应凸块的贯穿孔、及复数个分别形成于该本体侧面及每两个凸块之间的半穿孔；
一导电单元，其具有复数个分别成形于所述凸块表面的第一导电层、复数个分别成形于所述半穿孔的内表面及该本体的底面的第二导电层、及复数个分别填充满所述贯穿孔的第三导电层，其中该第三导电层电性连接于该第一导电层与该第二导电层之间；
一中空陶瓷壳体，其固定于该陶瓷基板的本体的顶面上以形成一容置空间，并且该容置空间曝露出所述第一导电层的顶面；
复数个发光二极管芯片，其分别设置于该容置空间内，并且每一个发光二极管芯片的正、负电极端分别电性连接于不同的第一导电层；以及
一封装胶体，其填充于该容置空间内，以覆盖所述发光二极管芯片。
2. 如权利要求1所述的以陶瓷为基板的穿孔式发光二极管芯片封装结构，其特征在于：每一个贯穿孔是由每一个相对应的第一导电层倾斜至每一个相对应的第二导电层。
3. 如权利要求1所述的以陶瓷为基板的穿孔式发光二极管芯片封装结构，其特征在于：该本体与该中空陶瓷壳体为两个相互配合的长方体。
4. 如权利要求1所述的以陶瓷为基板的穿孔式发光二极管芯片封装结构，其特征在于：该第一导电层、该第二导电层、及该第三导电层皆为银膏层。
5. 如权利要求1所述的以陶瓷为基板的穿孔式发光二极管芯片封装结构，其特征在于：该容置空间朝向上方，以使得该本体底面的第二导电层接触于一电路板。
6. 如权利要求1所述的以陶瓷为基板的穿孔式发光二极管芯片封装结构，其特征在于：所述第一导电层分成复数个正极导电部及负极导电部。
7. 如权利要求6所述的以陶瓷为基板的穿孔式发光二极管芯片封装结构，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的上表面；藉此，透过打线的方式，以使得每一个发光二极管芯片的正、负电极端分别透过两导线而电性连接于相邻的正极导电部及负极导电部。
8. 如权利要求6所述的以陶瓷为基板的穿孔式发光二极管芯片封装结构，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的下表面与上表面；藉此，透过打线的方式，以使得每一个发光二极管芯片的正电极端直接电性连接于相对应的正极导电部，并且每一个发光二极管芯片的负电极端则透过一导线而电性连接于相对应的负极导电部。
9. 如权利要求6所述的以陶瓷为基板的穿孔式发光二极管芯片封装结构，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的下表面；藉此，透过覆晶的方式，以使得每一个发光二极管芯片的正、负电极端分别透过复数个相对应的锡球而电性连接于相邻的正极导电部及负极导电部。
10. 如权利要求6所述的以陶瓷为基板的穿孔式发光二极管芯片封装结构，其特征在于：该发光二极管芯片的正、负电极端分别设置于每一个发光二极管芯片的上表面，并且每一个发光二极管芯片分别设置于每二个凸块之间；藉此，透过打线的方式，以使得每一个发光二极管芯片的正、负电极端分别透过两导线而电性连接于相邻的正极导电部及负极导电部。
CN 200720125335 2007-08-02 2007-08-02 以陶瓷为基板的穿孔式发光二极管芯片封装结构 Expired - Lifetime CN201112386Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200720125335 CN201112386Y (zh) 2007-08-02 2007-08-02 以陶瓷为基板的穿孔式发光二极管芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200720125335 CN201112386Y (zh) 2007-08-02 2007-08-02 以陶瓷为基板的穿孔式发光二极管芯片封装结构

Publications (1)

Publication Number Publication Date
CN201112386Y true CN201112386Y (zh) 2008-09-10

Family

ID=39964133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200720125335 Expired - Lifetime CN201112386Y (zh) 2007-08-02 2007-08-02 以陶瓷为基板的穿孔式发光二极管芯片封装结构

Country Status (1)

Country Link
CN (1) CN201112386Y (zh)

Similar Documents

Publication Publication Date Title
KR100662844B1 (ko) Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
EP3531451B1 (en) Rgb-led packaging modules and display screen formed thereof
US8729681B2 (en) Package structure and LED package structure
CN103000608A (zh) 一种多组件的芯片封装结构
US7671373B2 (en) LED chip package structure using a ceramic material as a substrate and a method for manufacturing the same
CN102064267A (zh) 显示屏用的led支架单元、led支架及led支架单元的制造方法
CN102683546B (zh) 半导体封装结构与其制造方法
CN101246878B (zh) 以陶瓷为基板的发光二极管芯片封装结构及其制作方法
CN201112386Y (zh) 以陶瓷为基板的穿孔式发光二极管芯片封装结构
CN100595916C (zh) 以陶瓷为基板的发光二极管芯片封装结构及其制作方法
CN201087904Y (zh) 以陶瓷为基板的发光二极管芯片封装结构
US8003413B2 (en) Penetrating hole type LED chip package structure using a ceramic material as a substrate and method for manufacturing the same
KR101363980B1 (ko) 광 모듈 및 그 제조 방법
CN103047575B (zh) 发光二极管灯条及其制造方法
CN201122597Y (zh) 具有厚导脚的发光二极管芯片封装结构
CN210575900U (zh) 一体化光电显示单元及其光电显示装置
CN102354720A (zh) 一种led的封装方法及led封装结构
CN220106574U (zh) 一种多合一led支架、led光源模组及led电子显示屏
CN213583783U (zh) 一种光电一体化led灯珠封装结构
CN201910443U (zh) 显示屏用的led支架单元及led支架
CN206541963U (zh) 功能电路模块连接结构
KR101815963B1 (ko) 칩 패키지 및 칩 패키지 제조방법
CN220821567U (zh) 3d透明光传感器封装结构
CN218004324U (zh) 一种透明led显示屏
CN213366622U (zh) Led支架、发光单元、发光模组及显示装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20080910

Effective date of abandoning: 20070802