CN101359601A - 印制电路板或集成电路封装基板制作中两板合一的加工方法 - Google Patents

Abstract

印制电路板或集成电路封装基板制作中两板合一的加工方法，其使用一种粘结片将两张芯板粘接在一起，得到一个厚度较厚、刚度更高、可满足普通设备加工需要的加工板；对于粘结后的加工板进行图形转移加工，在加工板表面形成需要的导体线路图形；在新形成的导体线路图形表面，采用积层的方法，形成绝缘介质层与导电铜层；重复前述工序，形成多层加工板；当加工板达到一定的厚度与刚度的时候，将粘接片两边的加工板从粘结片上分开，形成两张加工板；采用常规的层压、钻孔、电镀、图形转移等工艺对两张加工板分别加工，直到完成所需的线路板与封装基板的制作。本发明不需要特殊的设备或加工工具，能大幅度的降低成本，提高生产效率和产品的良率。

Description

印制电路板或集成电路封装基板制作中两板合一的加工方法

技术领域

本发明涉及印制电路板或半导体集成电路制造技术，特别涉及印制电路板或半导体集成电路封装基板制作过程中两板合一的加工方法，该方法尤其适用超薄芯板，或含任意层互连的印制电路板或半导体集成电路封装基板的加工制作。

背景技术

随着电子产业的蓬勃发展，电子产品已经进入功能化、智能化的研发阶段，为满足电子产品高集成度、小型化、微型化的发展需要，印制电路板或半导体集成电路封装基板，在满足电子产品良好的电、热性能的前提下，也朝着轻、薄、短、小的设计趋势发展，以此来降低印制电路板或半导体集成电路封装基板的尺寸和整体厚度，满足电子产品小型化的发展需要。这就意味着一方面要提高线路板每层的布线密度，另一方面要尽可能地降低绝缘介质材料的厚度。

任意层互连技术便是该技术发展方向的一个代表，它通过可以在任意层间实现电信号的连接，来最大限度的利用有限的电路布设面积，使线路密度最大化，同时在该技术中也可以使用超薄的介质材料来降低线路板或封装基板的整体厚度。

随着任意层间互连技术的发展，其制作方法也推陈出新，不断变化。实现多层印制电路板或集成电路封装基板任意层互连的工艺路线有日本North Print公司的曼哈顿凸块互连技术(NMBI，Neo-Manhattan BumpInterconnection)、日本Toshiba公司隐埋凸块互连技术(B2it，Buried BumpInterconnection Technology)、日本Panasonic公司任意层间微孔互连技术(ALIVH，Any Layer Interstitial Via Hole)。这些工艺都能实现印制电路板或集成电路封装基板的任意层间互连，但是上述工艺技术或者有专利保护，或者需要使用特殊的物料或特殊的设备来配套，因此在使用上都有准入门槛。

目前业界使用最多的制作方法是类似于日本Ibiden公司的自由叠孔结构工艺(FVSS，Free Via Stacked Up Structure)。

参见图1a～图1g，这种工艺的流程为：

第1步，采用激光烧蚀技术在芯板101上形成微孔102；

第2步，在微孔102的表面进行导电化处理，然后在板面电镀的同时将微孔102电镀填平，使微孔102形成实心的导电过孔103；

第3步，采用图形转移(减成法)的方法在芯板表面形成需要的导体线路图形104；

第4步，通过积层的方法形成绝缘介质层105，随后重复第1步到第4步，最后得到需要的任意层间互连的多层印制电路板或集成电路封装基板。

在该方法中比较核心的问题之一是内层芯板的加工。为了降低完成后线路板和基板的整体厚度，当芯板介质层较薄时，如低至50um以下，必须使用特殊且昂贵的超薄芯板加工设备来进行加工，生产成本会大幅上升。业界也有在垂直生产线上采用框架，在水平生产线上使用引导板的方法在常规设备上进行超薄芯板的加工，以避免弯曲、折断或卡板等问题，但这些方法都存在操作复杂，效率和成品率都比较低的缺点。

发明内容

鉴于上述现有技术中存在的缺陷和不足，本发明的目的是提出了一种印制电路板或集成电路封装基板制作中两板合一的加工方法，不需要特殊的设备或加工工具，如框架等，能大幅度的降低成本，提高生产效率和良率。

本发明采用粘结片将两块芯板(芯板厚度可以但非必须小于50微米)粘合在一起加工，增加了加工板的厚度和刚度，从而降低了薄芯板加工难度。经过一次或多次层压、导电孔制作、图形转移，当粘结片两边的待加工线路板或基板达到一定厚度和刚度后，再将两块待加工线路板或基板从粘结片处分离，然后采用常规制程进行后续加工。

具体地，本发明的印制电路板或集成电路封装基板制作中两板合一的加工方法，其包括如下步骤：

a.首先使用一种粘结片将两张芯板A、B粘接在一起，得到一个厚度、刚度能够满足普通设备加工要求的加工板C；粘结后的结合力为：0.1～4磅/英寸，粘结片厚度大于10um；

b.对粘结后的加工板C进行图形转移加工，在两张芯板A、B各自向外的表面形成需要的导体线路图形；

c.在加工板C新形成的导体线路图形表面，采用积层的方法，形成绝缘介质层与导电铜层；

d.重复步骤b、步骤c，在粘结片的两侧形成多层加工板A’和B’；

e.当加工板A’和B’的厚度与刚度满足普通设备加工要求的时候，将粘接片两边的加工板A’和B’从粘结片上分开，形成两张加工板，这时每一张加工板都有足够的、可满足在普通设备上加工需要的厚度和刚度；

f.采用常规的层压、钻孔、电镀、图形转移工艺对两张加工板分别加工，直到完成所需的线路板或封装基板的制作。

进一步，所述的粘结片可以为低剥离强度的树脂粘结片，也可以是热固性和热塑性的其它材料。

所述的粘结片可以含有金属或非金属的增强材料。

又，在步骤a中，可以采用铆钉固定两张芯板。并在步骤e中，通过铣边或者钻孔等方式将铆钉去除后，将加工板A’和B’分开。

再有，在上述步骤b及步骤f中，采用激光烧蚀或等离子体方法加工微孔，孔径为15～200微米，导电化处理和电镀后再进行图形转移的加工。

对微孔的表面进行导电化处理，形成一层导电的种子层，以此作为基础，对基板进行整板电镀。

电镀可以是普通的板面电镀，将微孔孔壁的铜电镀加厚；也可以是在板面电镀的同时，将微孔电镀填平形成实心的导电过孔。

另外，本发明在经过电镀的基板表面，通过贴膜、曝光、显影和蚀刻等步骤，在基板的两表面形成所需要的导体线路图形。

在基板的两表面新形成的导体线路图形表面，采用积层的方法，形成绝缘介质层和导体铜层。

本发明与现有技术相比具有下述优点：

采用本发明的方法在加工超薄芯板方面有非常大的优势，它不需要特殊的设备或加工工具，如框架等，能大幅度的降低成本，提高生产效率和良率。

本发明特别适用于含任意层互连的印制电路板或半导体集成电路封装基板的加工制作，可以进一步提高布线密度和减小线路板与基板的大小尺寸和完成厚度。当然也适用于含超薄芯板的普通印制电路板或半导体集成电路封装基板的生产。

在本发明中由于芯板经过从粘结片或载体处分离的步骤，因此也可以处于完成线路板或基板的最外层，与传统线路板或基板制造工艺中对芯板的定义有所差别，但不影响其实质。

附图说明

图1a～图1g是现有业界使用最多的自由叠孔结构工艺(FVSS工艺)的制作流程图；

图2-1～图2-11是本发明实施例1的制作流程图；

图3-1～图3-11是本发明实施例2的制作流程图；

其中：

图2-1是待加工的芯板；

图2-2是是用粘结片将两张芯板粘接在一起的剖视图；

图2-3是微孔的形成；

图2-4是微孔的填孔；

图2-4’是电镀后的普通微孔；

图2-5是导体线路图形的形成；

图2-6是多层基板的积层结构；

图2-7是本发明多层基板的结果；

图2-8是将基板从粘结片处分离后的示意图，其中基板210、211每一张都有足够的厚度和刚度，可满足在普通设备上加工的需要；

图2-9是基板210或211形成导体线路图形的示意图；

图2-11是用本发明方法制造的多层基板示意图。

具体实施方式

以下结合附图对本发明的制作方法做进一步地说明。

实施例1

图2-11为本发明制作的任意层间互连的印制电路板或半导体集成电路封装基板，其中，207为导体图形，205为实心的导电微孔，208为通过积层方法形成的绝缘介质材料，201为本发明方法开始阶段所使用的芯板。

本发明任意层间互连印制电路板或半导体集成电路封装基板的主要制作过程如下：

制作过程如下：

第1步，用一粘结片202将芯板201和芯板203通过压合的方法粘接在一起。根据芯板厚度及对压合后基板硬度和刚度的要求，在本实施例中采用层压后厚度为200um的低结合力PP片，层压后剥离强度为3磅/英寸，如图2-2；

第2步，采用CO₂激光烧蚀在基板表面形成所需要直径的微孔204，微孔直径可为30～200微米，如图2-3；

第3步，对微孔204的表面进行导电化处理，形成一层导电的种子层，以此作为基础，对基板进行整板电镀。此电镀可以是普通的板面电镀，将微孔孔壁的铜电镀加厚，如图2-4’中的盲孔206，也可以是在板面电镀的同时，将微孔电镀填平形成实心的导电微孔，如图2-4中的盲孔205；在本实施例中采用垂直连续电镀填孔线将微孔电镀填平形成实心的导电微孔205；

第4步，在经过电镀的基板表面，通过贴膜、曝光、显影和蚀刻等步骤，在基板的两表面形成所需要的导体线路图形207，如图2-5所示；

第5步，在新形成的导体线路图形表面，采用积层的方法，形成绝缘介质层208和导体铜层209，如图2-6所示；

第6步，重复第2步到第5步，形成多层基板，如图2-7所示；

第7步，将基板从粘结片处分开，形成两张一模一样的基板210和基板211，以及用于起粘接作用的粘结片202，这时每一张基板都有足够的厚度和刚度，可满足在普通设备上加工的需要，参见如图2-8；

第8步，通过钻孔、导电化处理、电镀与图形转移等步骤，在基板的两表面形成所需要的导体线路图形207，如图2-9；

第9步，在新形成的导体线路图形207表面，采用积层的方法，形成绝缘介质层208与导电铜层209，如图2-10；

第10步，重复第8步到第9步，形成所需要的含任意层互连结构的的高密度互连印制电路板，如图2-11所示。

实施例2

图3-12为本发明制作的另一印制电路板或半导体集成电路封装基板，其中，207为导体线路图形，205为实心的导电微孔，208为通过积层方法形成的绝缘介质材料，203为本发明方法开始阶段所使用的芯板，212为机械通孔，213为机械埋孔。

制作过程如下：

第1步，用一种粘结片202将芯板201和芯板203通过压合的方法粘接在一起。在本实施例中采用层压后厚度为200um的低结合力PP片，层压后剥离强度为3磅/英寸，如图3-1；

第2步，通过贴膜、曝光、显影和蚀刻等步骤，在基板的两表面形成所需要的导体线路图形207，如图3-2；

第3步，在新形成的导体线路图形表面，采用积层的方法，形成绝缘介质层208和导体铜层209，参见图3-3；

第4步，重复第2步到第3步，形成多层基板，如图3-4；

第5步，将基板从粘结片处分开，形成两张一模一样的基板210和基板211，以及用于起粘接作用的粘结片202，这时每一张基板都有足够的厚度和刚度，可满足在普通设备上加工的需要，如图3-5所示；

第8步，通过钻孔、导电化处理、电镀与图形转移等步骤，在基板的两表面形成所需要的导体线路图形207，参见图3-6、图3-7、图3-8；

第9步，在新形成的导体线路图形207表面，采用积层的方法，形成绝缘介质层208与导电铜层209，如图3-9所示。

第10步，通过激光钻孔、机械钻孔、导电化处理、电镀与图形转移等步骤，在基板的两表面形成所需要的导体线路图形207，最终形成所需要的印制电路板或半导体集成电路封装基板，如图3-10，3-11所示。

Claims (9)

1.印制电路板或集成电路封装基板制作中两板合一的加工方法，其包括如下步骤：

a.首先使用一种粘结片将两张芯板A、B粘接在一起，得到一个厚度、刚度能够满足普通设备加工要求的加工板C；粘结后的结合力为：0.1～4磅/英寸，粘结片厚度大于10um；

b.对粘结后的加工板C进行图形转移加工，在两张芯板A、B各自向外的表面形成需要的导体线路图形；

c.在加工板C新形成的导体线路图形表面，采用积层的方法，形成绝缘介质层与导电铜层；

d.重复步骤b、步骤c，在粘结片的两侧形成多层加工板A’和B’；

e.当加工板A’和B’的厚度与刚度满足普通设备加工要求的时候，将粘接片两边的加工板A’和B’从粘结片上分开，形成两张加工板，这时每一张加工板都有足够的、可满足在普通设备上加工需要的厚度和刚度；

f.采用常规的层压、钻孔、电镀、图形转移工艺对两张加工板分别加工，直到完成所需的线路板或封装基板的制作。

2.如权利要求1所述的印制电路板或集成电路封装基板制作中两板合一的加工方法，其特征是，所述的粘结片可以为低剥离强度的树脂粘结片，也可以是热固性和热塑性的其它材料。

3.如权利要求1所述的印制电路板或集成电路封装基板制作中两板合一的加工方法，其特征是，所述的粘结片可以含有金属或非金属的增强材料。

4.如权利要求1所述的印制电路板或集成电路封装基板制作中两板合一的加工方法，其特征是，在步骤a中，可以采用铆钉固定两张芯板。并在步骤e中，通过铣边或者钻孔等方式将铆钉去除后，将加工板A’和B’分开。

5.如权利要求1所述的印制电路板或集成电路封装基板制作中两板合一的加工方法，其特征是，步骤b及步骤f中，采用激光烧蚀或等离子体方法加工微孔，孔径为15～200微米，导电化处理和电镀后再进行图形转移的加工。

6.如权利要求5所述的印制电路板或集成电路封装基板制作中两板合一的加工方法，其特征是，对微孔的表面进行导电化处理，形成一层导电的种子层，以此作为基础，对基板进行整板电镀。

7.如权利要求6所述的印制电路板或集成电路封装基板制作中两板合一的加工方法，其特征是，电镀可以是普通的板面电镀，将微孔孔壁的铜电镀加厚；也可以是在板面电镀的同时，将微孔电镀填平形成实心的导电过孔。

8.如权利要求6或7所述的印制电路板或集成电路封装基板制作中两板合一的加工方法，其特征是，在经过电镀的基板表面，通过贴膜、曝光、显影和蚀刻等步骤，在基板的两表面形成所需要的导体线路图形。

9.如权利要求7所述的印制电路板或集成电路封装基板制作中两板合一的加工方法，其特征是，在基板的两表面新形成的导体线路图形表面，采用积层的方法，形成绝缘介质层和导体铜层。

Images