CN101359502A - 一种新型的高密度多值相变存储器的存储方案 - Google Patents

Abstract

本发明属于微电子技术领域，具体涉及一种新型的高密度多值相变存储器的存储方案。具体针对相变存储器中存在的、工艺波动下的高可靠性存储与高密度存储之间的矛盾，提出了全新的“以比值为导向”的存储状态定义方法。以此方法为向导，在充分利用相变电阻自身提供的多值编写能力的基础上，继承2T2R结构的固有优点，加上外围灵敏放大器与边界数设定的合理结合，成功的实现了小尺寸下，面临严重的工艺波动时，相变存储器的高可靠性存储与高密度存储，提高了相变存储器在未来小尺寸环境下的竞争力。

Description

一种新型的高密度多值相变存储器的存储方案

技术领域

本发明属于集成电路技术领域，具体涉及一种新型的高密度多值相变存储器的存储方案。

背景技术

存储器在半导体市场中占有重要的地位，由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大，其中90％以上的份额被FLASH占据。目前，Flash大行其道的主要原因在于其存储密度高(尤其是实现多值存储后，Multilevel)、工艺成熟，以致单位容量的制作成本低。然而Flash存在着抗疲劳特性不好，只能进行“块”写/擦除操作，所需电压高(甚至需要电荷泵或双电源)等缺点。而且，Flash受制于自身的机制，如SILC(Stress Induced Leakage Currents)等的影响，其特征尺寸将很难缩小到45nm以下。这就迫使人们寻找性能更为优越的下一代不挥发存储器。其中，相变存储器由于其读写性能、抗疲劳特性(Endurance)好，工艺简单，成本低，与CMOS工艺兼容性好以及尺寸易于进一步缩小等优点脱颖而出，成为有望取代Flash的佼佼者。

图1是已被报道的相变材料的I-V特性曲线的示意图^[1]，由图中可以看到相变材料具有两个不同的稳态：一个是曲线101所示的晶态，即Set State，具有较低的电阻；另一个是曲线102所示的非晶态，即Reset State，具有较高的电阻。而相变存储器正是基于相变材料具有的这两种不同的状态来存储0和1。图2是相变材料的阻值和编程电流幅值的关系^[1]。从图中可以看出，尽管初始的状态(201和202)有所不同，但一旦电流增大到一定值，相变材料的阻值立刻降到晶态电阻的水平(203)。很明显，此时材料晶化了。不同初值的两条曲线在此低阻范围内十分接近，说明晶化时材料的最终状态与初态关系不大，主要取决于SET的电流脉冲。同样，对于右侧的曲线变化可以看到，在电流继续增大的情况下，两种状态都有非晶化的趋势而最终的状态趋于一致：都为高阻态(204)。这说明：材料的非晶化，也和初态无关，而由RESET脉冲决定。总之，相变材料具有直接编写特性，最终的阻值和状态与初始状态无关，只由施加的激励脉冲决定。

图3是一个传统的1T1R结构(即存储单元由一个晶体管(1T)和一个相变材料(1R)构成)的存储单元和存储阵列的示意图^[2]。可以看到，每个存储单元(301)都是由一个相变材料(302)和一个PNP的三极管(303)构成的。而许多个存储单元有序地排列便组成了一个相变存储阵列。对相变存储阵列进行读写时，先通过译码器选中相应的存储单元，然后在位线上加相应的电流来实现。

近几年来根据不同的应用场合，相变存储器的发展趋势分为高密度和高可靠性两个方向。高密度的相变存储器的重点在于在一定的面积内尽可能实现更多的存储容量(bit)。然而由于相变存储器的写操作电流比较大，尤其是Reset电流，限制了晶体管的尺寸的缩小。为了实现相同的存储阵列来存储更多的状态，多态存储的技术也被运用在了相变存储器上^[3]。多值存储的原理将相变电阻编写为多种介于完全非晶态和完全多晶态之间的状态，且这些状态下的阻值同样也介于完全非晶态的高阻值和完全多晶态的低阻值之间。比如将相变电阻编写为4个不同的值，那在读的时候就会在这个存储单元上获得4个不同大小的电流，用这4个大小不同的电流分别代表00，01，10，11就可以实现在一个存储单元上存2位数据。多值存储技术不失为高密度存储的一个可行方案。但在小特征尺寸和大尺寸晶圆的情况下，工艺波动的影响会越来越大，由此导致GST等相变材料的非晶态的高阻值和晶态的低阻值的阻值分布范围越来越发散^[4]。这体现为高低阻值状态之间的差距下降，更不用说多值存储了，这种不同状态间的窗口的缩小，对读出放大器的参考电流源的设计提出了很高的要求。因此，出于高可靠性的要求的一个典型的解决方案就是基于2T2R的相变存储器的结构^[5]，用于取代传统的1T1R结构以提高抗干扰(如工艺波动)的能力。具体电路如图4所示。图中，虚线圈401内为一个2T2R的存储单元。单元内的2个相变电阻PCR处于相反的状态，即一个为高阻的非晶态则另一个一定处于低阻的多晶态。由于两个PCR位于同一单元，在位置上临近，它们将受到近乎相同的外界干扰并发生基本相同的偏移。这种同向的变化加在差分输出的读出放大器(S/A)上，对输出几乎无任何影响，因而保证了电路的可靠工作。由此可见，2T2R实质上是2个1T1R共同(互补的)存储1位2进制信息，双位线差分输出信息到灵敏放大器，因而无需外加参考源电路。然而，尽管经过多年的探索，相变存储器已发展出了多种不同的存储结构，但没有一种可以兼顾高密度和高可靠性的要求，原因在于高存储密度(多值存储)和高可靠性(2T2R互补结构)两者之间存在一定的矛盾。因为多值存储意味着二元思维下“非此即彼”的思想不再成立，2T2R结构内的2个相变电阻也不再可能始终实现所谓“互补”存储信息。为提高抗干扰能力、应对不同状态的阻值范围可能的交叠而不使用外加参考源的、直接将双位线输出送至灵敏放大器比较的想法，在相变电阻具有多于2种阻值的现实下将难以实现。此时，2T2R中的2个相变电阻分别在多值中选取，情况多种多样；而灵敏放大器的比较结果仍然是二元的：“0”或“1”。要解决这一矛盾，同时获得高存储密度和小尺寸下高的可靠性，需要引入新的因素。

发明内容

本发明提出一种操作多值相变存储器的方法，其特征为：以比值为导向来定义不同的状态，即采用一个单元中一条位线上的存储材料的电阻值与其互补位线的电阻值的比值的不同来区分不同的存储状态。

本发明提出的相变存储器的存储单元包含两个选通管和两个相变存储电阻，其中选通管为双极型晶体管。

本发明提出的多值相变存储器中，每个存储单元中的两个相变材料都可以编程为不同的阻值状态，利用这两个相变材料阻值之比的不同来区分这个单元作代表的多值状态。

本发明提出的相变存储器包括两个写驱动电路，对应着为奇数条位线和偶数条位线提供编程电流，其中奇数条位线与偶数条位线互补。

本发明提出的相变存储包括一个可以实现7种不同比较的读出放大器。

本发明提出一种多值相变存储器进行写操作的方法：先将一个存储单元内的两个相变存储电阻都编程为非晶化的最高阻状态，再根据需要在该单元内存入的具体的值来对两个相变存储电阻分别进行晶化操作至需要的状态。

本发明提出一种多值相变存储器进行读操作的方法：将需要进行读操作的存储单元内的两个相变存储电阻上的电流分别接至读出放大器的两端，将一个电流值与另一个电流值的特定倍数进行比较，来确定该单元的存储状态。

附图说明

图1是已被报道的相变存储电阻的I-V特性曲线。

图2是相变材料的电阻值与编写电流幅值的关系(R-I特性)。

图3是传统1T1R结构的相变存储器的存储单元及存储阵列示意图。

图4是传统2T2R存储单元结构示意图。

图5是相变电阻的4态阻值分布示意图。

图6是8态存储下，8种状态对应的阻值比的分布情况。

图7是编写和擦除时的4态转换关系。

图8是采用本发明所提出的“以比值为导向”的一个相变存储器的具体结构。

图9是可实现7种不同比较的灵敏放大器。

表1是8态存储时，每种状态下的各种比较及输出结果

图中标号：100是已被报道的相变存储电阻的I-V特性曲线，101表示阻值较低的晶态，102表示阻止较高的非晶态，200是相变材料的电阻值与编写电流幅值的关系(R-I特性)，201表示初始状态为非晶态，202表示初始状态为晶态，203表示即使初始状态不同，在一定幅度的电流作用下晶态和非晶态都转化为晶态，204表示即使初始状态不同，在较大幅度的电流作用下晶态和非晶态都转化为非晶态，300表示传统1T1R结构的相变存储器的存储单元及存储阵列，301表示一个1T1R的存储单元，302表示作为选通管的双极型晶体管，303表示作为存储状态的相变存储电阻，400表示传统2T2R存储单元结构，401是由两个MOS选通管和两个相变存储电阻构成的1个2T2R基本存储单元，500是、表示相变电阻的4态阻值分布，501-504指从晶态至非晶态之间4个不同的电阻状态，600表示8态存储下，8种状态对应的阻值比的分布情况，601-608值、指4个不同的电阻状态互相之间的比值从小到大排列所得的8个不同的电阻比值分布，700表示编写和擦除时的4态转换关系，701-704代表从非晶态到晶态之间4个不同的电阻状态，800表示采用本发明所提出的“以比值为导向”的一个相变存储器的具体结构，801指一个2T2R所构成的基本存储单元，802指两条互补的位线的列选通管在同一信号控制下，803指所有的奇数条位线都连在一起，804指所有的偶数条位线都连在一起，805-806代表两个写驱动，807代表读出放大器，808代表控制读写模式的工作模式控制信号，811-828代表充当选通管的PNP型双极型晶体管，831-848代表相变存储电阻，850代表行译码器，851代表列译码器，860-865代表列选通管，900代表可实现7种不同比较的灵敏放大器。

具体实施方式

在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。相反，提供这些实施例以便此公开是彻底的和完全的，将本发明的范围完全传递给相关领域的技术人员。

在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状。

本发明涉及以相变材料作为存储介质并且采用2T2R的结构以及以比值为导向的状态的转换存储器及其存储操作方法。

附图(1～4)在发明技术背景中进行了解释。

由技术背景中的分析可知，相变电阻阻值的多样性和比较结果的二元性之间存在矛盾。要实现多值存储，比较结果必须同样具有多样性。而且，在实现这个目标的同时，还不能使用传统意义上的参考源，即2个相变电阻只能互相比较(而不能和标准的第3者比较)以实现变各种干扰的影响为“共模噪声”的目的(“共模噪声”经由差分比较的灵敏放大器而“自然”消除)。在以上考虑的基础上，为解决类似2T2R的结构下高可靠性与多态存储、存储状态多样性与比较结果二元性的矛盾，本发明提出了一种全新的状态定义理念——就是以比值(而非绝对值)为导向的状态定义方法。对于2T2R的相变存储单元，“以比值为导向”意味着存储单元中2个相变电阻的比值大小是定义和区分不同存储状态的唯一依据。即不同的存储状态，对应不同的2相变电阻阻值比，反之亦然。

这里需要说明的是，2个相变电阻在形成“阻值比”时，固定位置上的相变电阻值固定充当该“阻值比”的分子或分母。例如，2T2R双位线输出时，单元内连接奇数号位线的相变电阻，其阻值固定的充当“阻值比”的分子，而连接偶数号位线的相变电阻阻值则固定的充当“分母”(反之亦然)。

下面以4态可编写的相变电阻为例，具体阐述本发明中利用2T2R结构和“以比值为导向”的状态定义方法实现单元8态存储(即1个2T2R的存储单元存储3位二进制数据)的方法。对于具有4种不同状态的相变电阻，其每种状态都对应不同的阻值范围，如图5所示。记相变电阻的4种状态为R1、R2、R3、R4。根据以比值为导向的状态定义方法，构成”阻值比”的分子和分母可以在R1～R4中任意选择，前提是这些“阻值比”的分布范围不发生重叠即可，当然这和R1～R4本身的阻值范围有关。根据乘法原理可知，不同分布范围的“阻值比”，其数目小于16。因此下面以单元内8态存储为例，即1个2T2R结构存储3位二进制数。而相应的8种状态对应的不同“阻值比”，这里取为：R1/R4、R2/R4、R1/R3、R1/R2、R2/R1、R3/R1、R4/R2、R4/R1(当然，要合理设定R1～R4的阻值分布范围，使得以上各种“阻值比”的分布范围不交叠)，如图6所示。

“以比值为导向”的状态定义方法，明确规定：存储单元中2个相变电阻的比值大小是定义和区分不同存储状态的唯一依据。所谓的“大小”，是一个相对概念。在这里，反映为某种“阻值比”(如R1/R2)的分布范围与设定的各种“边界数”的大小关系，如图6所示。这里的“边界数”，是可以预先设定的。它们的大小设定，是通过设定输出端灵敏放大器中相关MOS管的宽长比之比而确定的，具有灵活可调的特点，可以根据相变材料和相变电阻的特性而随之改变。图6描述的是各种状态的“阻值比”范围在衡量“阻值比”大小的“一维比值空间”中的分布情况。可见，在实现8态存储时，“边界数”共有7个，即：1/c、1/b、1/a、1、a、b、c。这其中的对称性是由比例本身的对称性所决定的。a、b、c为灵敏放大器中的可调参数，而非外加参考源(后面会具体分析)。将8种状态对应的“阻值比”与各个边界数进行比较，则比较的结果将唯一的确定各种“阻值比”在“一维比值空间”中的具体位置。这意味着可以唯一的确定存储单元中的信息内容，并加以读出。

但在实际的电路操作中，“阻值比”一般不直接读出，而是通过相同电压激励下的电流比反映出来(从原则上讲，相同电流激励下的电压比也可以反映这一点)。此时的电流比即为阻值比的倒数，而8种状态的电流比与各个边界数的比较以及状态的确定，其具体对应关系如表1所示：“I奇”即为选中的2T2R单元内，连接奇数号位线(BL)的相变电阻上通过的电流；“I偶”即为选中的2T2R单元内，连接偶数号位线(/BL)的相变电阻上通过的电流。在相同的电压激励下，这2股电流之比即为电阻阻值比的倒数。对于反映电流比和边界数相对大小的比较结果(A0～A6)，“：”之前的电流大于“：”之后的电流，则比较结果记为“1”，反之，则记为“0”。如对于I奇/I偶为IR4/IR2的情况，A2的比较中，由于比较的前者(I偶，即IR2)大于比较的后者(即a倍的IR4)，则A2为1。显而易见，每种状态下的电流比与7个边界数的比较结果，将唯一的确定其存储状态，由此实现状态的读出区分。

由于2T2R单元中实现8态存储时，每个相变电阻具有4种不同的状态，因此直接编写是不可能的。多态下的编写与Flash的情况类似，首先进行非晶化(RESET)的擦除，保证相变电阻从原先各种可能的状态(R1～R4)转变为阻值最高的非晶态(R4)。然后，施加一定幅度的晶化脉冲并通过控制该类脉冲的数目，最终达到将相变电阻写为多种状态的目的，如图7所示。

图8给出了一个采用本发明所提出的“以比值为导向”的一个2T2R相变存储器的具体结构。由图中可以看到，一个基本的存储单元801是由两个PNP三极管以及两个相变材料构成的。而这一组2T2R则是以两个1T1R的形式分布在两条不同的位线：BL和/BL上。值得一提的是，这里的2T2R中的T采用的是PNP型的三极管而不是背景介绍中传统2T2R中采用的MOS管，原因在于在相同的驱动电流能力的要求下，PNP型三极管更省面积。由于无论在读操作还是写操作时，每组2T2R中的两个1T1R都是同时选中的，因此它们的列选通管是处在同一控制信号下的(802)。另外，所有的BL都连在一起(803)，最后连往读出放大器(807)的一端以及写驱动1(805)；同样地所有的/BL也都连在一起(804)，最后连往读出放大器的另一端以及写驱动2(806)。而何时通过读出放大器进行数据的读出、何时通过写驱动电路进行数据的写入则由工作模式信号808来控制。

图8所示的相变存储器的具体工作方式如下：以将选中单元编写为R4/R2(R4连接BL，R2连接/BL)为例。首先通过译码器选中该单元(对应的行选通管上加低电平，列选通管上加高电平)，然后通过工作模式信号(808)控制写驱动1(805)和写驱动2(806)在BL和/BL上加电流。具体说来，首先对BL和/BL同时进行擦除操作开始。经过Erase操作，单元内的2个相变电阻全部转变为阻值最高的非晶状态，对应电阻范围为R4。然后，开始进行一步步的晶化操作，以实现相变电阻向其他状态(R1～R3)的转换。即通过写驱动2单独对/BL加适当的电流使其逐渐晶化，从R4变为R3，再变为R2。至此，写操作就完成了。在读的时候，同样先通过译码器选中要进行读操作的单元，然后通过工作模式信号(808)控制读出放大器对BL和/BL上的电流进行比较。这里的关键是读出放大器的设计，因为要实现7种不同的比较(即与7比值的边界进行比较，如图6)。一种可行的读出放大器的方案如图9所示。它采用二分法串行读出的办法，分3步读出每个存储单元中所存的3位2进制数(即8态信息)。而要实现“I_BL/I_/BL”(即图中的I₁/I₂)与7种不同边界数的比较，关键在于根据已进行的比较得出的结果控制X1、X2、X3、C、D这些信号，将M3和M4、M5和M6、M7和M8相应的“并联”到M1和M2或者M9和M10的两侧，使得灵敏放大器具有比较I1/I2与特定倍数(即边界数)的能力。其中，M3和M4的宽长比分别为M1和M2的(b-a)倍，M5和M6的宽长比分别为M1和M2的(a-1)倍，而M7和M8的宽长比分别为M1和M2的(c-b)倍。这里的a、b、c即为图6所述的“边界数”。而M9和M10分别与M1和M2完全相同。

显然采用串行读出相对并行来说速度上会慢，但这种速度上的牺牲，从总体上考虑是值得的。分布读出模式在相同的读出频率下与传统的双态存储模式速度是相同的，都是一个读时钟周期读出1位2进制数据。区别仅在于：传统方法读出1bit后，单元内的信息即被读取完；而此处的8态存储下，读出1bit后，单元内信息还需另2个时钟周期才能读取完而已(每次比较的结果产生下一次比较的控制信号所需的时间此处略)。但总体而言，考虑到影响速度最大的晶化操作并未改变，读出速度上的牺牲总体看来微乎其微。与此同时，外围电路则大大简化了：原先7个灵敏放大器和所需的电流驱动电路，采用二分法串行模式，只需1个可编程的灵敏放大器和少许控制电路即可。这对于布局布线和提高存储密度无疑是非常有利的。

采用“以比值为导向”的存储方式具备很多优点。首先由于工艺波动所带来的相变材料阻值漂移的绝对误差在进行比值操作之后会减小很多。而且除了“边界数”的设定是通过调节灵敏放大器中相关管子的宽长比之比(无需使用外加参考源)外，随着“比例分子”和“比例分母”的多样化(这里即为2个充当“分子”和“分母”的相变电阻具备多值编写能力)，“比例”本身将更加多样化。对于具有n种状态的相变电阻，2个该元件的比值就可能具有x种状态，进而实现x态存储。这里，x为不大于n²-n+1的、最大的、2的整数幂。n＝4，则x＝8；n＝5，则x＝16。可见，随着人们对相变电阻特性掌控的深入，相变电阻可实现的不同阻值状态数目越多，每种状态下相变电阻的阻值分布控制得越紧凑，“以比值为导向”的存储方式与传统的多态存储方式相比，前者获得的优势更大。

                                    表1

参考文献

[1]David Adler et al.“The mechanism of threshold switching in amorphous alloys”，Reviews of ModemPhysics，Vol.50，No.2，April 1978.

[2]M.Gill et al.“Ovonic unified memory-a high-performance nonvolatile memory technology forstand-alone memory and embedded applications”，Digest of Technical Papers.ISSCC.2002，3-7Feb.2002Page(s)：202-459 vol.1

[3]A Multi-Level-Cell Bipolar-Selected Phase-Change Memory ISSCC 2008/SESSION 23/NON-VOLATILE MEMORY/23.5

[4]Y.N.Hwang，et al.，“Writing current reduction for high-density phase change PRAM”，IEDM Tech.Dig，pp.893-896，2003.

[5]Y.N.Hwang et al.″Full Integration and Reliability Evaluation of Phase-change RAM Based on0.24um-CMOS Technologies″，Symp.VLSI Technology Dig.Tech.Papers，June 2003.

Claims (7)

1、一种操作多值相变存储器的方法，其特征为：

以比值为导向来定义不同的状态，即采用一个存储单元中一条位线上的相变存储电阻的阻值与其互补位线的阻值的比值的不同来区分不同的存储状态。

2、根据权利要求1所述的相变存储器，其特征在于：每个存储单元包含两个选通管和两个相变存储电阻，其中选通管为双极型晶体管。

3、根据权利要求1所述的多值相变存储器，其特征在于：每个存储单元中的两个相变存储电阻都可以编程为不同的阻值状态，利用这两个相变存储电阻阻值之比的不同来区分这个存储单元所代表的多值状态。

4、根据权利要求1所述的相变存储器，其特征在于有两个写驱动电路，对应着为奇数条位线和偶数条位线提供编程电流，其中奇数条位线与偶数条位线互补。

5、根据权利要求1所述的相变存储器，其特征在于包括一个可以实现7种不同比较的读出放大器。

6、一种对权利要求1所述的多值相变存储器进行写操作的方法：先将一个存储单元内的两个相变存储电阻都编程为非晶化的最高阻状态，再根据需要在该单元内存入的具体的值来对两个相变存储电阻分别进行晶化操作至需要的阻值。

7、一种对权利要求1所述的多值相变存储器进行读操作的方法：将需要进行读操作的存储单元内的两个相变存储电阻上的电流分别接至读出放大器的两端，将一个电流值与另一个电流值的特定倍数进行比较，来确定该单元的存储状态。

Images