CN101325090B - 通过使循环冗余码线路相对于数据线路偏移改善等待时间 - Google Patents

通过使循环冗余码线路相对于数据线路偏移改善等待时间 Download PDF

Info

Publication number
CN101325090B
CN101325090B CN2008100999299A CN200810099929A CN101325090B CN 101325090 B CN101325090 B CN 101325090B CN 2008100999299 A CN2008100999299 A CN 2008100999299A CN 200810099929 A CN200810099929 A CN 200810099929A CN 101325090 B CN101325090 B CN 101325090B
Authority
CN
China
Prior art keywords
crc
read data
data bit
storage arrangement
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100999299A
Other languages
English (en)
Other versions
CN101325090A (zh
Inventor
K·贝恩斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101325090A publication Critical patent/CN101325090A/zh
Application granted granted Critical
Publication of CN101325090B publication Critical patent/CN101325090B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Databases & Information Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Detection And Correction Of Errors (AREA)
  • Memory System (AREA)

Abstract

本发明的实施例一般涉及用于通过使循环冗余校验线路相对于数据偏移来改善等待时间的系统、方法和设备。在一些实施例中，存储器装置包括用于提供读数据位的存储器阵列和用于生成与读数据位对应的CRC位的循环冗余码(CRC)生成器。此外，存储器装置可以包括用于将读数据位和CRC位传送到主机的传送成帧单元，其中传送成帧单元包括至少部分基于偏移值使CRC位的传输相对于读数据位的传输偏移的逻辑。还描述了其他实施例并且对这些其他实施例要求权利。

Description

通过使循环冗余码线路相对于数据线路偏移改善等待时间
技术领域
本发明的实施例一般涉及集成电路领域，更具体来说，涉及通过使循环冗余码线路相对于数据线路偏移来改善等待时间的系统、方法和设备。
背景技术
动态随机存取存储器(DRAM)通道上使用的传输速率不断在增加。更快的传输速率增加了DRAM通道上传输差错的概率。一些常规系统使用循环冗余码(CRC)来对DRAM通道上传送的数据提供差错保护。生成CRC位并将其结合到帧中增加了DRAM读等待时间。重新生成CRC校验和以验证读数据在主机端产生另外的等待时间。
发明内容
本发明涉及一种集成电路，包括：
存储器阵列，用于响应读命令来提供读数据位；
循环冗余码(CRC)生成器，用于生成与所述存储器阵列提供的所述读数据位对应的CRC位；
传送成帧单元，用于将所述读数据位和所述CRC位传送到主机，其中所述传送成帧单元包括至少部分基于偏移值使所述CRC位的传输相对于所述读数据位的传输偏移的逻辑(wherein the transmitframing unit includes logic to offset the transmission of the CRC bits fromthe transmission of the read data bits based，at least in part，on an offsetvalue)。
本发明涉及一种集成电路，包括：
接口电路，用于从存储器装置接收读数据位；
与所述接口电路耦合的循环冗余码(CRC)生成器，用于至少部分基于所述读数据位生成本地CRC位；
另一个接口电路，用于从所述存储器装置接收远程生成的CRC位；其中所述远程生成的CRC位保护(cover)所述读数据位；以及
与所述CRC生成器和所述另一个接口电路耦合的比较器，所述比较器用于将所述本地CRC位与所述远程生成的CRC位比较，其中所述CRC生成器用于在接收到所述远程生成的CRC位之前开始生成所述本地CRC位。
本发明涉及一种方法，包括：
在存储器装置处从主机接收读命令；
从所述存储器装置的存储器阵列中获取读数据位；
发起从所述存储器装置到所述主机的所述读数据位的传输；
在发起所述读数据位的传输之后生成所述读数据位的循环冗余码(CRC)位；以及
传送所述CRC位，其中至少部分基于偏移值使所述CRC位的传输相对于所述读数据位的传输偏移。
本发明涉及一种系统，包括：
存储器装置，所述存储器装置包括：
存储器阵列，用于响应读命令提供读数据位，
循环冗余码(CRC)生成器，用于生成与所述存储器阵列提供的所述读数据位对应的CRC位，以及
传送成帧单元，用于将所述读数据位和所述CRC位传送到主机，其中所述传送成帧单元包括至少部分基于偏移值使所述CRC位的传输相对于所述读数据位的传输偏移的逻辑；以及所述主机。
附图说明
通过举例而非限定形式，在附图中示出本发明的实施例，其中相同的引用数字指代相同的部件。
图1是根据本发明实施例实现的计算系统的选定方面的高级框图。
图2是示出根据本发明实施例实现的存储器装置的选定方面的框图。
图3是示出根据本发明实施例实现的主机的选定方面的框图。
图4示出根据本发明实施例实现的读数据帧格式以及对应的偏移CRC位的选定方面。
图5是示出根据本发明实施例、用于使CRC线路相对于数据线路偏移的方法的选定方面的流程图。
图6是示出根据本发明实施例、用于基于偏移CRC线路减少主机中的等待时间的方法的选定方面的流程图。
图7示出根据本发明实施例优化总线转换周期(turnaround cycle)的选定方面。
具体实施方式
本发明的实施例一般涉及通过使循环冗余码线路相对于数据偏移来改善等待时间的系统、方法和设备。在一些实施例中，存储器装置包括用于提供读数据位的存储器阵列和用于生成与读数据位对应的CRC位的循环冗余码(CRC)生成器。此外，存储器装置可以包括用于将读数据位和CRC位传送到主机的传送成帧单元。如下文参考图1-7的进一步论述的，在一些实施例中，传送成帧单元包括用于至少部分基于偏移值使CRC位的传输相对于读数据位的传输偏移的逻辑。
图1是根据本发明实施例实现的计算系统的选定方面的高级框图。在示出的实施例中，系统100包括主机110(例如存储器控制器)和存储器装置120(例如DRAM)。在备选实施例中，系统100可以包括更多部件、更少部件和/或不同的部件。
存储器装置120包括偏移逻辑122。在一些实施例中，偏移逻辑122使存储器装置120能够使CRC位的传输相对于读(RD)数据位偏移。例如，在一些实施例中，存储器装置120在生成CRC校验和之前启动RD数据帧的传输。这使得存储器装置120能够减少因生成CRC校验和所导致的等待时间。
在一些实施例中，至少部分基于偏移值使CRC位的传输相对于数据位的传输偏移。在一些实施例中，偏移值是固定的(例如1/2个帧、3/4个帧等)。在此类实施例中，偏移值可以由生成CRC校验和所需的时间长度(例如CRC等待时间)来确定。在备选实施例中，偏移值是可编程的。下文参考图2进一步描述偏移逻辑122。
命令/地址(C/A)线路102提供用于向存储器装置120发送命令和地址的多个线路。DQ线路104提供双向读/写数据总线。CRC线路106提供双向总线来传送CRC校验和位。在备选实施例中，DQ线路104和/或CRC线路106可以是单向的。为易于描述，参考×8存储器装置来描述本发明的实施例。但是要认识到，本发明的实施例还可以包括诸如×4、×16、×32等的其他装置数据宽度。
主机110控制往返于存储器装置120的数据传送。在一些实施例中，将主机110集成到与一个或多个处理器相同的管芯上。主机110包括CRC生成器114。CRC生成器114生成本地CRC，可将本地CRC与来自存储器装置120的CRC校验和比较来确定传送的数据是否已被破坏。如下文进一步描述的，在一些实施例中，CRC生成器114在从存储器装置120接收CRC校验和之前开始生成本地CRC校验和。因为主机110可以在接收到远程生成的CRC校验和之前生成本地CRC校验和，所以它减少了生成和比较CRC校验和所导致的等待时间。
在一些实施例中，主机110还可以包括逻辑112，逻辑112在比较CRC校验和之前推测性地使用从存储器装置120接收到的数据。在此类实施例中，在CRC校验和比较之前推测性地使用数据来进一步减少CRC比较所致的等待时间。下文参考图3进一步论述推测性地使用数据。
图2是示出根据本发明实施例实现的存储器装置的选定方面的框图。存储器装置200中包括存储器阵列202、传送(TX)成帧单元204和CRC生成器208。在备选实施例中，存储器装置200可以包括更多部件、更少部件和/或不同的部件。在一个实施例中，存储器200是动态随机存取存储器装置(DRAM)。
在操作中，存储器装置200在C/A总线(例如C/A总线102)上从主机(例如主机110)接收RD命令。从存储器阵列202读取数据并将其提供到TX成帧单元204。还将读取的数据提供到CRC生成器208，由CRC生成器208计算CRC校验和。在一些实施例中，使用六级XOR树来计算CRC校验和。在备选实施例中，可以使用不同数量的XOR树或不同的算法来生成CRC校验和。CRC校验和的计算时间可以定义为CRC_latency(CRC_等待时间)。在一些实施例，CRC_latency约为1.25纳秒。在一些实施例中，RD数据的长度为64位，CRC校验和为8位长。但是要认识到，在备选实施例中，RD数据和/或CRC校验和的长度可以是有所不同的。
TX成帧单元204创建数据帧，该数据帧在DQ和CRC线路(例如DQ线路104和CRC线路106)上送交到主机。在一些实施例中，TX成帧单元204包括偏移逻辑206。偏移逻辑206至少部分基于偏移值210使CRC位的传送相对于RD数据位偏移(例如延迟)。因此，在本发明的一些实施例中，一旦TX成帧单元204有RD数据位时，就传送它们，并且不将它们停滞以等待来自CRC生成器208的CRC位。在一些实施例中，按相当于不实现CRC的存储器装置所致的等待时间的等待时间来传送RD数据位。
可以选择偏移值210，以使CRC位按基本等于CRC_latency的量偏移。在一些实施例中，偏移值210是硬编码到存储器装置200中的固定值。在此类实施例中，偏移值210可以是RD数据帧大小的分数(例如1/2个帧、1/3个帧、3/4个帧等)。
在备选实施例中，偏移值210是可编程的。例如，偏移值210可以编程到存储器装置200的寄存器(例如寄存器212)中。在一些实施例中，基本输入/输出系统(BIOS)设置偏移值210。在备选实施例中，可以使用训练序列来确定并设置偏移值210。
存储器装置200包括CRC禁用逻辑214。在一些实施例中，CRC禁用逻辑214禁止存储器装置200使用CRC。因此，在一些实施例中，存储器装置200可以配置成将CRC校验和与RD数据一起使用，或配置成不将CRC校验和与RD数据一起使用。
图3是示出根据本发明实施例实现的主机的选定方面的框图。主机300中包括数据接口(I/F)308、CRC I/F 310、CRC生成器306、比较器304和逻辑302。在备选实施例中，主机300包括更多部件、更少部件和/或不同的部件。数据接口308提供主机300与DQ线路104之间的接口。相似地，CRC接口310提供主机300与CRC线路106之间的接口。接口308和310可以包括多个驱动器、接收器、时钟电路等。
在操作中，RD数据通过DQ线路104到达主机300。CRC生成器306接收RD数据并计算“本地”CRC校验和。术语“本地”用于在主机生成的CRC校验和与存储器装置生成的CRC校验和之间进行区分。CRC位在CRC线路106上到达，CRC线路106是不同于DQ线路104的线路。
比较器304将本地CRC校验和(例如来自CRC生成器306)与从存储器装置接收的CRC校验和进行比较。如果它们匹配，则输出312指示该数据是有效的。如果它们不匹配，则输出312可以提供出错信号。
在一些实施例中，主机300包括逻辑314。逻辑314使得主机300能够在将本地CRC与从存储器装置接收的CRC比较之前推测性地使用RD数据。在此类实施例中，如果出现CRC错误，则逻辑314可以终止RD数据的使用并尝试恢复先前的状态。
图4示出根据本发明实施例实现的RD数据帧格式的选定方面。如图4所示，RD数据帧402包含在用户间隔0到7上传送的八个字节的数据。在一些实施例中，TX成帧单元(例如图2所示的TX成帧单元204)在一旦有RD数据帧402时就传送它。但是CRC位(404)在偏移量406发生(transpire)之后传送。在示出的实施例中，偏移量是4UI或帧宽度的一半。在备选实施例中，偏移量可以更小或更大。
图5是示出根据本发明实施例、用于使CRC线路相对于数据线路偏移的方法的选定方面的流程图。参考过程框502，存储器装置(例如图2所示的存储器装置200)从存储器互连(例如从图1所示的C/A总线102)接收到RD命令。在504，存储器装置从它的存储器阵列获取适合的RD数据，并在506将该RD数据发送到成帧单元(例如发送到TX成帧单元204)。还可以在将RD数据发送到成帧单元的(基本)同时将其发送到CRC生成器(例如在启用CRC情况下的CRC生成器208)(508)。
参考过程框510，成帧单元一旦有RD数据，就将该RD数据传送到主机，而不等待生成对应的CRC位。在一些实施例中，成帧单元延迟发送CRC位，直到达到偏移量为止(512)。偏移量可以在长度上相当于CRC_latency，以使成帧单元在有CRC位之后不久(或立即)传送该CRC位。在一些实施例中，偏移量是固定值。在备选实施例中，偏移量是可编程的。在514，成帧单元发起CRC位的传送。
图6是示出根据本发明实施例、用于基于偏移CRC线路减少主机中的等待时间的方法的选定方面的流程图。参考过程框602，主机从存储器装置接收RD数据(例如经由图1所示的DQ线路104来接收)。在一些实施例中，主机在从存储器装置接收到所有RD数据之前(例如在接收到图4所示的所有帧402之前)开始计算本地CRC校验和。在备选实施例中，主机在RD数据的传送完成之后(例如在传送帧402之后)开始计算本地CRC。在一些实施例中，主机包括在完成CRC校验之前推测性地使用RD数据的逻辑(406)。
在608，主机将从存储器装置接收的CRC与本地CRC比较。如果它们匹配，则认为该数据是有效的，如框图612所示。如果它们不匹配，则可以生成出错信号。如果主机推测性地使用RD数据且CRC不匹配，则终止该数据的使用，主机可以尝试恢复它的状态。
图7示出根据本发明实施例优化总线转换周期的选定方面。事务700示出通过无缝传送从存储器装置(例如DRAM)连续读取的示例。例如，在RD数据帧0之后立即发送RD数据帧1。因为在不同的线路上传送CRC位，所以CRC 0和CRC1可以各按偏移量延迟，而不与RD数据帧的传送相干扰。
事务710示出在RD数据帧的传送之后传送写(WR)数据帧的示例。在一些实施例中，在传送RD数据帧0之后，存在“总线转换时间”的延迟712-1，之后才传送WR数据帧1。相似地，在传送RDCRC 0之后，存在“总线转换时间”的延迟712-2，之后才传送WR CRC1。将传送WR数据帧1(和写CRC 1)延迟总线转换时间712是为了使信号在读传送和写传送之间切换时能够落在总线上。
还可以将本发明实施例的部件作为用于存储机器可执行指令的机器可读媒体来提供。机器可读媒体可以包括但不限于，闪速存储器、光盘、压缩光盘只读存储器(CD-ROM)、数字多功能/视频光盘(DVD)ROM、随机存取存储器(RAM)、可擦写可编程只读存储器(EPROM)、电可擦写可编程只读存储器(EEPROM)、磁卡或光卡、传播媒体或适于存储电子指令的其他类型的机器可读媒体。例如，本发明的实施例可以作为计算机程序来下载，该计算机程序可以通过载波或其他传播媒体中包含的数据信号的方式经由通信链路(例如调制解调器或网络连接)从远程计算机(例如服务器)传输到请求计算机(例如客户机)。
应该认识到在本说明书中对“一个实施例”或“实施例”的引述表示结合该实施例描述的特定特征、结构或特点包含在本发明的至少一个实施例中。因此，要强调且应该认识到本说明书中不同位置中对“实施例”或“一个实施例”或“备选实施例”的引述不一定全部指相同的实施例。而且，可以根据情况将特定特征、结构或特点组合在本发明的一个或多个实施例中。
相似地，应该认识到在本发明实施例的前文描述中，有时出于使公开流畅的目的，将多个不同特征归组在一个实施例、附图或其描述中以便帮助理解多个创新方面的其中一个或多个方面。但是，此公开的方法不应解释为，要求权利的主题所具有的特征必须多于每项权利要求中明确引述的特征。相反，正如所附权利要求反映的，创新方面在于少于单个前文公开的实施例的所有特征。因此，附在详细描述之后的权利要求由此明确地结合于详细描述中。

Claims (6)

1.一种集成电路，包括：
接口电路，用于从存储器装置接收读数据位，所述存储器装置响应读命令而提供所述读数据位并提供与所述读数据位对应的远程生成的CRC位，其中所述存储器装置包括用于将所述读数据位和所述远程生成的CRC位传送到所述集成电路的传送成帧单元，其中所述传送成帧单元包括至少部分基于偏移值使所述远程生成的CRC位的传输相对于所述读数据位的传输偏移的逻辑，所述远程生成的CRC位与所述读数据的稍后位、然后与所述读数据位并行发送；
与所述接口电路耦合的循环冗余码(CRC)生成器，用于至少部分基于从所述存储器装置接收的所述读数据位生成本地CRC位；
另一个接口电路，用于从所述存储器装置接收所述远程生成的CRC位；以及
与所述CRC生成器和所述另一个接口电路耦合的比较器，所述比较器用于将所述本地CRC位与所述远程生成的CRC位比较，其中所述CRC生成器用于在接收到所述远程生成的CRC位之前开始生成所述本地CRC位，以使得所述集成电路比较器可在接收到所述远程生成的CRC位时执行所述比较并与所述读数据的所述稍后位的接收并行执行CRC校验。
2.如权利要求1所述的集成电路，还包括：
用于在将所述本地CRC位与所述远程生成的CRC位比较之前推测性地对所述读数据位进行操作的逻辑。
3.如权利要求1所述的集成电路，其特征在于，所述集成电路包括存储器控制器。
4.如权利要求1所述的集成电路，其特征在于，所述偏移值是固定的偏移值。
5.如权利要求4所述的集成电路，其特征在于，所述固定的偏移值是一半帧的偏移量。
6.如权利要求1所述的集成电路，其特征在于，所述偏移值是可编程偏移值。
CN2008100999299A 2007-05-15 2008-05-15 通过使循环冗余码线路相对于数据线路偏移改善等待时间 Expired - Fee Related CN101325090B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/803734 2007-05-15
US11/803,734 US7644344B2 (en) 2007-05-15 2007-05-15 Latency by offsetting cyclic redundancy code lanes from data lanes
US11/803,734 2007-05-15

Publications (2)

Publication Number Publication Date
CN101325090A CN101325090A (zh) 2008-12-17
CN101325090B true CN101325090B (zh) 2013-01-02

Family

ID=39571339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100999299A Expired - Fee Related CN101325090B (zh) 2007-05-15 2008-05-15 通过使循环冗余码线路相对于数据线路偏移改善等待时间

Country Status (5)

Country Link
US (1) US7644344B2 (zh)
KR (1) KR100998412B1 (zh)
CN (1) CN101325090B (zh)
GB (1) GB2449348B (zh)
TW (1) TWI378467B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7996731B2 (en) 2005-11-02 2011-08-09 Advanced Micro Devices, Inc. Error detection in high-speed asymmetric interfaces
KR101688051B1 (ko) * 2010-11-08 2016-12-20 삼성전자 주식회사 에러 검출 코드를 이용한 데이터 처리 장치, 데이터 처리 방법, 데이터 스큐 보상 방법 및 데이터 처리 장치를 포함하는 반도체 장치
US8738993B2 (en) * 2010-12-06 2014-05-27 Intel Corporation Memory device on the fly CRC mode
US8984488B2 (en) 2011-01-14 2015-03-17 Honeywell International Inc. Type and range propagation through data-flow models
WO2013147733A1 (en) * 2012-03-26 2013-10-03 Intel Corporation Timing optimization for memory devices employing error detection coded transactions
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
MY180992A (en) * 2013-03-13 2020-12-15 Intel Corp Memory latency management
KR20150135311A (ko) 2013-03-25 2015-12-02 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 에러 정정 로직을 갖는 메모리 디바이스
US10331513B2 (en) * 2015-07-28 2019-06-25 Microchip Technology Incorporated Zero overhead code coverage analysis
US20180357121A1 (en) * 2017-06-09 2018-12-13 Qualcomm Incorporated Error correction calculation upon serial bus abort
US11513893B2 (en) * 2020-12-21 2022-11-29 Intel Corporation Concurrent compute and ECC for in-memory matrix vector operations
US20240030940A1 (en) * 2022-07-22 2024-01-25 Micron Technology, Inc. Command address fault detection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844923A (en) * 1996-10-24 1998-12-01 At&T Corp Fast framing of nude ATM by header error check
US20050108611A1 (en) * 2003-11-14 2005-05-19 Intel Corporation Early CRC delivery for partial frame
US20070055796A1 (en) * 2004-02-19 2007-03-08 Micron Technology, Inc. Memory device having terminals for transferring multiple types of data

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638518A (en) * 1994-10-24 1997-06-10 Lsi Logic Corporation Node loop core for implementing transmission protocol in fibre channel
KR100605978B1 (ko) * 1999-05-29 2006-07-28 삼성전자주식회사 부호분할다중접속 이동통신시스템의 불연속 전송모드에서 연속적인 외부순환 전력제어를 위한 송수신 장치 및 방법
US6829315B1 (en) * 2000-01-19 2004-12-07 Mindspeed Technologies, Inc. Alignment of parallel data channels using header detection signaling
KR100393460B1 (ko) * 2001-05-29 2003-08-02 전자부품연구원 전력선 통신을 위한 적응형 수신신호 검출장치 및 검출방법
JP4856848B2 (ja) * 2001-10-11 2012-01-18 アルテラ コーポレイション プログラマブルロジックリソース上のエラー検出
US8892963B2 (en) * 2005-11-10 2014-11-18 Advanced Micro Devices, Inc. Error detection in high-speed asymmetric interfaces utilizing dedicated interface lines

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844923A (en) * 1996-10-24 1998-12-01 At&T Corp Fast framing of nude ATM by header error check
US20050108611A1 (en) * 2003-11-14 2005-05-19 Intel Corporation Early CRC delivery for partial frame
US20070055796A1 (en) * 2004-02-19 2007-03-08 Micron Technology, Inc. Memory device having terminals for transferring multiple types of data

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
附图2A、2B、3A.

Also Published As

Publication number Publication date
TWI378467B (en) 2012-12-01
GB2449348A (en) 2008-11-19
KR100998412B1 (ko) 2010-12-03
GB2449348B (en) 2012-05-23
CN101325090A (zh) 2008-12-17
US7644344B2 (en) 2010-01-05
US20080288848A1 (en) 2008-11-20
GB0808759D0 (en) 2008-06-18
TW200910372A (en) 2009-03-01
KR20080101741A (ko) 2008-11-21

Similar Documents

Publication Publication Date Title
CN101325090B (zh) 通过使循环冗余码线路相对于数据线路偏移改善等待时间
CN101162449B (zh) Nand flash控制器及其与nand flash芯片的数据交互方法
CN101937724B (zh) 用于执行拷贝回存操作的方法以及闪存存储设备
CN101241452B (zh) 存储系统和命令处理方法
KR101251100B1 (ko) 별도의 순환 중복 코드 프레임들을 이용하는 효율적인 대역내 신뢰도
CN105474190A (zh) 包括不兼容的存储器技术或与不兼容的存储器技术接合的存储器模块的应答控制
CN103229155A (zh) 高速内存系统
CN102122271A (zh) 一种nand闪存控制器及其控制方法
KR20160018987A (ko) 인터페이스 회로 및 그것의 패킷 전송 방법
CN105786749A (zh) 一种基于nand flash接口的双通道ata协议桥接装置
CN102122234B (zh) 半导体器件和包括半导体器件的半导体系统
CN101896978A (zh) 错误应答命令协议的前向纠错
US20110004817A1 (en) Crc management method performed in sata interface and data storage device using crc management method
CN100573491C (zh) 串行传输控制器与串行传输解码器及其串行传输方法
TWI557636B (zh) 儲存媒體、存取系統及方法
CN100468375C (zh) 一种提高存储卡数据写入速度的方法
CN100468380C (zh) 存储卡可变长多块数据传输方法
CN109933547B (zh) 一种ssd主控中的raid被动加速装置和加速方法
CN101764669A (zh) 数据接收过程中的crc码校验方法
CN110720126B (zh) 传输数据掩码的方法、内存控制器、内存芯片和计算机系统
US9619316B2 (en) Timing optimization for memory devices employing error detection coded transactions
CN102568605B (zh) 系统总线检错纠错方法和nand flash控制器
CN107870885A (zh) 通信系统、装置及方法
CN103049218A (zh) 数据存储方法和控制器
CN201134270Y (zh) Nand flash控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130102

Termination date: 20210515