TWI378467B - Method and system for improving latency to memory device and integrated circuits therefor - Google Patents

Description

1378467 九、發明說明 【發明所屬之技術領域】 本發明實施例大致有關於積體電路之領域’特別是’ 有關於藉由將CRC線道偏移開資料線道以改良潛時之系 統、方法與設備。 【先前技術】 使用於動態隨機存取記憶體（DRAM )通道之轉移率 不斷在增加。越快的轉移率增加dram通道上之傳遞誤差 的可能性。若干習知系統使用循環冗餘碼（CRC )以提供 傳遞於DRAM通道上之資料的誤差保護。CRC位元之產生 與合倂至框架增加了 DRAM之讀取潛時。藉由重新產生 CRC核對和（checksum)以使讀取資料生效會在主機側導 致額外的潛時。 【發明內容及實施方式】 本發明實施例係大致有關有關於藉由將CRC線道偏 移開資料線道以改良潛時之系統、方法與設備。在若干實 施例中，一記億體裝置包括一提供讀取資料位元之記憶體 陣列，以及一產生對應於讀取資料位元之CRC位元之 CRC產生器。此外，該記憶體裝置可包括一傳遞該讀取資 料位元與該CRC位元至一主機之傳遞框架單元。如第1 圖至第7圖之以下描述，在若干實施例中，該傳遞框架單 元包括至少部分地根據一偏移値，而將該CRC位元之傳 1378467 遞偏移開該讀取資料位元之傳遞的邏輯。 第1圖係爲根據本發明實施例所繪示之所實施計算系 統之高階方塊圖。在所繪示之實施例中，系統100包括主 機1 1 〇 (例如，記億體控制器）與記憶體裝置1 20 (例 如，DRAM )。在另一實施例中，系統100可包括更多元 件、更少元件及/或不同元件。 記憶體裝置120包括偏移邏輯122。在若干實施例 中，偏移邏輯122使得記憶體裝置120能夠將CRC位元 之傳遞從讀取（RD)資料位元偏移開。舉例而言，在若干 實施例中，記億體裝置120在CRC核對和被產生之前開 始讀取資料框架之傳遞。如此使得記憶體裝置120能夠縮 短由於產生CRC核對和所導致之潛時。 在若干實施例中，CRC位元之傳遞係至少部分地根據 —偏移値而被偏移開該資料位元之傳遞。在若干實施例 中，偏移値係爲固定的（例如，二分之一框架，四分之三 框架等）。在這種實施例中，偏移値係可由產生CRC核 對和所需之時間長度（例如，CRC潛時）所決定。在另一 實施例中，偏移値係爲可程式化。偏移邏輯122將藉由參 閱第2圖而在以下進一步說明。 命令/位址（C/A)線道102提供複數個傳送命令與 位址至記億體裝置120之線道。DQ線道104提供一雙向 讀取/寫入資料匯流排。CRC線道106提供一雙向匯流 排，以轉移CRC核對和位元。在另一實施例中，DQ線道 104及/或CRC線道106可爲單向。爲了方便說明，本發 1378467 明實施例係可參考記憶體裝置而加以描述。然而’値 得注意的是，本發明實施例可以包括其他裝置資料寬度’ 諸如，χ4、χ16、χ32 等。 主機1 1 〇控制資料轉移至記憶體裝置1 20以及從記億 體裝置120之資料轉移。在若干實施例中，主機11〇與一 或多個處理器被整合於相同晶粒上。主機110包括CRC 產生器114。CRC產生器114產生一本地CRC，其可以與 記憶體裝置120之CRC核對和相比較，以判斷所傳遞之 資料是否已經損壞。如以下所述，在若干實施例中，CRC 產生器114在從記憶體裝置120接收CRC核對和之前’ 開始產生一本地CRC核對和。由於主機110可以在接收 遠距產生之CRC核對和之前產生一本地CRC核對和，所 以其縮短由於產生與比較CRC核對和所導致之潛時。 在若干實施例中，主機110亦可包括在比較CRC核 對和之前，推測地使用從記億體裝置120接收之資料之邏 輯112。在這種實施例中，在比較CRC核對和之前推測地 使用資料可更進—步縮短由於比較CRC所導致之潛時。 推測地使用資料將於以下參考第3圖而加以說明。 第2圖係爲根據本發明實施例所繪示之所實施記憶體 裝置之方塊圖。記憶體裝置200尤其包括記憶體陣列 2〇2、傳遞（ΤΧ)框架單元204以及CRC產生器208。在 另一實施例中，記憶體裝置2 00可包括更多元件、更少元 件及/或不同元件。在若干實施例中，記憶體裝置200係 爲—DRAM記憶體裝置。 1378467 在操作中，記憶體裝置200從命令/位址匯流排（例 如，命令/位址匯流排102)上接收來自主機（例如，主 機1 10 )之讀取命令。資料係從記憶體陣列202讀取並且 被提供至傳遞（TX)框架單元204。所讀取之資料亦被提 供至CRC產生器208，其計算CRC核對和。在若干實施 例中，六階層的互斥或（XOR)樹被使用以計算CRC核對 和。在另一實施例中，不同數目之互斥或樹或不同演算法 可以被使用以產生CRC核對和。CRC核對和之計算時間 可以被定義爲CRC_潛時（CRC_latency )。在若干實施例 中，011(：_潛時約爲1.25奈秒。在若干實施例中，讀取資 料之長度係爲64位元，而且CRC核對和之長度係爲8位 元。然而，値得注意的是，在另一實施例中，讀取資料及 /或CRC核對和之長度可爲不同。 傳遞框架單元204產生資料框架，其在DQ與CRC線 道（例如，DQ線道1 04與CRC線道106)上被傳遞至主 機。在若干實施例中，傳遞框架單元204包括偏移邏輯 2〇6。偏移邏輯206至少部分地根據一偏移値210而將該 CRC位元之轉移相對於該讀取資料位元偏移開（例如，延 遲）。因此，在若干本發明實施例中，一旦讀取資料位元 被提供至傳遞框架單元204且未被停留以等待從CRC產 生器208來之CRC位元，讀取資料位元即被轉移。在若 干實施例中，讀取資料位元被以一潛時轉移，該潛時係可 與未實施CRC之記憶體裝置所導致之潛時相比較。 偏移値210可被選擇，使得CRC位元被偏移開一實 1378467 質相等於該CRC_潛時之數量》在若干實施例中，偏移値 • 210係爲一固定之値，其係被硬編碼（hard coded )至記 億體裝置2 0 0。在此實施例中，偏移値210可爲讀取資料 框架尺寸之分數（例如，二分之一框架、三分之一框架、 四分之三框架等）。 在另一實施例中，偏移値210係爲可程式化。舉例而 言，偏移値210可被程式化至記億體裝置2 0 0上之暫存器 φ (例如，暫存器212)中。在若干實施例中，基本輸入/ 輸出系統（BIOS)設定偏移値210。在另一實施例中，一 訓練序列可被使用來決定與設定偏移値2 1 0。 記憶體裝置200包括CRC去能（disable)邏輯214。 在若干實施例中，CRC去能邏輯使得藉由記憶體裝置 2 00之CRC的使用失效。因此，在若干實施例中，記憶體 裝置200可被裝配以使用CRC核對和與讀取資料或被裝 配而不使用CRC核對和與讀取資料。 • 第3圖係爲根據本發明實施例所繪示之所實施主機之 方塊圖。主機300尤其包括，資料介面（I/F) 308、CRC 介面310、CRC產生器306、比較器304以及邏輯302。 在另一實施例中’主機3 00包括更多元件、更少元件及/ 或不同元件。資料介面308提供主機300與DQ線道1〇4 之間之介面。同樣地，CRC介面310提供主機300與CRC 線道106之間之介面》介面308與310可包括數個驅動 器、接收器 '時序電路與其類似者。 在操作中’讀取資料透過DQ線道104到達主機 -8 - 1378467 300。CRC產生器306接收讀取資料並且計 CRC核對和。所謂的「本地」係被使用來區分 之CRC核對和以及記憶體裝置所產生之CRC 的差異。CRC位元行經CRC線道106，其係不 道 1 04。 比較器304比較（例如，來自CRC產生器 CRC核對和與從記億體裝置所接收之CRC核 兩者相匹配，則輸出312顯示資料係爲有效。 相匹配，則輸出312可提供一錯誤訊號。 在若干實施例中，主機300包括邏輯3H 使得主機300能夠在比較本地CRC與從記憶 收之 CRC之前，推測地使用讀取之資料。： 中，如果產生CRC錯誤，則邏輯314可以中 之使用並且嘗試回復前一狀態。 第4圖係爲根據本發明實施例所實施之讀 格式之選定態樣。如第4圖所示，讀取資料框 在使用者區間0到7所轉移之8位元組資料。 例中，一旦有讀取資料框架402，傳遞框架單 第2圖所示之傳遞框架單元2 04 )會立即轉移 架 402。然而，於偏移値 406出現之後， (404)係被轉移。在所繪示之實施例中，偏 個使用者區間（UI)或框架寬度之一半。在 中，偏移値係可更多或更少。 第5圖係爲根據本發明實施例所繪示之將 算「本地j 主機所產生 核對和之間 同於DQ線 } 3 06 )本地 對和。如果 如果兩者不 。邏輯3 1 4 體裝置所接 在此實施例 止讀取資料 取資料框架 架402包括 在若干實施 元（例如， 讀取資料框 CRC位元 移値係爲4 另一實施例 CRC線道 1378467 偏移開資料線道之方法之流程圖。參考方塊502，記億體 裝置（例如，第2圖所示之記憶體裝置200 )從一記憶體 連線（例如，第丨圖所示之命令//位址匯流排102)接收 讀取命令。在方塊5〇4中，記憶體裝置從其記憶體陣列獲 得適當的讀取資料，並且在方塊5 06中，傳送讀取資料至 —框架單元（例如，傳遞框架單元204 )。讀取資料亦可 在被傳送至框架單元之（實質上）相同時間被傳送至CRC 產生器（例如，CRC產生器208，如果CRC係被致能） (5 08 ) 〇 參考方塊510，一旦有讀取資料，框架單元轉移讀取 資料至主機，而不等待對應之CRC位元被產生。在若干 實施例中，框架單元延遲了傳送CRC位元，直到已經發 生偏移値（512 )。偏移値之長度可以與CRC_潛時相比 較’使得一旦出現CRC位元之後，框架單元立即轉移 CRC位元。在若干實施例中，偏移値係爲一固定量β在另 一實施例中，偏移値係爲可程式化。在方塊514，框架單 元啓動CRC位元之轉移。 第6圖係爲根據本發明實施例所繪示之根據偏移値之 CRC線道之在主機中縮短潛時之流程圖。參考方塊602, 主機從記憶體裝置（例如，第1圖所示之DQ線道104 ) 接收讀取資料。在若干實施例中，參考方塊604，在從記 憶體裝置接收所有讀取資料（例如，在接收第4圖之所有 框架402之前）之前，主機開始計算本地CRC核對和。 在另一實施例中，參考方塊604中，在讀取資料（例如， -10- 1378467 框架402 )轉移完成之後，主機開始計算本地CRC。在若 ' 干實施例中，參考方塊606，主機包括在CRC檢查完成之 前推測地使用讀取資料之邏輯。 在方塊60 8中，主機比較從記憶體裝置所接收之CRC 與本地CRC。如果上述兩者匹配，則資料被認爲有效，如 方塊612。如果上述兩者不匹配，則可產生一錯誤訊號。 如果主機推測地使用讀取資料，而且上述兩CRC不匹 φ 配，則資料之使用可被中止，而且主機可嘗試回復其狀 態。 第7圖繪示根據本發明實施例之最佳化匯流排周轉週 期。流程700說明從記億體裝置（例如，DRAM )以不間 斷的轉移來進行連續讀取的例子。舉例而言，讀取資料框 架1緊接著讀取資料框架0被傳送。由於CRC位元係轉 移於不同線道，CRC 0與CRC 1可個別被延遲一偏移値， 而不與讀取資料框架之轉移有所干擾。 • 流程710繪示後續被轉移至讀取資料框架後之寫入 (，尺\資料框架之範例。在若干實施例中，在讀取資料 框架〇轉移之後與寫入資料框架1轉移之前，有一「匯流 排周轉時間」712-1之延遲。同樣地，讀取CRC 0轉移之 後與寫入CRC 1轉移之前，有一「匯流排周轉時間」712-2之延遲。延遲轉移寫入資料框架1(與寫入CRC 1)匯 流排周轉時間712之原因在於，當讀取轉移與寫入轉移之 間進行切換時，允許訊號在匯流排上趨向穩定。 本發明實施例之元件亦可被提供爲儲存機器可執行指 -11 - 1378467 令之機器可讀媒體。機器可讀媒體可包 快閃記憶體、光碟、光碟唯讀記億體（ 影像光碟（DVD )唯讀記憶體、 (RAM )、可抹除可程式化唯讀記憶體 抹除可程式化唯讀記億體（EEPROM ) 傳播媒體或其他適用於儲存電子命令之 例而言，本發明實施例可被下載爲計算 實施於載波或其他透過通訊連線（例如 線）之傳播媒體上之資料訊號，而被 如，伺服器）轉移至請求之計算機（例 値得注意的是，本說明書所述之「 發明之至少一實施例中所說明之特色 此，値得強調與注意的是，本說明書之 實施例」或「另一實施例」之兩或多個 相同實施例。彩外，特色、結構或特徵 本發明之一或多個實施例。 本發明之圖式與描述以較佳實施例 藉以幫助了解本發明之實施，非用以限 而熟悉此領域技藝者於領悟本發明之精 發明之精神範圍內，當可作些許更動潤 換，其專利保護範圍當視後附之申請專 域而定。 【圖式簡單說明】 括，但不受限於， CD-ROM )、數位 隨機存取記憶體 (EPROM )、可電 、磁性或光學卡、 機械可讀媒體。舉 機程式，其可透過 ，數據機或網路連 ίέ遠距計算機（例 如，客戶端）。 —實施例」代表本 、結構或特徵。因 各部分所提及「一 參考並不必然指涉 也可被適當結合於 說明如上，僅用於 定本發明之精神， 神後，在不脫離本 飾及同等之變化替 利範圍及其等同領 -12- 1378467 本發明之特色與優點將自以下之說明而顯現，其係參 * 照附圖並且藉由用以說明卻不因而爲之所侷限之範例，本 發明之實施例係如以下圖式所示，其中： 第1圖係爲根據本發明實施例所繪示之所實施計算系 統之高階方塊圖； 第2圖係爲根據本發明實施例所繪示之所實施記億體 裝置之方塊圖； • 第3圖係爲根據本發明實施例所繪示之所實施主機之 方塊圖： 第4圖係爲根據本發明實施例所繪示之所實施讀取資 料框架格式與對應之偏移CRC位元； ' 第5圖係爲根據本發明實施例所繪示之將CRC線道 偏移開資料線道之方法之流程圖； 第6圖係爲根據本發明實施例所繪示之根據偏移値之 CRC線道之在主機中縮短潛時之流程圖；以及 ® 第7圖繪示根據本發明實施例所繪示之最佳化匯流排 周轉週期。 【主要元件符號說明】 100 :系統 “2:命令/位址線道 104 : DQ線道 106 : CRC 線道 1 W :主機 -13- 1378467 112:推測性資料使用邏輯 1 14 : CRC產生器 120 :記憶體裝置 1 2 2 :偏移邏輯 200 :記憶體裝置 202 :記億體陣列 204 :傳遞框架單元

2 0 6 :偏移邏輯 208 ： CRC產生器 2 1 0 :偏移値 212 :暫存器 2 14 : CRC失能邏輯 300 :主機 3 02 :邏輯 3 04 :比較器

3 06 ： CRC產生器 3 0 8 :資料介面 3 1 0 : CRC 介面 312 :輸出 314 :邏輯 402 :讀取資料框架 404 ： CRC 位元 406 :偏移 5 02 :從記憶體連線接收讀取命令 -14- 1378467 5 04 :從記億體陣列獲得讀取資料 ' 506 :傳送讀取資料至一框架單元 508 :計算讀取資料之CRC 510:啓動讀取資料框架之傳遞 512 :發生偏移？ 514 :啓動CRC位元之傳遞 6 02 :從記憶體裝置接收讀取資料

φ 604:計算本地CRC 606 :推測地使用讀取資料

608 :比較從記億體裝置所接收之CRC與本地CRC 6 1 0 : CRC 匹配？ 612 :資料有效 700 :流程 7 1 0 :流程 7 1 2 :匯流排周轉時間 -15-

Claims (1)

1378467 附件5A :第097117029號申請專利範圍修正本 民國101年7月26日修正 十、申請專利範圍 _ 1. 一種積體電路，包括： —記億體陣列，以提供回應一讀取命令之讀取資料位 元： 一循環冗餘碼（CRC )產生器，以產生CRC位元，其 嘰 對應於該記憶體陣列所提供之該讀取資料位元；以及 一傳遞框架單元，以傳遞該讀取資料位元以及該CRC 位元至一主機， 其中該傳遞框架單元包括邏輯至少部分地根據一偏移 値，而將該CRC位元之傳遞偏移開該讀取資料位元之傳 遞，該CRC位元與較該記憶體陣列所提供的讀取資料串 流中的該讀取資料位元爲晚的讀取資料位元並列傳送，該 CRC位元透過與該讀取資料位元與該較晚讀取資料位元不 同的線道傳送。 2. 如申請專利範圍第1項之積體電路，其中該偏移値 係爲一固定之偏移値。 3. 如申請專利範圍第2項之積體電路，其中該固定之 偏移値係爲二分之一框架偏移。 4 .如申請專利範圍第1項之積體電路，其中該偏移値 係爲一可程式化偏移値。 5.如申請專利範圍第4項之積體電路，更包括一暫存 器，以儲存該可程式化偏移値。 1378467 6. 如申請專利範圍第1項之積體電路*更包括： 如果CRC潛時超過一臨界値，則延遲一資料框架之 傳遞的邏輯。 7. —種積體電路，包括： 一介面電路，以從一記憶體裝置接收讀取資料位元： —循環冗餘碼（CRC )產生器，其係與該介面電路耦 接以至少部分地根據該讀取資料位元，產生本地CRC位 元； 另一介面電路，以從該記億體裝置接收遠距產生之 CRC位元，其中該遠距產生之CRC位元覆蓋該讀取資料 位元；以及 一比較器，其係與該CRC產生器以及該另一介面電 路耦接，該比較器比較該本地CRC位元與該遠距產生之 CRC位元，其中該CRC產生器係於接收該遠距產生之 CRC位元之前，開始產生該本地CRC位元。 8. 如申請專利範圍第7項之積體電路，更包括： 在比較該本地CRC位元與該遠距產生之CRC位元之 前，推測地對該讀取資料位元操作之邏輯。 9. 如申請專利範圍第7項之積體電路，其中該積體電 路包括一記憶體控制器。 10. —種改良記憶體裝置之潛時之方法，包括： 在一記憶體裝置上，從一主機接收一讀取命令； 從該記憶體裝置之一記憶體陣列，獲得讀取資料位 元； -2- 1378467 啓動從該記億體裝置至該主機之該讀取資料位元的傳 遞； 在啓動該讀取資料位元的傳遞之後，產生該讀取資料 位元之循環冗餘碼（CRC)位元：以及 透過與該讀取資料位元傳遞的線道不同的線道傳遞該 CRC位元，其中該CRC位元之傳遞係至少部分地根據一 偏移値而被偏移開該讀取資料位元之傳遞》 11·如申請專利範圍第10項之方法，其中該偏移値係 爲一固定之偏移値。 12. 如申請專利範圍第11項之方法，其中該固定之偏 移値係爲二分之一框架偏移》 13. 如申請專利範圍第10項之方法，其中該偏移値係 爲一可程式化偏移値》 14. 如申請專利範圍第13項之方法，更包括： 程式化該可程式化偏移値。 15_如申請專利範圍第14項之方法，其中程式化該可 程式化偏移値包括： 在記憶體裝置啓動時，程式化該可程式化偏移値。 16_如申請專利範圍第1〇項之方法，更包括： 如果CRC潛時超過一臨界値’則延遲—資料框架之 傳遞。 17.—種改良記憶體裝置之潛時之系統，包括： 一記憶體裝置，包括， —記億體陣列’以提供回應一讀取命令之讀取資 1378467 料位元， —循環冗餘碼（CRC )產生器，以產生CRC位 元，其對應於該記憶體陣列所提供之該讀取資料位元，以 及 —傳遞框架單元，以傳遞該讀取資料位元以及該 CRC位元至一主機’其中該傳遞框架單元包括至少部分地 根據一偏移値，而將該CRC位元之傳遞偏移開該讀取資 料位元之傳遞的邏輯’該CRC位元與較該記憶體陣列所 提供的讀取資料串流中的該讀取資料位元爲晚的讀取資料 位元並列傳送，該CRC位元透過與該讀取資料位元與該 較晚讀取資料位元不同的線道傳送；以及 該主機。 1 8 ·如申請專利範圍第1 7項之系統，其中該偏移値係 爲一固定之偏移値。 19.如申請專利範圍第17項之系統，其中該固定之偏 移値係爲二分之一框架偏移。 2〇·如申請專利範圍第17項之系統，其中該偏移値係 爲一可程式化偏移値。 21·如申請專利範圍第17項之系統，其中該主機包 括： —介面電路’以從該記億體裝置接收該讀取資料位 元； 一 CRC產生器，其係與該介面電路耦接以至少部分 地根據該讀取資料位元，產生本地CRC位元； -4- 1378467 CRC 位元 路耦 CRC CRC 括： 前， 另一介面電路，以從該記憶體裝置接收遠距產生之 位元，其中該遠距產生之CRC位元覆蓋該讀取資料 :以及 一比較器，其係與該CRC產生器以及該另一介面電 接，該比較器比較該本地CRC位元與該遠距產生之 位元，其中該CRC產生器係於接收該遠距產生之 位元之前，開始產生該本地CRC位元。 22. 如申請專利範圍第21項之系統，其中該主機更包 在比較該本地CRC位元與該遠距產生之CRC位元之 推測地對該讀取資料位元操作之邏輯。 23. 如申請專利範圍第22項之系統，其中該主機包括 一記憶體控制器。