JP5753988B2 - エラー検出方法および1つまたは複数のメモリデバイスを含むシステム - Google Patents
エラー検出方法および1つまたは複数のメモリデバイスを含むシステム Download PDFInfo
- Publication number
- JP5753988B2 JP5753988B2 JP2011541038A JP2011541038A JP5753988B2 JP 5753988 B2 JP5753988 B2 JP 5753988B2 JP 2011541038 A JP2011541038 A JP 2011541038A JP 2011541038 A JP2011541038 A JP 2011541038A JP 5753988 B2 JP5753988 B2 JP 5753988B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- packet
- command
- memory devices
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Detection And Correction Of Errors (AREA)
Description
ために使用可能である。図2Aにおける各メモリデバイスは、相補的クロック信号を次のメモリデバイスのクロック入力ポートに送るためのクロック出力ポートCKO#とCKO、およびメモリコントローラ102、または前のメモリデバイスのいずれかから相補的クロック信号を受信するためのクロック入力ポートCKIとCKI#を有する。最後のメモリデバイス110は、クロック信号をメモリコントローラ102へと戻して供給する。
22 メモリコントローラ
24 メモリデバイス
26 メモリデバイス
28 メモリデバイス
30 メモリデバイス
40 システム
42 メモリコントローラ
44 メモリデバイス
46 メモリデバイス
48 メモリデバイス
50 メモリデバイス
100 システム
102 メモリコントローラ
104 メモリデバイス
106 メモリデバイス
108 メモリデバイス
110 メモリデバイス
150 システム
152 メモリコントローラ
154 メモリデバイス
156 メモリデバイス
158 メモリデバイス
160 メモリデバイス
200 メモリデバイス
202 メモリバンク
204 センス増幅器(S/A)・データレジスタ
206 制御・プリデコーダ
208 行デコーダ
213 I/O回路
214 コマンドレジスタ
215 チップインターフェース回路
216 制御ロジック
217 ECCマネージャ
218 アドレスバッファ・ラッチ
249 ステータスレジスタ
251 ECCジェネレータ
310 フラッシュコントローラ
312 中央処理装置(CPU)
314 メモリ
316 ランダムアクセスメモリ(RAM)
318 読出し専用メモリ(ROM)
322 フラッシュコマンドエンジン
324 エラー訂正用コード(ECC)マネージャ
326 フラッシュデバイスインターフェース
330 共通バス
332 ホストインターフェースコントローラ
334 ホストインターフェース
500 方法
501 動作
503 動作
504 動作
506 動作
507 動作
509 動作
510 動作
520 動作
530 動作
Claims (28)
- ポイントツーポイントのリングトポロジーに配置された複数の直列相互接続された半導体メモリデバイスと、
前記半導体メモリデバイスと通信するためのコントローラデバイスと
を備える、システムであって、
前記コントローラデバイスは、
メモリデバイスに向かうことになるパケットを生成するためのコマンドエンジンであって、前記パケットの一部は、少なくとも1つのコマンドバイトを含む、コマンドエンジン
と、
前記パケットを前記複数の半導体メモリデバイスにおける第1のデバイスに出力するた
めの出力と、
前記ポイントツーポイントのリングトポロジーに配置された前記複数の半導体メモリデバイスのそれぞれを通って通信した後、前記複数の半導体メモリデバイスにおける最後のデバイスから前記パケットを受信するための入力と、
前記システムにおける前記パケットの伝送でエラーが発生したか否かを、前記受信されたパケットに基づいて決定し、リングトポロジーにおける前記エラーが発生した半導体メモリデバイスの特定位置を決定するエラーマネージャと、を含み、
前記エラーが発生した半導体メモリデバイスの前記特定位置に基づいて、前記コマンドエンジンは、前記パケットを選択的に再発行するように構成されている、
システム。 - 前記複数の半導体メモリデバイスのそれぞれは、エラーマネージャを含む、請求項1に
記載のシステム。 - 前記コントローラデバイスは、誤ってアドレス指定されるデバイスエラーバイトを受信するように構成されており、前記エラーマネージャは、前記誤ってアドレス指定されるデバイスエラーバイトを処理して、意図されたターゲットデバイスの前のデバイスが、誤ってアドレス指定されるかどうかを確定するように構成されている、請求項1に記載のシス
テム。 - 前記コマンドエンジンは、前記意図されたターゲットデバイスの前の前記デバイスが、誤ってアドレス指定される場合、コマンドの再発行をもたらすように構成されている、請求項3に記載のシステム。
- 前記コマンドエンジンは、前記複数の半導体メモリデバイスのそれぞれの中の各ステータスレジスタにおける情報が、前記コントローラデバイスに順次に提供可能であるために、前記複数の半導体メモリデバイスのそれぞれによって受信可能なブロードキャストコマンドを生成することが可能である、請求項1に記載のシステム。
- 前記エラーマネージャは、前記リングトポロジーにおけるどの点においてエラーが生じたのかを確定するために、各ステータスレジスタの各情報を処理するように構成されている、請求項5に記載のシステム。
- 前記複数の半導体メモリデバイスは、非揮発性メモリデバイスである、請求項1に記載
のシステム。 - 前記非揮発性メモリデバイスは、NANDフラッシュメモリデバイスである、請求項7に記
載のシステム。 - 前記コマンドエンジンは、エラーがターゲットデバイスの前で生じた場合、前記パケットを再発行するように、さらに構成されている、請求項6に記載のシステム。
- 前記エラーマネージャは、受信された前記パケットの一部に基づいてパリティビットを計算するとともに、前記エラーが発生したか否かを確定するために、前記計算されたパリティビットと受信された前記パケットの他の部分とを比較するように構成されている、請求項1に記載のシステム。
- 前記パリティビットは、Hammingコードエラー検出スキームにより、コマンドエラー検
出を容易にする、請求項10に記載のシステム。 - 前記エラーマネージャは、前記エラーが発生したか否かを確定するために、前記受信されたパケットと前記出力されたパケットとを比較するように構成されている、請求項1に
記載のシステム。 - 前記複数の半導体メモリデバイスのエラーマネージャの少なくとも1つは、エラーが検出された前記パケットによって定義されたコマンドの実行を妨げるように構成されている、請求項2に記載のシステム。
- 前記パケットの一部は、プログラムコマンドまたは消去コマンドのいずれかを含む、請求項1に記載のシステム。
- 前記パケットの他の一部は、パリティビットを含む、請求項1に記載のシステム。
- 前記パリティビットは、コマンドエラー修正を容易にする、請求項15に記載のシステム。
- 前記複数の半導体メモリデバイスのそれぞれは、前記エラーが検出された場合、前記パケットの修正を試みるためのそれぞれのエラーマネージャを含む、請求項16に記載のシステム。
- 前記エラーが生じたことが確定された場合、前記コントローラデバイスの前記エラーマネージャは、前記受信されたパケット内の前記エラーが修正可能であるか否かを確定するとともに、前記エラーが修正可能でない場合は前記パケットを再発行するように構成されている、請求項17に記載のシステム。
- 前記コントローラデバイスは、前記受信されたパケット内のシングルビットのエラーが修正可能であるとともに、複数ビットのエラーが修正可能でない、ことを認識するように、さらに構成されている、請求項18に記載のシステム。
- ポイントツーポイントのリングトポロジーに配置された複数の直列相互接続された半導体メモリデバイスと通信するコントローラデバイス内で実行される方法であって、
メモリデバイスに向かうことになるパケットを生成するステップであって、前記パケットの第1の部分一部は、少なくとも1つのコマンドバイトを含む、ステップと、
前記パケットを前記複数の半導体メモリデバイスにおける第1のデバイスに出力するス
テップと、
前記ポイントツーポイントのリングトポロジーに配置された前記複数の半導体メモリデバイスのそれぞれを通って通信した後、前記複数の半導体メモリデバイスにおける最後のデバイスから前記パケットを受信するステップと、
前記コントローラデバイスからの前記パケットの伝送でエラーが発生したか否かを、前記受信されたパケットに基づいて決定し、リングトポロジーにおける前記エラーが発生した半導体メモリデバイスの特定位置を決定するステップと、
前記エラーが発生した半導体メモリデバイスの前記特定位置に基づいて、前記パケットを選択的に再発行するステップと
を含む、方法。 - 前記複数の半導体メモリデバイスのそれぞれの中の各ステータスレジスタにおける情報が、前記コントローラデバイスに順次に提供可能であるために、前記複数の半導体メモリデバイスのそれぞれに対するブロードキャストコマンドを生成するステップ、をさらに含む、請求項20に記載の方法。
- 前記リングトポロジーにおけるどの点においてエラーが生じたのかを確定するために、各ステータスレジスタの各情報を処理するステップをさらに含む、請求項21に記載の方法。
- エラーがターゲットデバイスの前で生じた場合、前記パケットを再発行するステップをさらに含む、請求項22に記載の方法。
- 受信された前記パケットの一部に基づいてパリティビットを計算するステップと、
前記エラーが発生したか否かを確定するために、前記計算されたパリティビットと受信された前記パケットの他の部分とを比較するステップと
をさらに含む、請求項20に記載の方法。 - 前記エラーが発生したか否かを確定するために、前記受信されたパケットと前記出力されたパケットとを比較するステップをさらに含む、請求項20に記載の方法。
- 前記パケットの一部は、プログラムコマンドまたは消去コマンドのいずれかを含む、請求項20に記載の方法。
- 前記パケットの他の一部は、パリティビットを含む、請求項20に記載の方法。
- 前記パリティビットは、コマンドエラー修正を容易にする、請求項27に記載の方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13857508P | 2008-12-18 | 2008-12-18 | |
US61/138,575 | 2008-12-18 | ||
US14014708P | 2008-12-23 | 2008-12-23 | |
US61/140,147 | 2008-12-23 | ||
US12/418,892 US8880970B2 (en) | 2008-12-23 | 2009-04-06 | Error detection method and a system including one or more memory devices |
US12/418,892 | 2009-04-06 | ||
PCT/CA2009/001777 WO2010069045A1 (en) | 2008-12-18 | 2009-12-10 | Error detection method and a system including one or more memory devices |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014257755A Division JP2015099598A (ja) | 2008-12-18 | 2014-12-19 | エラー検出方法および1つまたは複数のメモリデバイスを含むシステム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012512467A JP2012512467A (ja) | 2012-05-31 |
JP2012512467A5 JP2012512467A5 (ja) | 2013-01-24 |
JP5753988B2 true JP5753988B2 (ja) | 2015-07-22 |
Family
ID=42268218
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011541038A Expired - Fee Related JP5753988B2 (ja) | 2008-12-18 | 2009-12-10 | エラー検出方法および1つまたは複数のメモリデバイスを含むシステム |
JP2014257755A Pending JP2015099598A (ja) | 2008-12-18 | 2014-12-19 | エラー検出方法および1つまたは複数のメモリデバイスを含むシステム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014257755A Pending JP2015099598A (ja) | 2008-12-18 | 2014-12-19 | エラー検出方法および1つまたは複数のメモリデバイスを含むシステム |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP2359372B1 (ja) |
JP (2) | JP5753988B2 (ja) |
KR (1) | KR101687038B1 (ja) |
CN (1) | CN102257573B (ja) |
TW (1) | TWI517174B (ja) |
WO (1) | WO2010069045A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150248316A1 (en) * | 2012-09-28 | 2015-09-03 | Hewlett-Packard Development Company, L.P. | System and method for dynamically selecting between memory error detection and error correction |
KR20170086345A (ko) * | 2016-01-18 | 2017-07-26 | 에스케이하이닉스 주식회사 | 메모리 칩 및 메모리 컨트롤러를 포함하는 메모리 시스템 |
CN107239363B (zh) * | 2017-05-27 | 2020-04-24 | 北京东土军悦科技有限公司 | 一种ecc信息上报方法及系统 |
CN107134294B (zh) * | 2017-05-27 | 2020-04-24 | 北京东土军悦科技有限公司 | 一种ecc信息获取方法及系统 |
KR102433098B1 (ko) | 2018-02-26 | 2022-08-18 | 에스케이하이닉스 주식회사 | 어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템 |
US10963336B2 (en) | 2019-08-29 | 2021-03-30 | Micron Technology, Inc. | Semiconductor device with user defined operations and associated methods and systems |
US11200118B2 (en) | 2019-08-29 | 2021-12-14 | Micron Technology, Inc. | Semiconductor device with modified command and associated methods and systems |
US11042436B2 (en) | 2019-08-29 | 2021-06-22 | Micron Technology, Inc. | Semiconductor device with modified access and associated methods and systems |
KR20210093610A (ko) | 2020-01-20 | 2021-07-28 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 |
KR20220139199A (ko) * | 2021-04-07 | 2022-10-14 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
US11822793B2 (en) | 2022-04-04 | 2023-11-21 | Western Digital Technologies, Inc. | Complete and fast protection against CID conflict |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5826068A (en) * | 1994-11-09 | 1998-10-20 | Adaptec, Inc. | Integrated circuit with a serial port having only one pin |
US5938742A (en) * | 1995-08-18 | 1999-08-17 | General Magic, Inc. | Method for configuring an intelligent low power serial bus |
US6691257B1 (en) * | 2000-04-13 | 2004-02-10 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus protocol and method for using the same |
US7308524B2 (en) * | 2003-01-13 | 2007-12-11 | Silicon Pipe, Inc | Memory chain |
US7234099B2 (en) * | 2003-04-14 | 2007-06-19 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
US20040237001A1 (en) * | 2003-05-21 | 2004-11-25 | Sun Microsystems, Inc. | Memory integrated circuit including an error detection mechanism for detecting errors in address and control signals |
DE10335978B4 (de) * | 2003-08-06 | 2006-02-16 | Infineon Technologies Ag | Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen |
US7143207B2 (en) * | 2003-11-14 | 2006-11-28 | Intel Corporation | Data accumulation between data path having redrive circuit and memory device |
DE102004004796B4 (de) * | 2004-01-30 | 2007-11-29 | Infineon Technologies Ag | Vorrichtung zur Datenübertragung zwischen Speichern |
US7389465B2 (en) * | 2004-01-30 | 2008-06-17 | Micron Technology, Inc. | Error detection and correction scheme for a memory device |
US8375146B2 (en) * | 2004-08-09 | 2013-02-12 | SanDisk Technologies, Inc. | Ring bus structure and its use in flash memory systems |
JP2006065697A (ja) * | 2004-08-27 | 2006-03-09 | Hitachi Ltd | 記憶デバイス制御装置 |
US20070165457A1 (en) * | 2005-09-30 | 2007-07-19 | Jin-Ki Kim | Nonvolatile memory system |
US8335868B2 (en) | 2006-03-28 | 2012-12-18 | Mosaid Technologies Incorporated | Apparatus and method for establishing device identifiers for serially interconnected devices |
US20070271495A1 (en) * | 2006-05-18 | 2007-11-22 | Ian Shaeffer | System to detect and identify errors in control information, read data and/or write data |
US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
US8407395B2 (en) * | 2006-08-22 | 2013-03-26 | Mosaid Technologies Incorporated | Scalable memory system |
KR101476515B1 (ko) * | 2006-08-22 | 2014-12-24 | 컨버전트 인텔렉츄얼 프로퍼티 매니지먼트 인코포레이티드 | 스케일러블 메모리 시스템 |
EP2487794A3 (en) | 2006-08-22 | 2013-02-13 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
US8700818B2 (en) | 2006-09-29 | 2014-04-15 | Mosaid Technologies Incorporated | Packet based ID generation for serially interconnected devices |
US7937641B2 (en) * | 2006-12-21 | 2011-05-03 | Smart Modular Technologies, Inc. | Memory modules with error detection and correction |
KR101308047B1 (ko) * | 2007-02-08 | 2013-09-12 | 삼성전자주식회사 | 메모리 시스템, 이 시스템을 위한 메모리, 및 이 메모리를위한 명령 디코딩 방법 |
-
2009
- 2009-12-10 KR KR1020117009393A patent/KR101687038B1/ko active IP Right Grant
- 2009-12-10 WO PCT/CA2009/001777 patent/WO2010069045A1/en active Application Filing
- 2009-12-10 EP EP09832759.6A patent/EP2359372B1/en active Active
- 2009-12-10 JP JP2011541038A patent/JP5753988B2/ja not_active Expired - Fee Related
- 2009-12-10 CN CN200980151271.4A patent/CN102257573B/zh not_active Expired - Fee Related
- 2009-12-10 TW TW098142289A patent/TWI517174B/zh not_active IP Right Cessation
-
2014
- 2014-12-19 JP JP2014257755A patent/JP2015099598A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2015099598A (ja) | 2015-05-28 |
EP2359372B1 (en) | 2020-04-08 |
EP2359372A4 (en) | 2017-06-21 |
WO2010069045A1 (en) | 2010-06-24 |
JP2012512467A (ja) | 2012-05-31 |
CN102257573A (zh) | 2011-11-23 |
KR101687038B1 (ko) | 2016-12-15 |
EP2359372A1 (en) | 2011-08-24 |
TW201106369A (en) | 2011-02-16 |
TWI517174B (zh) | 2016-01-11 |
CN102257573B (zh) | 2014-11-05 |
KR20110103388A (ko) | 2011-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5753988B2 (ja) | エラー検出方法および1つまたは複数のメモリデバイスを含むシステム | |
US8880970B2 (en) | Error detection method and a system including one or more memory devices | |
US11928020B2 (en) | Memory error detection | |
US8145868B2 (en) | Method and system for providing frame start indication in a memory system having indeterminate read data latency | |
TWI684102B (zh) | 記憶體系統中的鏈路糾錯 | |
US8392796B2 (en) | Reliability, availability, and serviceability solution for memory technology | |
US20050204264A1 (en) | Error correction circuit | |
US20050188281A1 (en) | Memory module with testing logic | |
JP5753989B2 (ja) | 複数のメモリデバイスを有するシステムの状態表示 | |
JP2006107710A (ja) | 停電によるプログラムエラーの有無を検出することができる集積回路メモリ装置及び方法 | |
JP2010537326A (ja) | デイジーチェーンメモリの構成および使用 | |
US7480847B2 (en) | Error correction code transformation technique | |
CN111149164B (zh) | 扩展写入前导期间的选通/时钟相位容限的管理 | |
US9852811B2 (en) | Device and method for detecting controller signal errors in flash memory | |
US11403172B2 (en) | Methods for error detection and correction and corresponding systems and devices for the same | |
US20200125445A1 (en) | Electronic devices | |
CN117909123A (zh) | 电子设备、电子系统、运行电子设备的方法和运行电子系统的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121128 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140901 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141219 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150226 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150519 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5753988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |