JP2015099598A - エラー検出方法および1つまたは複数のメモリデバイスを含むシステム - Google Patents
エラー検出方法および1つまたは複数のメモリデバイスを含むシステム Download PDFInfo
- Publication number
- JP2015099598A JP2015099598A JP2014257755A JP2014257755A JP2015099598A JP 2015099598 A JP2015099598 A JP 2015099598A JP 2014257755 A JP2014257755 A JP 2014257755A JP 2014257755 A JP2014257755 A JP 2014257755A JP 2015099598 A JP2015099598 A JP 2015099598A
- Authority
- JP
- Japan
- Prior art keywords
- error
- memory device
- command
- memory
- command packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0411—Online error correction
Abstract
【解決手段】システムのメモリデバイス200が、パケットを受信するための入力213を含む。パケットの第1の部分は、少なくとも1つのコマンドバイトを含み、パケットの第2の部分は、コマンドエラー検出を容易にするパリティビットを含む。メモリデバイスは、パリティビットに基づいて、エラーが少なくとも1つのコマンドバイト内に存在するかどうかを検出するように構成されているエラーマネージャ217と、パケットをエラーマネージャに供給するように構成されている回路214とを含む。
【選択図】図3
Description
22 メモリコントローラ
24 メモリデバイス
26 メモリデバイス
28 メモリデバイス
30 メモリデバイス
40 システム
42 メモリコントローラ
44 メモリデバイス
46 メモリデバイス
48 メモリデバイス
50 メモリデバイス
100 システム
102 メモリコントローラ
104 メモリデバイス
106 メモリデバイス
108 メモリデバイス
110 メモリデバイス
150 システム
152 メモリコントローラ
154 メモリデバイス
156 メモリデバイス
158 メモリデバイス
160 メモリデバイス
200 メモリデバイス
202 メモリバンク
204 センス増幅器(S/A)・データレジスタ
206 制御・プリデコーダ
208 行デコーダ
213 I/O回路
214 コマンドレジスタ
215 チップインターフェース回路
216 制御ロジック
217 ECCマネージャ
218 アドレスバッファ・ラッチ
249 ステータスレジスタ
251 ECCジェネレータ
310 フラッシュコントローラ
312 中央処理装置(CPU)
314 メモリ
316 ランダムアクセスメモリ(RAM)
318 読出し専用メモリ(ROM)
322 フラッシュコマンドエンジン
324 エラー訂正用コード(ECC)マネージャ
326 フラッシュデバイスインターフェース
330 共通バス
332 ホストインターフェースコントローラ
334 ホストインターフェース
500 方法
501 動作
503 動作
504 動作
506 動作
507 動作
509 動作
510 動作
520 動作
530 動作
Claims (19)
- ポイントツーポイントのリングトポロジーにおいて使用するために構成されたメモリデバイスであって、
コマンドエラー検出を容易にするエラー検出コードを含むコマンドパケットを受信するための入力と、
前記エラー検出コードに基づいて、前記コマンドパケットの送信においてエラーが生じたかどうかを検出するように構成されているエラーマネージャと、
前記コマンドパケットを保存するように構成されているとともに、前記コマンドパケットを前記エラーマネージャに提供するように構成されているコマンドレジスタと、
前記コマンドパケットを前記ポイントツーポイントのリングトポロジーの後続デバイスに送信する出力と、
を備える、メモリデバイス。 - 前記エラーマネージャは、前記メモリデバイスが前記エラーを訂正することが可能かどうかを確定するようにさらに構成されている、請求項1に記載のメモリデバイス。
- 前記エラーマネージャは、前記エラーが訂正可能である場合、前記エラーを訂正するようにさらに構成されている、請求項2に記載のメモリデバイス。
- 前記エラーマネージャは、前記エラーが訂正不可能なメモリ動作をもたらす可能性があるものであるかどうかを識別するようにさらに構成されている、請求項1に記載のメモリデバイス。
- 前記メモリデバイスは、フラッシュメモリデバイスであり、前記メモリ動作は、プログラム動作および消去動作のうちの選択された1つから成る、請求項4に記載のメモリデバイス。
- 前記エラーマネージャは、当該エラーを確実に識別すると、前記エラーが、前記訂正不可能なメモリ動作をもたらす可能性があるものであるという指示を提供するようにさらに構成されている、請求項4に記載のメモリデバイス。
- 前記エラーマネージャは、選択的にディスエーブル可能である、請求項1に記載のメモリデバイス。
- いくつかのビットの情報と、前記エラーマネージャがディスエーブルされたかどうかを示す少なくとも1つのビットとを保存するように構成されている制御レジスタをさらに備える、請求項7に記載のデバイス。
- 前記メモリデバイスは、非揮発性メモリデバイスである、請求項1に記載のメモリデバイス。
- 前記非揮発性メモリデバイスは、NANDフラッシュメモリデバイスである、請求項9に記載のメモリデバイス。
- 前記入力における読出しステータスコマンドパケットの受信後に前記出力に送信されるコマンドパケットエラーフラグを含むステータスレジスタをさらに備える、請求項1に記載のデバイス。
- 前記読出しステータスコマンドパケットは、ブロードキャスト読出しステータスコマンドパケットであり、前記メモリデバイスのステータスレジスタのコンテンツは、前記入力において受信される前記ポイントツーポイントのリングトポロジーの前のデバイスのステータスレジスタのコンテンツに付加される、請求項11に記載のメモリデバイス。
- ポイントツーポイントのリングトポロジーにおいて使用されるメモリデバイス内で実行される方法であって、
前記メモリデバイスの入力において、コマンドエラー検出を容易にするエラー検出コードを含むコマンドパケットを受信するステップと、
前記メモリデバイスのエラーマネージャにおいて、前記エラー検出コードに基づいて、前記コマンドパケットの送信においてエラーが生じたかどうかを検出するステップと、
前記メモリデバイスのコマンドレジスタにおいて、前記コマンドパケットを保存し、前記コマンドパケットを前記エラーマネージャに提供するステップと、
前記メモリデバイスの出力において、前記コマンドパケットを前記ポイントツーポイントのリングトポロジーの後続デバイスに送信するステップと、
を含む、方法。 - 前記メモリデバイスが前記エラーを訂正することが可能かどうかを確定するステップをさらに含む、請求項13に記載の方法。
- 前記エラーが訂正可能である場合、前記エラーを訂正するステップをさらに含む、請求項14に記載の方法。
- 前記エラーが、訂正不可能なメモリ動作をもたらす可能性があるものであるかどうかを識別するステップをさらに含む、請求項13に記載の方法。
- 前記メモリ動作は、プログラム動作および消去動作のうちの選択された1つから成る、請求項16に記載の方法。
- 当該エラーを確実に識別すると、前記エラーが、前記訂正不可能なメモリ動作をもたらす可能性があるものであるというデバイス内部指示を生成するステップをさらに含む、請求項16に記載の方法。
- 前記メモリデバイスのステータスレジスタにより、前記入力における読出しステータスコマンドパケットの受信後にコマンドパケットエラーフラグを前記出力に送信するステップであって、前記読出しステータスコマンドパケットは、ブロードキャスト読出しステータスコマンドパケットである、ステップと、
前記メモリデバイスのステータスレジスタのコンテンツを、前記入力において受信される前記ポイントツーポイントのリングトポロジーの前のデバイスのステータスレジスタのコンテンツに付加するステップと、をさらに含む、請求項13に記載の方法。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13857508P | 2008-12-18 | 2008-12-18 | |
US61/138,575 | 2008-12-18 | ||
US14014708P | 2008-12-23 | 2008-12-23 | |
US61/140,147 | 2008-12-23 | ||
US12/418,892 | 2009-04-06 | ||
US12/418,892 US8880970B2 (en) | 2008-12-23 | 2009-04-06 | Error detection method and a system including one or more memory devices |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011541038A Division JP5753988B2 (ja) | 2008-12-18 | 2009-12-10 | エラー検出方法および1つまたは複数のメモリデバイスを含むシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015099598A true JP2015099598A (ja) | 2015-05-28 |
Family
ID=42268218
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011541038A Expired - Fee Related JP5753988B2 (ja) | 2008-12-18 | 2009-12-10 | エラー検出方法および1つまたは複数のメモリデバイスを含むシステム |
JP2014257755A Pending JP2015099598A (ja) | 2008-12-18 | 2014-12-19 | エラー検出方法および1つまたは複数のメモリデバイスを含むシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011541038A Expired - Fee Related JP5753988B2 (ja) | 2008-12-18 | 2009-12-10 | エラー検出方法および1つまたは複数のメモリデバイスを含むシステム |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP2359372B1 (ja) |
JP (2) | JP5753988B2 (ja) |
KR (1) | KR101687038B1 (ja) |
CN (1) | CN102257573B (ja) |
TW (1) | TWI517174B (ja) |
WO (1) | WO2010069045A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104813409A (zh) * | 2012-09-28 | 2015-07-29 | 惠普发展公司,有限责任合伙企业 | 在存储器错误检测和存储器错误校正之间动态选择 |
KR20170086345A (ko) * | 2016-01-18 | 2017-07-26 | 에스케이하이닉스 주식회사 | 메모리 칩 및 메모리 컨트롤러를 포함하는 메모리 시스템 |
CN107239363B (zh) * | 2017-05-27 | 2020-04-24 | 北京东土军悦科技有限公司 | 一种ecc信息上报方法及系统 |
CN107134294B (zh) * | 2017-05-27 | 2020-04-24 | 北京东土军悦科技有限公司 | 一种ecc信息获取方法及系统 |
KR102433098B1 (ko) | 2018-02-26 | 2022-08-18 | 에스케이하이닉스 주식회사 | 어드레스 생성회로, 어드레스 및 커맨드 생성회로 및 반도체 시스템 |
US10963336B2 (en) * | 2019-08-29 | 2021-03-30 | Micron Technology, Inc. | Semiconductor device with user defined operations and associated methods and systems |
US11042436B2 (en) | 2019-08-29 | 2021-06-22 | Micron Technology, Inc. | Semiconductor device with modified access and associated methods and systems |
US11200118B2 (en) | 2019-08-29 | 2021-12-14 | Micron Technology, Inc. | Semiconductor device with modified command and associated methods and systems |
KR20210093610A (ko) | 2020-01-20 | 2021-07-28 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 |
KR20220139199A (ko) * | 2021-04-07 | 2022-10-14 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
US11822793B2 (en) * | 2022-04-04 | 2023-11-21 | Western Digital Technologies, Inc. | Complete and fast protection against CID conflict |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040148482A1 (en) * | 2003-01-13 | 2004-07-29 | Grundy Kevin P. | Memory chain |
JP2006065697A (ja) * | 2004-08-27 | 2006-03-09 | Hitachi Ltd | 記憶デバイス制御装置 |
US20080049505A1 (en) * | 2006-08-22 | 2008-02-28 | Mosaid Technologies Incorporated | Scalable memory system |
WO2008022454A1 (en) * | 2006-08-22 | 2008-02-28 | Mosaid Technologies Incorporated | Scalable memory system |
US20080195922A1 (en) * | 2007-02-08 | 2008-08-14 | Samsung Electronics Co., Ltd. | Memory system and command handling method |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5826068A (en) * | 1994-11-09 | 1998-10-20 | Adaptec, Inc. | Integrated circuit with a serial port having only one pin |
US5938742A (en) * | 1995-08-18 | 1999-08-17 | General Magic, Inc. | Method for configuring an intelligent low power serial bus |
US6691257B1 (en) * | 2000-04-13 | 2004-02-10 | Stratus Technologies Bermuda Ltd. | Fault-tolerant maintenance bus protocol and method for using the same |
US7234099B2 (en) * | 2003-04-14 | 2007-06-19 | International Business Machines Corporation | High reliability memory module with a fault tolerant address and command bus |
US20040237001A1 (en) * | 2003-05-21 | 2004-11-25 | Sun Microsystems, Inc. | Memory integrated circuit including an error detection mechanism for detecting errors in address and control signals |
DE10335978B4 (de) * | 2003-08-06 | 2006-02-16 | Infineon Technologies Ag | Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen |
US7143207B2 (en) * | 2003-11-14 | 2006-11-28 | Intel Corporation | Data accumulation between data path having redrive circuit and memory device |
US7389465B2 (en) * | 2004-01-30 | 2008-06-17 | Micron Technology, Inc. | Error detection and correction scheme for a memory device |
DE102004004796B4 (de) * | 2004-01-30 | 2007-11-29 | Infineon Technologies Ag | Vorrichtung zur Datenübertragung zwischen Speichern |
US8375146B2 (en) * | 2004-08-09 | 2013-02-12 | SanDisk Technologies, Inc. | Ring bus structure and its use in flash memory systems |
US20070165457A1 (en) * | 2005-09-30 | 2007-07-19 | Jin-Ki Kim | Nonvolatile memory system |
US8335868B2 (en) | 2006-03-28 | 2012-12-18 | Mosaid Technologies Incorporated | Apparatus and method for establishing device identifiers for serially interconnected devices |
US20070271495A1 (en) * | 2006-05-18 | 2007-11-22 | Ian Shaeffer | System to detect and identify errors in control information, read data and/or write data |
US7904639B2 (en) * | 2006-08-22 | 2011-03-08 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
EP2487794A3 (en) | 2006-08-22 | 2013-02-13 | Mosaid Technologies Incorporated | Modular command structure for memory and memory system |
US8700818B2 (en) | 2006-09-29 | 2014-04-15 | Mosaid Technologies Incorporated | Packet based ID generation for serially interconnected devices |
US7937641B2 (en) * | 2006-12-21 | 2011-05-03 | Smart Modular Technologies, Inc. | Memory modules with error detection and correction |
-
2009
- 2009-12-10 WO PCT/CA2009/001777 patent/WO2010069045A1/en active Application Filing
- 2009-12-10 TW TW098142289A patent/TWI517174B/zh not_active IP Right Cessation
- 2009-12-10 KR KR1020117009393A patent/KR101687038B1/ko active IP Right Grant
- 2009-12-10 CN CN200980151271.4A patent/CN102257573B/zh not_active Expired - Fee Related
- 2009-12-10 JP JP2011541038A patent/JP5753988B2/ja not_active Expired - Fee Related
- 2009-12-10 EP EP09832759.6A patent/EP2359372B1/en active Active
-
2014
- 2014-12-19 JP JP2014257755A patent/JP2015099598A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040148482A1 (en) * | 2003-01-13 | 2004-07-29 | Grundy Kevin P. | Memory chain |
JP2006065697A (ja) * | 2004-08-27 | 2006-03-09 | Hitachi Ltd | 記憶デバイス制御装置 |
US20080049505A1 (en) * | 2006-08-22 | 2008-02-28 | Mosaid Technologies Incorporated | Scalable memory system |
WO2008022454A1 (en) * | 2006-08-22 | 2008-02-28 | Mosaid Technologies Incorporated | Scalable memory system |
US20080195922A1 (en) * | 2007-02-08 | 2008-08-14 | Samsung Electronics Co., Ltd. | Memory system and command handling method |
JP2008198202A (ja) * | 2007-02-08 | 2008-08-28 | Samsung Electronics Co Ltd | メモリシステム及びそのシステムの命令の取扱方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201106369A (en) | 2011-02-16 |
CN102257573A (zh) | 2011-11-23 |
EP2359372B1 (en) | 2020-04-08 |
JP5753988B2 (ja) | 2015-07-22 |
EP2359372A4 (en) | 2017-06-21 |
TWI517174B (zh) | 2016-01-11 |
KR101687038B1 (ko) | 2016-12-15 |
CN102257573B (zh) | 2014-11-05 |
EP2359372A1 (en) | 2011-08-24 |
KR20110103388A (ko) | 2011-09-20 |
WO2010069045A1 (en) | 2010-06-24 |
JP2012512467A (ja) | 2012-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5753988B2 (ja) | エラー検出方法および1つまたは複数のメモリデバイスを含むシステム | |
US8880970B2 (en) | Error detection method and a system including one or more memory devices | |
US11928020B2 (en) | Memory error detection | |
US8495328B2 (en) | Providing frame start indication in a memory system having indeterminate read data latency | |
US8255783B2 (en) | Apparatus, system and method for providing error protection for data-masking bits | |
TWI684102B (zh) | 記憶體系統中的鏈路糾錯 | |
US8392796B2 (en) | Reliability, availability, and serviceability solution for memory technology | |
US8359521B2 (en) | Providing a memory device having a shared error feedback pin | |
JP5753989B2 (ja) | 複数のメモリデバイスを有するシステムの状態表示 | |
JP2006107710A (ja) | 停電によるプログラムエラーの有無を検出することができる集積回路メモリ装置及び方法 | |
JP2010537326A (ja) | デイジーチェーンメモリの構成および使用 | |
US20110246857A1 (en) | Memory system and method | |
CN111149164B (zh) | 扩展写入前导期间的选通/时钟相位容限的管理 | |
US11403172B2 (en) | Methods for error detection and correction and corresponding systems and devices for the same | |
US9239755B2 (en) | Semiconductor device and semiconductor system including the same | |
US11048602B2 (en) | Electronic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150226 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20150304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151104 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160630 |