CN101315918A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101315918A
CN101315918A CN 200810109850 CN200810109850A CN101315918A CN 101315918 A CN101315918 A CN 101315918A CN 200810109850 CN200810109850 CN 200810109850 CN 200810109850 A CN200810109850 A CN 200810109850A CN 101315918 A CN101315918 A CN 101315918A
Authority
CN
China
Prior art keywords
circuit pattern
interarea
substrate
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200810109850
Other languages
English (en)
Inventor
竹原秀树
立冈一树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101315918A publication Critical patent/CN101315918A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置及其制造方法，在基板(1)的表面侧形成构成半导体元件的第1电路图案(3)，在第1电路图案(3)上形成第1绝缘层(2)，在第1绝缘层(2)上形成连接外部用的焊锡电极(5)，在基板(1)的背面侧也形成第2绝缘层(6)并在其上形成第2电路图案(7)，形成穿通孔(8)以将第1电路图案(3)和第2电路图案(7)连接，在第2电路图案(7)上安装芯片型被动零件(9)，并且用环氧树脂(10)对背面侧进行整体的树脂密封以覆盖芯片型被动零件(9)。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法，是在将电路图案和焊锡电极形成于基板上、并将芯片型被动零件安装于电路图案上的状态下，进行树脂密封以覆盖芯片型被动零件。
背景技术
近些年，特别在以便携电话为中心的移动通信领域中，迫切要求通信用半导体装置的小型化、薄型化以及高性能化。以往，根据使用多个半导体元件在便携电话的基板上构成电路的形态，要求一种高性能模块，该高性能模块是将多个半导体元件容纳在1个组件中，为了在半导体元件之间形成电路，在组件内安装贴片电容器或贴片电感器等芯片型被动零件，以在装置内具有自我完成的电路及功能。
作为其中的一个例子，例如GSM系列便携电话用的PA模块，在1个组件内部，内装有作为能够利用的频带而与三频带对应的多个半导体元件；以及用于构成各元件间的电路的贴片电容器或贴片电感器等、许多芯片型被动零件，因此具有复杂的结构(例如，参照日本专利公开公报2006-041401号)。
下面，利用附图来说明以往的半导体装置。
图9是表示以往的半导体装置的结构的剖面图。图9所示的以往的半导体装置，在层叠多片树脂制的薄板的状态下，在形成尺寸为8mm□、厚度1.5mm的树脂制基板91上形成电路图案17，在这些电路图案17上安装半导体元件93或0603尺寸的芯片型被动零件9，特别是芯片型被动零件9通过用焊锡18与电路图案17电连接，从而固定在树脂制基板91上，而且树脂制基板91的正面一侧整个用环氧树脂10进行树脂密封以将其覆盖，并且在树脂制基板91的下面形成外部连接用的焊锡电极5。
然而，在如图9所示的以往的半导体装置中，由于其结构是在树脂基板91的下面安装外部连接用的焊锡电极5，并在其上面安装半导体元件93及芯片型被动零件9，而且对树脂制基板91的上面整个进行了树脂密封，所以半导体装置的横向尺寸及厚度尺寸同时增大，作为整个装置存在大型化的问题。
另外，由于作为基板使用树脂制基板91，因此导致整个半导体装置自重的增大，而且外部连接用的焊锡电极5的压扁形状变大，所以相邻的焊锡电极5之间的间隔必须增大，这也是导致整个装置大型化的原因。
另外，由于仅是对树脂制基板91上的半导体元件93与芯片型被动零件9进行树脂密封的构造，所以当工作频率为数百兆赫以上的高频时，电磁波屏蔽效果不好，半导体装置的工作稳定性存在着问题。
另外，对于半导体装置像功率半导体那样工作时伴随着发热的情况，还存在如何从半导体装置进行散热的问题，另外因为使用树脂制基板91，还存在也不能避免包含材料费的制造成本上升的问题。
另外，一般在放大高频的功率放大器电路中，为了防止放大功率向电源提供侧泄漏，使其高效地工作，必须增大电源线的电感值，但是如果形成在半导体装置正面，则芯片面积增大，也存在着不能避免包含材料费的制造成本上升的问题。
另外，当在半导体装置正面形成多个电感分量的情况下，芯片面积增大，同时很难得到两者的高频隔离，存在着发生制造成本提高与高频特性恶化的问题。
发明内容
本发明正是为了解决上述问题而设计的，在包含芯片型被动零件的半导体装置中，目的在于提供一种实现装置的小型化、薄型化、包含周边电路的高功能化、同时也能够实现低制造成本化的半导体装置及其制造方法。
为了解决上述课题，本发明的半导体装置的特征在于，包括：形成于由薄板的单层构造构成的基板的第1主面并构成半导体元件的第1电路图案；形成于上述基板的与上述第1主面相反侧的第2主面的第2电路图案；形成于上述第1电路图案与上述第2电路图案之间以穿通上述基板来连接该第1电路图案和第2电路图案的穿通孔；形成于上述第1电路图案上的外部连接用的焊锡电极；以及安装于上述第2电路图案上的芯片型被动零件，对上述第2主面整体地进行树脂密封以覆盖上述芯片型被动零件。
另外，本发明的半导体装置的特征在于，形成上述第1电路图案以及上述第2电路图案，从而使其分别由连续的螺旋形状或者蛇行形状或者曲线构成，起到作为微波传输带的功能，并且具有利用上述穿通孔电连接各自的至少一端之间的构造。
另外，本发明的半导体装置的特征在于，形成上述第1图案以使其由连续的螺旋形状或者蛇行形状或者曲线构成，起到作为微波传输带的功能，在夹住上述基板而与上述第1电路图案相对的位置上形成第2接地图案，上述第2接地图案具有通过上述穿通孔与上述第1主面的接地电位电连接的构造。
另外，本发明的半导体装置的特征在于，包括：形成于由薄板的单层构造构成的基板的第1主面且构成半导体元件的第1电路图案；形成于上述基板的与上述第1主面相反侧的第2主面的第2电路图案；形成于上述第1电路图案与上述第2电路图案之间且穿通上述基板以连接该第1电路图案和第2电路图案的穿通孔；形成于上述第1电路图案上的外部连接用的焊锡电极；以及安装于上述第2电路图案上的芯片型被动零件，对上述第1主面整体地进行树脂密封以使上述焊锡电极的一部分向外部露出，同时对上述第2主面整体地进行树脂密封以覆盖上述芯片型被动零件。
另外，本发明的半导体装置的特征在于，包括：形成于由薄板的单层构造构成的基板的第1主面且构成半导体元件的第1电路图案；形成于上述基板的与上述第1主面相反侧的第2主面的第2电路图案；形成于上述第1电路图案与上述第2电路图案之间且穿通上述基板以连接该第1电路图案和第2电路图案的穿通孔；形成于上述第1电路图案上的外部连接用的焊锡电极；安装于上述第2电路图案上的芯片型被动零件；以及安装于上述第2电路图案上的金属隔片，对上述第2主面整体地进行树脂密封，以覆盖上述芯片型被动零件，同时只使上述金属隔片的正面向外部露出，并且在与上述第2主面相对的树脂密封的正面上形成金属薄膜。
另外，本发明的半导体装置的制造方法的特征在于，包括：在由晶片构成的基板的第1主面上形成构成半导体元件的第1电路图案的工序；在上述基板的第2主面上形成第2电路图案的工序；在上述第1电路图案和上述第2电路图案之间形成穿通孔的工序；在上述第1电路图案上形成外部连接用的焊锡电极的工序；在上述第2电路图案上安装芯片型被动零件的工序；以及对上述第2主面整体地进行树脂密封以覆盖上述芯片型被动零件的工序。
另外，本发明的半导体装置的制造方法的特征在于，包括：在由晶片构成的基板的第1主面上形成构成半导体元件的第1电路图案的工序；在上述基板的与上述第1主面相反侧的第2主面上形成第2绝缘层的工序；在上述第2绝缘层上形成第2电路图案的工序；在上述第1电路图案和上述第2电路图案之间形成穿通孔以穿通上述基板来连接该第1电路图案和第2电路图案的工序；在上述第1电路图案上形成第1绝缘层的工序；在上述第1绝缘层上形成外部连接用的焊锡电极的工序；在上述第2电路图案上安装芯片型被动零件的工序；以及对上述第2主面整体地进行树脂密封以覆盖上述芯片型被动零件的工序。
另外，本发明的半导体装置的制造方法的特征在于，包括：在由晶片构成的基板的第1主面上形成构成半导体元件的第1电路图案的工序；在上述基板的与上述第1主面相反侧的第2主面上形成第2绝缘层的工序；在上述第2绝缘层上形成第2电路图案的工序；在上述第1电路图案和上述第2电路图案之间形成穿通孔以穿通上述基板来连接该第1电路图案和第2电路图案的工序；在上述第1电路图案上形成第1绝缘层的工序；在上述第1绝缘层上形成外部连接用的焊锡电极的工序；对上述第1主面整体地进行树脂密封以使上述焊锡电极的一部分向外部露出的工序；在上述第2电路图案上安装芯片型被动零件的工序；以及对上述第2主面整体地进行树脂密封以覆盖上述芯片型被动零件的工序。
另外，本发明的半导体装置的制造方法的特征在于，包括：在由晶片构成的基板的第1主面上形成构成半导体元件的第1电路图案的工序；在上述基板的与上述第1主面相反侧的第2主面上形成第2绝缘层的工序；在上述第2绝缘层上形成第2电路图案的工序；在上述第1电路图案和上述第2电路图案之间形成穿通孔以穿通上述基板来连接该第1电路图案和第2电路图案的工序；在上述第1电路图案上形成第1绝缘层的工序；在上述第1绝缘层上形成外部连接用的焊锡电极的工序；在上述第2电路图案上安装芯片型被动零件以及金属隔片的工序；对上述第2主面整体地进行树脂密封以覆盖上述芯片型被动零件以及金属隔片的工序；研磨上述第2主面直到只有上述金属隔片的正面向外部露出为止的工序；以及在对上述第2主面经过研磨后的正面上形成金属薄膜的工序。
根据本发明，半导体装置是在基板正面形成电路图案和外部连接用的焊锡电极，在基板的反面形成用穿通孔和正面的电路图案连接的电路图案，并且在其上安装芯片型被动零件，对它们整体地进行树脂密封以覆盖正面和反面，在该半导体装置中，半导体装置的大小几乎和半导体元件相同，而厚度则能够比以往的使用树脂基板的半导体装置要薄很多。
另外，由于是用树脂密封基板正面的焊锡电极的构造，所以不用担心会有因为自重而引起的焊锡电极的变形而造成相邻的焊锡电极之间的短路等的不良情况，而且能够缩小相邻的焊锡电极的间隙。
另外，由于具有在进行树脂密封以只使金属隔片的正面露出之后、在树脂上形成金属薄膜的构造，所以通过用电路连接半导体装置的接地电位和金属隔片，能够使形成于树脂正面的金属薄膜也与半导体装置的接地电位相同，即使在工作频率为数百兆赫以上的情况下，也能够得到电磁波屏蔽的效果，能够实现半导体装置的稳定工作，而且由于是对基板的两面进行树脂密封的构造，所以也能够得到基板的抗折强度提高的附加效果。
另外，因为使用形成于基板正面的焊锡电极和铜块，能够使基板中产生的热量通过铜块从形成于树脂密封面上的金属薄膜进行散热，所以与以往的半导体装置相比，能够提高散热性。
另外，由于不使用树脂基板，因此能够抑制材料费且力求工艺简化，并且能够抑制制造成本。
通过上述情况，在包含芯片型被动零件的半导体装置中，能够实现装置的小型化、薄型化、包含外围电路的高功能化，并且也能够实现低制造成本化。
另外，由于第1主面的具有连续的螺旋形状或者蛇行形状或者曲线构成的微波传输带的功能的第1电路图案、以及第2主面侧的具有连续的螺旋形状或者蛇行形状或者曲线构成的微波传输带的功能的第2电路图案，是通过上述穿通孔而实现电连接的构造，所以用合并第1和第2电路图案来形成电感分量，并且能够利用第1和第2电感分量的优化，缩小第1主面侧的上述第1电路图案的面积，并且能够实现半导体装置的小型化以及低制造成本化。
而且，如果与形成于上述第1主面的第1电路图案以及形成于上述第2主面的第2电路图案一样，例如分别在上述第1主面的其他位置形成第3电路图案以及在上述第2主面的其他位置形成第4电路图案，则用上述穿通孔连接形成于上述第1主面的第1电路图案和形成于上述第2主面的第2电路图案，而且用上述穿通孔连接形成于上述第1主面的其他位置的第3电路图案和形成于上述第2主面的第2电路图案，而且用上述穿通孔连接形成于上述第2主面的其他位置的第4电路图案和形成于上述第1主面的其他位置的第3电路图案，从而通过上述穿通孔能够将上述第1主面和上述第2主面的电路图案作为1个电路图案来进行延长，能够不增大半导体装置，而容易地形成以往不能仅在单面上形成的较大的电感。
另外，由于第1主面的具有连续的螺旋形状或者蛇行形状或者曲线构成的微波传输带的功能的第1电路图案、以及形成于上述第1电路图案的夹住上述基板而相对的位置上的、第2主面侧的具有连续的螺旋形状或者蛇行形状或者曲线构成的微波传输带的功能的第2电路图案，是通过上述穿通孔以最短距离实现电连接的构造，所以以合并上述第1和第2电路图案来形成高精度的电感分量，并且能够利用第1和第2电感分量的优化，缩小第1主面侧的上述第1电路图案的面积，并且能够实现半导体装置的小型化以及低制造成本化。
另外，因为具有螺旋形状的上述第1电路图案和螺旋形状的上述第2电路图案的旋转方向为同一方向或者相反方向的构造，所以在旋转方向相同且信号的前进方向相同的情况下，由于磁场的方向一致，因此利用两者的耦合得到更强的电感效果，另一方面，在旋转方向相反且信号的前进方向相反的情况下，由于两者很好隔离，所以能够分别起到作为一个个高频元件的功能。
另外，由于形成在第1主面的具有连续的螺旋形状或者蛇行形状或者曲线构成的微波传输带的功能的第1电路图案、以及在上述第1电路图案的夹住上述基板而相对的位置上的第2接地，具有通过上述基板的穿通孔与第1主面的电路图案的接地电位连接的构造，所以能够取得形成第1电路图案和第2接地的面之间的隔离，有效地解决不需要的振荡(例如，自激振荡或寄生振荡)等的问题。
另外，由于形成在第1主面的具有连续的螺旋形状或者蛇行形状或者曲线构成的微波传输带的功能的第1电路图案、以及在上述第1电路图案的夹住上述基板而相对的位置上形成的大于等于第1电路图案面积的第2接地，具有通过上述基板的穿通孔与第1主面的电路图案的接地电位连接的构造，所以能够通过第2接地的面积的优化，实现隔离的最大化，有效地解决不需要的振荡(例如，自激振荡或寄生振荡)等的问题。
另外，因为上述基板是硅晶片或者GaAs(砷化镓)晶片，所以基板的介电常数都高达10以上，具有使高频区域中的微波传输带长度缩短的效果，并且能够实现半导体装置的小型化以及低制造成本化。
附图说明
图1是表示本发明的实施形态1的半导体装置的构成的剖面图。
图2A是表示同一实施形态1的半导体装置的制造方法中的工序(a)的简要说明图。
图2B是表示同一实施形态1的半导体装置的制造方法中的工序(b)的简要说明图。
图2C是表示同一实施形态1的半导体装置的制造方法中的工序(c)的简要说明图。
图2D是表示同一实施形态1的半导体装置的制造方法中的工序(d)的简要说明图。
图3是表示本发明的实施形态2的半导体装置的构成的剖面图。
图4A是表示同一实施形态2的半导体装置的制造方法中的工序(a)的简要说明图。
图4B是表示同一实施形态2的半导体装置的制造方法中的工序(b)的简要说明图。
图4C是表示同一实施形态2的半导体装置的制造方法中的工序(c)的简要说明图。
图4D是表示同一实施形态2的半导体装置的制造方法中的工序(d)的简要说明图。
图4E是表示同一实施形态2的半导体装置的制造方法中的工序(e)的简要说明图。
图5是表示本发明的实施形态3的半导体装置的构成的剖面图。
图6A是表示同一实施形态3的半导体装置的制造方法中的工序(a)的简要说明图。
图6B是表示同一实施形态3的半导体装置的制造方法中的工序(b)的简要说明图。
图6C是表示同一实施形态3的半导体装置的制造方法中的工序(c)的简要说明图。
图6D是表示同一实施形态3的半导体装置的制造方法中的工序(d)的简要说明图。
图6E是表示同一实施形态3的半导体装置的制造方法中的工序(e)的简要说明图。
图6F是表示同一实施形态3的半导体装置的制造方法中的工序(f)的简要说明图。
图7是表示本发明的实施形态4的半导体装置的构成的剖面图。
图8是同一实施形态4的半导体装置的与以往例子的热阻比较的说明图。
图9是表示以往的半导体装置的剖面图。
图10是表示功率放大器模块的基本构成的电路图。
图11是表示本发明的实施形态5的半导体装置的内部构成的立体图。
图12是表示同一实施形态5的半导体装置的其它内部构成的立体图。
图13是表示同一实施形态5的半导体装置的内部构成的剖面图。
图14是表示本发明的实施形态6的半导体装置的内部构成的立体图。
图15是表示同一实施形态6的半导体装置的其他内部构成的立体图。
图16是表示同一实施形态6的半导体装置的内部构成的剖面图。
图17是表示本发明的实施形态7的半导体装置的内部构成的立体图。
图18是表示同一实施形态7的半导体装置的内部构成的剖面图。
具体实施方式
下面，参照附图对表示本发明实施形态的半导体装置及其制造方法进行具体的说明。
(实施形态1)
说明本发明的实施形态1的半导体装置及其制造方法。
图1是表示本实施形态1的半导体装置的构成的剖面图，是半导体装置为800MHz至2GHz的W-CDMA用的功率放大器模块的剖面图。在图1所示的半导体装置中，功率放大器模块M1的大小为长5mm、宽2.5mm，厚度为1.1mm。基板1是GaAs(砷化镓)晶片，且在基板1的晶片表层(在图1中为下方)形成由功率放大器电路图案3构成的半导体元件作为第1电路图案。基板1的厚度为0.25mm，在功率放大器电路图案3上用环氧树脂形成厚度为0.1mm的第1绝缘层2，而且在其上再形成铜的布线4和半球状且用于连接外部的焊锡电极5。
作为焊锡电极5，虽然以往使用Sn-Pb的共晶焊锡，但是最近为了保护环境而使用不含Pb的Sn-Ag类以及Sn-Ag-Cu类焊锡。焊锡电极5的球直径为300μm，球高度为200μm。
另外，在基板1的晶片背面(在图1中为上方)，用环氧树脂形成厚度为0.1mm的第2绝缘层6，在其上再利用铜的布线形成第2电路图案7。在作为基板1的GaAs晶片上的任意位置处形成穿通孔8，从而电连接上述功率放大器电路图案3和背面的第2电路图案7。
在GaAs晶片基板1中，穿通孔8形成在功率放大器电路图案3的主要是接地图案内，在通孔内壁通过蒸镀形成金属薄膜(未图示)。穿通孔8的内径为80μm，GaAs晶片基板1内具有12个穿通孔8。
在第2电路图案7上用导电性粘接剂11固定0402尺寸的贴片电容器9，并且用环氧树脂10对其上面进行整体的树脂密封。另外，为了将贴片电容器9固定到第2电路图案7上，即使使用Sn-Ag-Cu类以及Sn-Sb类的焊锡材料，也能够得到同样的效果。树脂密封用的环氧树脂厚度为0.4mm，且利用印刷密封工艺来形成。
图2A～图2D是表示本实施形态1的半导体装置的制造方法中的工序的简要说明图。如图2A(工序(a))所示，在GaAs晶片基板1的各个面上形成第1绝缘层2以及第2绝缘层6，当再次进行铜布线4之后，如图2B(工序(b))所示，在再次进行铜布线4上的规定位置处安装由Sn-Ag-Cu构成的焊锡球，并利用回流来形成焊锡电极5。然后，如图2C(工序(c))所示，用导电性粘接剂11将贴片电容器9等的芯片型被动零件固定于第2电路图案7上，如图2D(工序(d))所示，通过印刷从贴片电容器9上使用液态的环氧树脂10来进行树脂密封。
当在贴片电容器9的固定中使用焊锡材料时，为了避免焊锡电极5的再次熔融，通过锡焊将贴片电容器9安装于上述第2电路图案7上，并且在利用液态环氧树脂10进行密封之后，将焊锡球向GaAs晶片基板1的表面安装，并利用回流来形成焊锡电极5。
在这种情况下，为了在树脂密封之后利用回流加热来形成电极，作为焊锡电极5的材料，除了Sn-Ag类及Sn-Ag-Cu类焊锡，也使用如Sn-Bi类那样的低熔点焊锡，而且由于不需要以往那样的树脂制基板用的材料，能够以1块配置有许多功率放大器模块M1的GaAs晶片基板1为单位，整体地进行加工，所以能够降低制造成本。
另外，由于能够使半导体装置的大小与由第1电路图案3构成的半导体元件大致相同，所以与以往的使用树脂制基板的半导体装置相比，能够大幅地缩小体积，更加小型化，而且由于将配置有许多功率放大器模块M1的GaAs晶片作为基板进行整体加工，所以能够降低制造成本。
(实施形态2)
说明本发明实施形态2的半导体装置及其制造方法。
图3是表示本实施形态2的半导体装置的简要构成的剖面图。在图3所示的半导体装置中，功率放大器模块M1的大小为长5mm、宽2.5mm，厚度为1.1mm。基板1为GaAs晶片，在基板1的晶片表层(在图3中为下方)，形成由功率放大器电路图案3构成的半导体元件作为第1电路图案。基板1的厚度为0.25mm，在功率放大器电路图案3上用环氧树脂形成100μm的第1绝缘层2，并且在其上再次形成铜布线4和用于连接外部的焊锡电极5。
作为焊锡电极5，使用半球状的Sn-Ag类以及Sn-Ag-Cu类焊锡。焊锡电极5的球直径为200μm，球高度为180μm，并且用第2环氧树脂12对焊锡电极5进行密封以只使其一部分露出。焊锡电极5的间隔为600μm，第2环氧树脂12的厚度为150μm。
另外，在GaAs晶片基板1的背面(在图3中为上方)，用环氧树脂形成100μm的第2绝缘层6，并且再次利用铜布线在其上形成第2电路图案7。在GaAs晶片基板1的任意位置上形成穿通孔8，从而实现上述功率放大器电路图案3和背面的第2电路图案7的电连接。
穿通孔8在GaAs晶片基板1的功率放大器电路图案3的主要是接地图案内形成，在通孔内壁通过蒸镀形成金属薄膜(未图示)。穿通孔8的内径为80μm，且GaAs晶片基板1内具有12个通孔。
第2电路图案7上用导电性粘接剂11固定0402尺寸的贴片电容器9，并且用环氧树脂10对其上进行整体的树脂密封。另外，为了将贴片电容器9固定于第2电路图案7上，即使使用Sn-Ag-Cu类以及Sn-Sb类的焊锡材料，也能够得到同样的效果。树脂密封用的环氧树脂10的厚度为0.4mm，且利用印刷密封工艺来形成。
图4A～图4D是表示本实施形态2的半导体装置的制造方法中的工序的简要说明图。如图4A(工序(a))所示，在GaAs晶片基板1的各个面上形成第1绝缘层2以及第2绝缘层6，当再次进行铜布线4之后，如图4B(工序(b))所示，在再次进行铜布线4的规定位置处安装Sn-Ag-Cu类的焊锡球，并利用回流来形成焊锡电极5。焊锡电极5的球径为200μm，球高为180μm。
而且，如图4C(工序(c))所示，通过利用液态的第2环氧树脂12进行的印刷密封，来进行密封以只使焊锡电极5的一部分露出。这时，将如聚酰亚胺薄膜或特氟隆(注册商标)薄膜那样的耐热性薄膜19铺在焊锡电极5的下侧，从而不会使密封树脂12蔓延到焊锡电极5的前端。薄膜特性只要在热的时候具有粘着性和弹性即可，但是也可以是在对树脂进行热硬化时自行剥离的薄膜。
然后，如图4D(工序(d))所示，用导电性粘接剂11将贴片电容器9等芯片型被动零件固定于第2电路图案7上，如图4E(工序(e))所示，通过印刷从贴片电容器9上使用液态的环氧树脂10来进行树脂密封。
当在贴片电容器9的固定中使用焊锡材料的情况下，为了避免焊锡电极5再次熔融，通过锡焊将贴片电容器9安装于上述第2电路图案7上，在利用液态树脂进行密封之后，将焊锡球安装到GaAs晶片基板1的表面，并利用回流形成焊锡电极5。在这种情况下，为了在进行树脂密封之后利用回流加热形成电极，焊锡电极5的材料除了Sn-Ag类以及Sn-Ag-Cu类焊锡以外，也可以使用如Sn-Bi那样的低融点焊锡。
根据本实施形态，除了实施形态1中的效果，由于是用树脂对基板1表面的焊锡电极5进行密封的构造，所以不用担心会有由于因自重而引起的焊锡电极5的变形来造成相邻的焊锡电极5之间的短路等的不良情况，而且能够缩小相邻的焊锡电极5的间隙。
另外，通过减小焊锡电极5的直径，并且再使密封环氧树脂12的厚度变薄，在焊锡电极5的球高为100μm、且密封环氧树脂12的厚度为80μm的情况下，能够将焊锡电极5的间隙减小到200μm。
另外，因为是对基板1的两面进行树脂密封后得到的构造，所以与实施形态1相比，也能够得到基板的抗折强度提高大约3成的附加效果。
(实施形态3)
说明本发明实施形态3的半导体装置及其制造方法。
图5是表示本发明实施形态3的半导体装置的简要构成的剖面图。在图5所示的半导体装置中，功率放大器模块M1的大小为长5mm、宽2.5mm，厚度为1.2mm。基板1为GaAs晶片，基板1的晶片表层(在图5中为下方)，形成由功率放大器电路图案3构成的半导体元件作为第1电路图案。基板1的厚度为0.25mm，在功率放大器电路图案3上用环氧树脂形成0.1mm的第1绝缘层2，并且在其上再次形成铜布线4和半球状的用于连接外部的焊锡电极5。
虽然焊锡电极5以往使用Sn-Pb类的共晶焊锡，但是，最近由于保护环境，使用不含Pb的Sn-Ag类以及Sn-Ag-Cu类焊锡。焊锡电极5的球直径为300μm，球高度为200μm。另外，在GaAs晶片基板1的背面(在图5中为上方)，用环氧树脂形成0.1mm的第2绝缘层6，并且再次利用铜布线在其上形成第2电路图案7。在GaAs晶片基板1的任意位置上形成穿通孔8，从而使上述功率放大器电路图案3和背面的第2电路图案7电连接。
穿通孔8在GaAs晶片基板1的功率放大器电路图案3的主要是接地图案内形成，在通孔内壁通过蒸镀形成金属薄膜(未图示)。通孔的内径为80μm，且GaAs晶片基板1内具有12个通孔。
第2电路图案7上用导电性粘接剂11固定0402尺寸的贴片电容器9和金属隔片13，并且用环氧树脂10对其上进行树脂密封以使金属隔片13的一部分露出。金属隔片13是铜制的，具有φ为0.4mm、高度为0.5mm的大小，且安装于第2电路图案7的接地图案上。
另外，为了将贴片电容器9以及金属隔片13与第2电路图案固定，即使使用Sn-Ag-Cu类以及Sn-Pb类的焊锡材料，也能够得到相同的效果。
图6A～图6F是表示本发明实施形态3的半导体装置的制造方法中的工序的简要说明图。如图6A(工序(a))～图6C(工序(c))所示，基板1是GaAs晶片基板，在GaAs晶片基板1的表面形成焊锡电极5，在GaAs晶片基板1的背面的第2电路图案7上用导电性粘接剂11来固定贴片电容器9和金属隔片13。如图6D(工序(d))所示，使用环氧树脂10作为密封材料，在用印刷工序对贴片电容器9以及金属隔片13进行完全密封之后，如图6E(工序(e))所示，对该作为密封树脂的环氧树脂10的表面进行研磨，直到金属隔片13的表面露出为止。
而且，如图6F(工序(f))所示，在环氧树脂10的表面利用蒸镀或者电镀形成金属薄膜14，并与金属隔片13所露出的部分实现电连接。环氧树脂10表面的金属薄膜14在进行蒸镀的情况下，从靠近树脂侧开始按顺序使用Cu、Ni、金的金属层，在电镀的情况下，使用镀Cu、镀Ni、镀金。金属薄膜14的形成在蒸镀层情况下的厚度为3层约1μm，在电镀情况下为3层约4μm。
根据本实施形态，因为第2电路图案7上的金属隔片13具有与形成于密封用的环氧树脂10的表面的金属薄膜14电连接的构造，所以通过对半导体装置的接地电位与金属隔片13实现电连接，从而使形成于树脂表面的金属薄膜14也与半导体装置的接地电位相同，当工作频率在数百兆赫以上的情况下，得到电磁波屏蔽的效果，能够实现半导体装置的稳定工作。
(实施形态4)
说明本发明实施形态4的半导体装置及其制造方法。
图7是表示本发明实施形态4的半导体装置的简要构成的剖面图。图7所示的半导体装置，代替实施形态3的半导体装置的金属隔片13而使用铜块15，具有将来自基板1的发热通过铜块15从形成于树脂密封面的金属薄膜14进行散热的构造。
铜块15具有0.8mmφ、高度0.5mm的大小，安装于GaAs晶片基板1的功率放大器电路图案3的发热最多的区域的背面侧。
金属隔片13是安装于第2电路图案7的接地图案上，但与此不同，散热用的铜块15在热容量以及截面积上都比金属隔片13要大，而且将其安装于GaAs晶片基板1的功率放大器电路图案3的发热量最多的区域背面侧的专用图案16上。
图8表示以往构造的使用树脂制基板的功率放大器模块和实施形态4的功率放大器模块的热阻的例子。如图8所示，因为将GaAs晶片基板1的发热通过焊锡电极5以及铜块15从形成于安装基板(未图示)及环氧树脂10上的金属薄膜14进行散热，所以不仅实现小型化，而且相对于以往树脂基板的构造，最大提高10％左右的散热特性。
(实施形态5)
说明本发明实施形态5的半导体装置。
图10是作为半导体装置而构成的功率放大器模块的基本电路图。另外，图11、图12、图13是表示本实施形态5的半导体装置的构成的立体图以及剖面图。图10所示的功率放大器模块M1构成作为图11、图12、图13所示形态的半导体装置。该半导体装置(功率放大器模块M1)的大小为长5mm、宽2.5mm，厚度为1.1mm。
在图11、图1 2、图13中，基板1是GaAs晶片，在基板1的晶片表层(在图11中为下方)形成由功率放大器电路图案构成的半导体元件以作为电路图案。在上述功率放大器电路中，形成具有以由连续螺旋形状或者蛇行形状或者曲线形状所构成的微波传输带所形成的电感功能的第1电路图案(L1)94。
图11、图12、图13表示连续的螺旋形状的情况，具有图案宽度/间隔＝10μm/10μm的4重旋转的形状，且具有0.2mm□的大小。GaAs基板1的厚度为0.25mm，在功率放大器电路上用环氧树脂形成厚度为100μm的第1绝缘层2，而且在其上再形成铜布线4和用于连接外部的焊锡电极5。在螺旋形状的中心部，在GaAs基板1内形成穿通孔8，并与上述螺旋形状的第1电路图案(L1)94连接。另外，在GaAs基板1的背面也用环氧树脂形成厚度为100μm的第2绝缘层6，并在其上再利用铜布线4来形成第2电路图案(L2)95。
将形成为与第1电路图案(L1)94的螺旋形状具有相同面积的连续螺旋形状的第2电路图案(L2)95形成在任意位置上，并且用第2电路图案(L2)95的图案终端部与从设置于上述GaAs基板1内的穿通孔延伸出去的电路图案实现连接。在图11的例子中，表示螺旋形状的第1电路图案(L1)94与第2电路图案(L2)95的旋转方向两者都是从外侧以逆时针方向旋转的方向相同的情况。另一方面，在图12的例子中，表示螺旋形状的第2电路图案(L2)95的旋转方向是从外侧以顺时针方向旋转、与具有从外侧以逆时针方向旋转的螺旋形状的第1电路图案(L1)94的旋转方向相反的情况。
另外，在本实施形态中，是用连续的螺旋形状来画出表示第1电路图案(L1)94和第2电路图案(L2)95的形状，但是例如，如果是用由蛇行形状或者曲线构成的微波传输带所形成的电感，则得到相同的效果。
根据本实施形态，因为具有由第1主面的连续螺旋形状或者蛇行形状或者曲线所构成的微波传输带的功能的第1电路图案(L1)94、与具有由第2主面侧的连续螺旋形状或者蛇行形状或者曲线所构成的微波传输带的功能的第2电路图案(L2)95，是通过上述穿通孔8实现电连接的构造，所以用合并第1和第2后的电路图案来形成电感(L)分量，通过第1和第2电感分量的优化，能够减小第1主面侧的第1电路图案(L1)94的面积，能够实现半导体装置的小型化、低制造成本化。
而且，如果与形成于上述第1主面的第1电路图案(L1)94以及形成于上述第2主面的第2电路图案(L2)95相同，例如，在上述第1主面的其它位置形成第3电路图案(L3)以及在上述第2主面的其它位置形成第4电路图案(L4)，则形成于上述第1主面的第1电路图案(L1)94和形成于上述第2主面的第2电路图案(L2)95用上述穿通孔来实现连接，而且用上述穿通孔连接形成于上述第1主面的其它位置的第3电路图案(L3)和形成于上述第2主面的第2电路图案(L2)95，再用上述穿通孔连接形成于上述第2主面的其它位置的第4电路图案(L4)和形成于上述第1主面的其它位置的第3电路图案(L3)，通过这样能够通过上述穿通孔将上述第1主面和上述第2主面的电路图案作为1个电路图案来进行延长，能够不会增大半导体装置、而容易地形成以往仅用单面所不能形成的大小的电感。
(实施形态6)
说明本发明实施形态6的半导体装置。
图14、图15、图16是表示本实施形态6的半导体装置的构成的立体图以及剖面图，构成图10所示的功率放大器模块M1。该半导体装置(功率放大器模块M1)的大小为长5mm、宽2.5mm，厚度为1.1mm。
在图14、图15、图16中，基板1是GaAs晶片，在基板1的晶片表层(在图14中为下方)形成由功率放大器电路图案构成的半导体元件作为电路图案。在上述功率放大器电路中，形成具有以由连续螺旋形状或者蛇行形状或者曲线形状所构成的微波传输带所形成的电感功能的第1电路图案(L1)94。
图14、图15、图16表示连续的螺旋形状的情况，具有图案宽度/间隔＝10μm/10μm的4重旋转的形状，且具有0.2mm□的大小。GaAs基板1的厚度为0.25mm，在功率放大器电路上用环氧树脂形成厚度为100μm的第1绝缘层2，而且在其上再形成铜布线4和用于连接外部的焊锡电极5。在螺旋的中心部，在GaAs基板1内形成穿通孔，并与上述螺旋形状的第1电路图案(L1)94实现连接。
另外，在GaAs基板1的背面(第2主面)侧也用环氧树脂形成厚度为100μm的第2绝缘层6，在其上再利用铜布线来形成与第1电路图案(L1)94的螺旋形状具有相同面积且形成为连续的螺旋形状的第2电路图案(L2)95。另外，连续的螺旋形状的第2电路图案(L2)95相对螺旋形状的第1电路图案形成于夹着GaAs基板1而对向的位置，利用图案终端部与从设置于GaAs基板1内的穿通孔延伸出的电路图案连接。
在图14的例子中，表示螺旋形状的第1电路图案(L1)94和第2电路图案(L2)95的旋转方向两者都是从外侧沿逆时针方向旋转、且电信号的前进方向相同的情况。另一方面，在图15的例子中，表示螺旋形状的第2电路图案(L2)95的旋转方向是从外侧沿顺时针方向旋转、且电信号的前进方向与具有从外侧沿逆时针方向旋转的螺旋形状的第1电路图案(L1)94的旋转方向相反的情况。
另外，在本实施形态中，是用连续的螺旋形状来画出表示第1电路图案(L1)94以及第2电路图案(L2)95的形状，但是例如，如果是用由蛇行形状或者曲线构成的微波传输带所形成的电感，则得到相同的效果。
根据本实施形态，因为其构造是，通过穿通孔以最短的距离，将具有由第1主面的连续螺旋形状或者蛇行形状或者曲线构成的微波传输带的功能的第1电路图案(L1)94、以及具有由与第1电路图案(L1)94相对且夹着基板1形成于第2主面侧的相对位置而连续的螺旋形状或者蛇行形状或者曲线构成的微波传输带的功能的第2电路图案(L2)95电连接，所以用合并第1和第2后的电路图案可以形成精度较高的电感(L)分量，通过将第1和第2电感分量优化，从而能够减小第1主面侧的第1电路图案(L1)94的面积，能够实现半导体装置的小型化、低制造成本化。
另外，因为具有螺旋形状的第1电路图案(L1)94和螺旋形状的第2电路图案(L2)95的旋转方向是相同方向或者相反方向的构造，所以在旋转方向相同且信号的前进方向相同的情况下，由于磁场的方向一致，所以利用两者的耦合以得到更强的电感效果，另一方面，在旋转方向相反且信号的前进方向相反的情况下，由于两者很好隔离，所以能够分别起到作为一个个高频元件的功能。
例如，如果使用图10的(L1)94和(L2)95，则因为从A点来看的阻抗的设计随螺旋方向的不同而变，因此根据采用哪种情况，能够得到所希望的阻抗，所以提高了为了得到所希望的阻抗的设计自由度。
(实施形态7)
说明本发明实施形态7的半导体装置。
图17、图18是表示本实施形态7的半导体装置的构造的立体图以及剖面图，构成图10所示的功率放大器模块M1。该半导体装置(功率放大器模块M1)的大小为长5mm、宽2.5mm，厚度为1.1mm。
在图17、图18中，基板1是GaAs晶片，在基板1的晶片表层(在图17中为下方)形成由功率放大器电路图案构成的半导体元件以作为电路图案。在上述功率放大器电路中，形成具有以由连续螺旋形状或者蛇行形状或者曲线形状所构成的微波传输带所形成的电感功能的第1电路图案(L1)94。图14、图15表示连续的螺旋形状的情况，具有图案宽度/间隔＝10μm/10μm的4重旋转的形状，且具有0.2mm□的大小。
另外，第2连接盘图案(G1)96形成在相对于螺旋形状的第1电路图案(L1)94夹住GaAs基板1而相对的位置上。第2连接盘图案(G1)96的大小任意，但是为了得到与第1电路图案(L1)94之间的隔离，希望其具有比第1电路图案(L1)94要大的面积。
第2连接盘图案(G1)96具有0.3mm□的大小，并且具有通过上述基板1的穿通孔8与第1主面的电路图案的接地电位连接的构造。
根据本实施形态，因为形成具有由第1主面的连续螺旋形状或者蛇行形状或者曲线构成的微波传输带的功能的第1电路图案(L1)94、以及在相对于上述第1电路图案(L1)94夹着基板1而相对的位置上的第2连接盘图案(G1)96，且具有通过上述基板1的穿通孔8与第1主面的电路图案的接地电位连接的构造，所以能够得到形成第1电路图案(L1)94和第2连接盘图案(G1)96的面之间的隔离，很有效地解决不需要的振荡(自激振荡或寄生振荡)等的问题。
另外，由于基板1是硅晶片或者GaAs(砷化镓)晶片，所以基板的介电常数都高达10以上，具有缩短高频区域中的微波传输带的长度的效果，能够容易实现半导体装置的小型化以及低制造成本化。
以上，虽然参照具体例子对本发明实施形态进行了说明，但是，本发明不仅限于上述各实施形态的具体例子，下述的所有半导体装置或者其制造方法，也属于本发明的范围，该半导体装置具有：形成于基板的第1主面的第1电路图案；形成于上述电路图案上的第1绝缘层；形成于上述绝缘层上的连接外部用的焊锡电极；形成于上述基板的相反侧的第2主面的第2绝缘层及其上面的第2电路图案；以及为了连接上述第1电路图案和上述第2电路图案而形成的穿通孔，在上述第2电路图案上安装芯片型被动零件，并且对上述第2主面进行整体的树脂密封以覆盖上述芯片型被动零件。

Claims (20)

1.一种半导体装置，其特征在于，
包括：
形成于利用薄板的单层构造而制成的基板的第1主面、且构成半导体元件的第1电路图案；
形成于所述基板的与所述第1主面相反侧的第2主面的第2电路图案；
形成于所述第1电路图案和所述第2电路图案之间且穿通所述基板以将它们连接的穿通孔；
形成于所述第1电路图案上的连接外部用的焊锡电极；以及
安装于所述第2电路图案上的芯片型被动零件，
所述半导体装置对所述第2主面进行整体的树脂密封以覆盖所述芯片型被动零件。
2.如权利要求1中所述的半导体装置，其特征在于，
所述基板是硅晶片或者GaAs(砷化镓)晶片。
3.如权利要求2中所述的半导体装置，其特征在于，
利用Sn-Pb类或者Sn类的焊锡材料、或者加入有Ag或者Cu类的金属粉后的导电性粘接剂，将所述芯片型被动零件连接到所述第2电路图案上。
4.一种半导体装置，其特征在于，
包括：
形成于利用薄板的单层构造而制成的基板的第1主面、且构成半导体元件的第1电路图案；
形成于所述基板的与所述第1主面相反侧的第2主面的第2电路图案；
形成于所述第1电路图案和所述第2电路图案之间且穿通所述基板以将它们连接的穿通孔；
形成于所述第1电路图案上的连接外部用的焊锡电极；以及
安装于所述第2电路图案上的芯片型被动零件，
对所述第1主面进行整体的树脂密封以使得所述焊锡电极的一部分向外部露出，同时对所述第2主面进行整体的树脂密封以覆盖所述芯片型被动零件。
5.如权利要求4中所述的半导体装置，其特征在于，
所述基板是硅晶片或者GaAs(砷化镓)晶片。
6.如权利要求5中所述的半导体装置，其特征在于，
利用Sn-Pb类或者Sn类的焊锡材料、或者加入有Ag或者Cu类的金属粉后的导电性粘接剂，将所述芯片型被动零件连接到所述第2电路图案上。
7.一种半导体装置，其特征在于，
包括：
形成于利用薄板的单层构造而制成的基板的第1主面、且构成半导体元件的第1电路图案；
形成于所述基板的与所述第1主面相反侧的第2主面的第2电路图案；
形成于所述第1电路图案和所述第2电路图案之间且穿通所述基板以将它们连接的穿通孔；
形成于所述第1电路图案上的连接外部用的焊锡电极；
安装于所述第2电路图案上的芯片型被动零件；以及
安装于所述第2电路图案上的金属隔片，
对所述第2主面进行整体的树脂密封以覆盖所述芯片型被动零件，同时仅使所述金属隔片的表面向外部露出，而且在对所述第2主面进行树脂密封的表面上形成金属薄膜。
8.如权利要求7中所述的半导体装置，其特征在于，
所述基板是硅晶片或者GaAs(砷化镓)晶片。
9.如权利要求8中所述的半导体装置，其特征在于，
利用Sn-Pb类或者Sn类的焊锡材料、或者加入有Ag或者Cu类的金属粉后的导电性粘接剂，将所述芯片型被动零件连接到所述第2电路图案上。
10.如权利要求7中所述的半导体装置，其特征在于，
使用铜块作为所述金属隔片，通过铜块将由所述基板产生的热量从形成于树脂密封面上的金属薄膜进行散热。
11.一种半导体装置的制造方法，其特征在于，
包括：
在由晶片构成的基板的第1主面上形成构成半导体元件的第1电路图案的工序；
在所述基板的第2主面上形成第2电路图案的工序；
在所述第1电路图案和所述第2电路图案之间形成穿通孔的工序；
在所述第1电路图案上形成外部连接用的焊锡电极的工序；
在所述第2电路图案上安装芯片型被动零件的工序；以及
对所述第2主面进行整体的树脂密封以覆盖所述芯片型被动零件的工序。
12.一种半导体装置的制造方法，其特征在于，
包括：
在由晶片构成的基板的第1主面上形成构成半导体元件的第1电路图案的工序；
在所述基板的与所述第1主面相反侧的第2主面上形成第2绝缘层的工序；
在所述第2绝缘层上形成第2电路图案的工序；
在所述第1电路图案和所述第2电路图案之间形成穿通孔以使其穿通所述基板以连接所述第1电路图案和所述第2电路图案的工序；
在所述第1电路图案上形成第1绝缘层的工序；
在所述第1绝缘层上形成连接外部用的焊锡电极的工序；
在所述第2电路图案上安装芯片型被动零件的工序；以及
对所述第2主面进行整体的树脂密封以覆盖所述芯片型被动零件的工序。
13.一种半导体装置的制造方法，其特征在于，
包括：
在由晶片构成的基板的第1主面上形成构成半导体元件的第1电路图案的工序；
在所述基板的与所述第1主面相反侧的第2主面上形成第2绝缘层的工序；
在所述第2绝缘层上形成第2电路图案的工序；
在所述第1电路图案和所述第2电路图案之间形成穿通孔以使其穿通所述基板以连接所述第1电路图案和所述第2电路图案的工序；
在所述第1电路图案上形成第1绝缘层的工序；
在所述第1绝缘层上形成连接外部用的焊锡电极的工序；
对所述第1主面进行整体的树脂密封以使所述焊锡电极的一部分向外部露出的工序；
在所述第2电路图案上安装芯片型被动零件的工序；以及
对所述第2主面进行整体的树脂密封以覆盖所述芯片型被动零件的工序。
14.一种半导体装置的制造方法，其特征在于，
包括：
在由晶片构成的基板的第1主面上形成构成半导体元件的第1电路图案的工序；
在所述基板的与所述第1主面相反侧的第2主面上形成第2绝缘层的工序；
在所述第2绝缘层上形成第2电路图案的工序；
在所述第1电路图案和所述第2电路图案之间形成穿通孔以使其穿通所述基板以连接所述第1电路图案和所述第2电路图案的工序；
在所述第1电路图案上形成第1绝缘层的工序；
在所述第1绝缘层上形成连接外部用的焊锡电极的工序；
在所述第2电路图案上安装芯片型被动零件以及金属隔片的工序；
对所述第2主面进行整体的树脂密封以覆盖所述芯片型被动零件以及所述金属隔片的工序；
研磨所述第2主面以只使所述金属隔片的表面向外部露出为止的工序；以及
在对所述第2主面经过研磨后的表面上形成金属薄膜的工序。
15.如权利要求1所述的半导体装置，其特征在于，
所述第1电路图案以及所述第2电路图案具有的结构为，
由各自连续的螺旋形状或者蛇行形状或者曲线构成，且作为微波传输带来起作用，
利用所述穿通孔将各自的至少一端彼此电连接。
16.如权利要求15所述的半导体装置，其特征在于，
将所述第1电路图案以及所述第2电路图案形成在夹着所述基板而且相对的位置上。
17.如权利要求15所述的半导体装置，其特征在于，
形成所述第1电路图案以及所述第2电路图案，
以使在各电路图案上的电信号的前进方向为夹住所述基板而相互同向或反向。
18.如权利要求1所述的半导体装置，其特征在于，
所述第1电路图案形由连续的螺旋形状或者蛇行形状或者曲线构成，且作为微波传输带来起作用，
在相对于所述第1电路图案夹住所述基板而相对的位置上形成第2连接盘图案；
所述第2连接盘图案具有通过所述穿通孔与所述第1主面的接地电位实现电连接的构造。
19.如权利要求18所述的半导体装置，其特征在于，
所述第2连接盘图案形成为相对于第1电路图案的图案区域具有相同或者任意的面积。
20.如权利要求15所述的半导体装置，其特征在于，
所述基板是硅晶片或者GaAs(砷化镓)晶片。
CN 200810109850 2007-06-01 2008-05-30 半导体装置及其制造方法 Pending CN101315918A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007146353 2007-06-01
JP2007146353 2007-06-01
JP2008057110 2008-03-07

Publications (1)

Publication Number Publication Date
CN101315918A true CN101315918A (zh) 2008-12-03

Family

ID=40106845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810109850 Pending CN101315918A (zh) 2007-06-01 2008-05-30 半导体装置及其制造方法

Country Status (2)

Country Link
JP (1) JP2009010327A (zh)
CN (1) CN101315918A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859762A (zh) * 2009-04-07 2010-10-13 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN104115263A (zh) * 2011-12-30 2014-10-22 德卡技术股份有限公司 管芯向上的充分成型的扇出型晶片级封装
CN104347612A (zh) * 2013-07-26 2015-02-11 英飞凌科技股份有限公司 集成的无源封装、半导体模块和制造方法
CN104869751A (zh) * 2015-05-19 2015-08-26 广州杰赛科技股份有限公司 Pcb板及其生产工艺
CN105099168A (zh) * 2009-12-25 2015-11-25 罗姆股份有限公司 直流电压转换模块、半导体模块和半导体模块的制造方法
CN107154391A (zh) * 2016-03-03 2017-09-12 美光科技公司 半导体封装
TWI692386B (zh) * 2015-10-30 2020-05-01 美商應用材料股份有限公司 形成具有期望界達電位之拋光物件的設備與方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859762A (zh) * 2009-04-07 2010-10-13 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN105099168A (zh) * 2009-12-25 2015-11-25 罗姆股份有限公司 直流电压转换模块、半导体模块和半导体模块的制造方法
CN104115263A (zh) * 2011-12-30 2014-10-22 德卡技术股份有限公司 管芯向上的充分成型的扇出型晶片级封装
CN104115263B (zh) * 2011-12-30 2017-06-13 德卡技术股份有限公司 管芯向上的充分成型的扇出型晶片级封装
CN104347612A (zh) * 2013-07-26 2015-02-11 英飞凌科技股份有限公司 集成的无源封装、半导体模块和制造方法
CN104347612B (zh) * 2013-07-26 2017-06-30 英飞凌科技股份有限公司 集成的无源封装、半导体模块和制造方法
CN104869751A (zh) * 2015-05-19 2015-08-26 广州杰赛科技股份有限公司 Pcb板及其生产工艺
TWI692386B (zh) * 2015-10-30 2020-05-01 美商應用材料股份有限公司 形成具有期望界達電位之拋光物件的設備與方法
US11964359B2 (en) 2015-10-30 2024-04-23 Applied Materials, Inc. Apparatus and method of forming a polishing article that has a desired zeta potential
CN107154391A (zh) * 2016-03-03 2017-09-12 美光科技公司 半导体封装
CN107154391B (zh) * 2016-03-03 2018-11-02 美光科技公司 半导体封装

Also Published As

Publication number Publication date
JP2009010327A (ja) 2009-01-15

Similar Documents

Publication Publication Date Title
CN109411423B (zh) 半导体封装件及包括半导体封装件的电子装置
US9691710B1 (en) Semiconductor package with antenna
CN1326234C (zh) 堆栈型半导体装置
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
US8067814B2 (en) Semiconductor device and method of manufacturing the same
CN105140207B (zh) 半导体装置
CN101645436B (zh) 具有电磁干扰防护体的半导体封装件及其形成方法
CN101315918A (zh) 半导体装置及其制造方法
US7217998B2 (en) Semiconductor device having a heat-dissipation member
US7436683B2 (en) Wafer level packaging structure with inductors and manufacture method thereof
JP3426842B2 (ja) 高周波用電力増幅器
US10109576B2 (en) Capacitor mounting structure
TW201104761A (en) Semiconductor device and method of forming shielding layer after encapsulation and grounded through interconnect structure
US10553338B2 (en) Chip electronic component and board having the same
CN103460822A (zh) 芯片元器件内置树脂多层基板及其制造方法
JP2007073849A (ja) 電子回路モジュールとその製造方法
CN112271165A (zh) 半导体封装结构及其制造方法和半导体器件
JP5442216B2 (ja) Ｓａｗデバイス
CN113192935A (zh) 一种半导体封装结构以及半导体封装方法
US20220005757A1 (en) Interposer
JP5153364B2 (ja) 積層型半導体パッケージおよび電子装置
KR100844790B1 (ko) 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
JP2006049602A (ja) 半導体装置およびその製造方法
US20050174745A1 (en) Electronic assembly
CN115841995B (zh) 一种封装结构及封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20081203