CN101308874A - 高电压半导体器件及其制造方法 - Google Patents

高电压半导体器件及其制造方法 Download PDF

Info

Publication number
CN101308874A
CN101308874A CNA2008100947542A CN200810094754A CN101308874A CN 101308874 A CN101308874 A CN 101308874A CN A2008100947542 A CNA2008100947542 A CN A2008100947542A CN 200810094754 A CN200810094754 A CN 200810094754A CN 101308874 A CN101308874 A CN 101308874A
Authority
CN
China
Prior art keywords
high voltage
type well
type
concentration impurity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100947542A
Other languages
English (en)
Other versions
CN101308874B (zh
Inventor
张德基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of CN101308874A publication Critical patent/CN101308874A/zh
Application granted granted Critical
Publication of CN101308874B publication Critical patent/CN101308874B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种高电压半导体器件及其制造方法。高电压半导体器件包括：半导体衬底；第一高电压N型阱，形成在半导体衬底上；第一高电压P型阱，形成在第一高电压N型阱的内部；第二高电压N型阱，在第一高电压N型阱的内部形成为包围第一高电压P型阱；栅极介电层和栅电极，堆叠形成在第一高电压P型阱的上部上；以及第一N型高浓度杂质区域，在第一高电压P型阱中形成在栅电极的两侧上，其中，基于形成有第一高电压P型阱的部分，第一高电压N型阱的上部区域的浓度低于其下部区域的浓度。因此，本发明可以施加大偏压，简化处理，改进在形成在低浓度深N型阱内部的P型阱中的击穿电压，减小高浓度N型杂质区域的范围，以及降低阻抗。

Description

高电压半导体器件及其制造方法
本申请根据35 U.S.C.§119要求韩国专利申请第10-2007-0047441号(2007年5月16日提交)的优选权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种半导体器件，尤其涉及一种高电压半导体器件及其制造方法。
背景技术
半导体器件可以使用低于3.3V或更小的电压作为电源以降低功耗并确保其可靠性。然而，在一个系统内的半导体器件可能与其他外围器件(这些外围器件使用了大于5V的高电压作为电源)互连。因此，半导体器件可以包括用于承受从外部提供的高电压的高电压晶体管。
高电压晶体管可以包括MOS晶体管(即，与低电压晶体管相同的结构)并可以通过一系列处理来与低电压晶体管同时形成。
如图1的实例所示，高电压半导体器件可以包括在P型半导体衬底10上和/或上方的P型阱12。此后，可以在半导体衬底10上和/或上方形成露出了器件隔离区域的掩模。接下来，可以通过蚀刻在掩模之间所露出的衬底区域来形成沟槽。随后，可以沉积介电层来填盖沟槽。此后，可以通过化学机械抛光处理使存在于沟槽中的介电层留下来形成器件隔离层16。
接下来，可以在半导体衬底10上和/或上方堆叠氧化膜和多晶硅膜，然后对其进行图样化以在半导体衬底10的上表面上和/或上方的预定部分形成栅极介电层18和栅电极20。接下来，可以将N型低浓度杂质离子注入到半导体衬底10中以形成N型低浓度杂质区域14。接下来，可以在包括栅电极20的半导体衬底10上和/或上方沉积诸如氮化膜的用于隔离件(spacer)的介电层，然后对其进行反蚀刻(etch back)以在栅电极20和栅极介电层18的两侧上形成侧壁隔离件22。
接下来，可以将导电类型与N型低浓度杂质区域14相同的高浓度杂质注入到在其中形成了N型低浓度掺杂区域14的半导体衬底10中，以形成N型高浓度杂质区域24。因此，可以形成由N型低浓度杂质区域14和N型高浓度杂质区域24形成的源电极/漏电极。
然而，在这种半导体器件中，不能向高电压NMOS晶体管施加大偏压(bulk bias)。即，由于高电压NMOS晶体管的阱12是P型的以及半导体衬底10是P型的，所以存在不能将半导体器件设计为向高电压NMOS晶体管施加正偏压的问题。在这种情况下，出现了LCD驱动器IC(LDI)芯片的设计复杂及其尺寸变大的问题。
发明内容
本发明的实施例涉及一种高电压半导体器件及其制造方法，其通过在包括高电压NMOS晶体管的半导体器件中较深地形成N型阱，然后在N型阱的内部形成隔离的P型阱、在P型阱中形成高电压NMOS晶体管、以及形成N型阱以包围P型阱，可以施加大偏压。
本发明的实施例涉及一种高电压半导体器件及其制造方法，其通过在N型阱的内部形成隔离的P型阱并同时以相同浓度在N型阱的外部形成P型阱，可以简化处理。
本发明的实施例涉及一种高电压半导体器件，其可以包括以下至少一个：半导体衬底；第一高电压N型阱，形成在半导体衬底上；第一高电压P型阱，形成在第一高电压N型阱的内部；第二高电压N型阱，在第一高电压N型阱的内部形成为包围第一高电压P型阱；栅极介电层和栅电极，堆叠形成在第一高电压P型阱的上部上；以及第一N型高浓度杂质区域，在第一高电压P型阱中形成在栅电极的两侧，其中，基于形成有第一高电压P型阱的部分，第一高电压N型阱的上部区域的浓度低于其下部区域的浓度。
本发明的实施例涉及一种高电压半导体器件的制造方法，可以包括以下步骤中的至少一个：在半导体衬底中形成第一高电压N型阱；在第一高电压N型阱的内部形成第二高电压N型阱以包围边缘；在第一高电压N型阱的内部的中心处形成与第二高电压N型阱分离的第一高电压P型阱；在第一高电压P型阱和第二高电压N型阱之间形成器件隔离层；在第一高电压P型阱上形成栅极介电层和栅电极；以及在第一高电压P型阱中形成位于栅电极的两侧的第一N型高浓度杂质区域。
附图说明
图1的实例示出了高电压半导体器件。
图2的实例示出了根据实施例的高电压半导体器件。
图3A至图3H的实例示出了根据实施例的制造高电压半导体器件的方法。
具体实施方式
如图2的实例所示，根据实施例的高电压半导体器件可以包括：半导体衬底110、形成在半导体衬底110中的第一高电压N型阱112、形成在第一高电压N型阱112的内部的第一高电压P型阱118、形成在第一高电压N型阱112的内部与第一高电压P型阱118分离的第二高电压N型阱114、堆叠形成在第一高电压P型阱118的上表面的预定部分上和/或上方的栅极介电层122和栅电极124、以及在第一高电压P型阱118中形成位于栅电极124两侧且由N型杂质形成的源电极/漏电极126、130。
第一高电压N型阱112的上部区域的浓度与其下部区域的浓度不同。基于在第一高电压N型阱112的内部形成有第一高电压P型阱118的部分，上部区域的浓度低于其下部区域的浓度。也就是说，第一高电压N型阱112的上部区域非常少量地掺杂有N型杂质。
该高电压半导体器件可以进一步包括：在第一高电压P型阱118内形成在栅电极124下方的N型低浓度杂质区域126、形成在栅极介电层122和栅电极124两侧的侧壁隔离件128、在N型低浓度杂质区域126的内部邻近于侧壁隔离件128且在该侧壁隔离件下方形成的第一N型高浓度杂质区域130、以及形成在第二高电压N型阱114的内部的第二N型高浓度杂质区域132。
通过器件隔离层120使第一高电压P型阱118与第二高电压N型阱114彼此分离。还可以在第二高电压N型阱114的外部形成器件隔离层120，以使第二高电压N型阱114与外部器件相分离。
可以远离第一高电压N型阱112形成第二高电压P型阱134和第三高电压N型阱116。可以在第二高电压P型阱134和第三高电压N型阱116中的至少一个的内部形成另一个器件。
第一高电压N型阱112、第一高电压P型阱118、和第二高电压N型阱114中的每一个都可以以低浓度形成。可以较深地形成第一高电压N型阱112，以便第一高电压P型阱118和第二高电压N型阱114能够形成在第一高电压N型阱112中。可以在第一高电压N型阱112的中心形成第一高电压P型阱118，以及可以形成第二高电压N型阱114来包围第一高电压P型阱118，以使第一高电压P型阱118与形成在第一高电压N型阱112外部的其他器件隔离。由于第一高电压N型阱112的浓度较低以致其不能完全起到横向隔离的作用，所以第二高电压N型阱114可以形成在第一高电压P型阱118的一侧，以当施加偏压时可以将其作为补充并降低阻抗。如图3A的实例所示，可以使用掩模将磷杂质离子注入到半导体器件110的预定区域中，并且通过执行退火处理在半导体衬底10中形成第一高电压N型阱112。可以以低浓度形成第一高电压N型阱112并且以2500keV以上的能级注入磷，从而通过执行从250分钟到300分钟的退火处理使第一高电压N型阱112的深度能够被较深地形成并且杂质不以相同的浓度扩散到第一高电压N型阱112的表面。也就是说，在第一高电压N型阱112的浓度中，在用于形成第一高电压P型阱118的部分中的浓度低于高电压P型阱118的下部区域的浓度。因此，第一高电压N型阱112的上部区域少量地掺杂有N型杂质。
如图3B的实例所示，可以使用掩模以约1000KeV将低浓度磷杂质离子注入半导体衬底110中，以在第一高电压N型阱112的外部区域形成一对第二高电压N型阱114来最终包围高电压P型阱118。还可以在第一高电压N型阱112的外部形成第三高电压N型阱116。可以在第三高电压N型阱116的内部与第一高电压N型阱112相分离地形成其他器件。以下将省略对后续处理的描述。
如图3C的实例所示，接下来，可以使用掩模将硼杂质离子注入半导体衬底110中，并且可以执行退火处理，以在第一高电压N型阱112的中心形成第一高电压P型阱118以及在第一高电压N型阱112的外部形成第二P型阱134。可以在第二高电压P型阱134的内部与第一高电压N型阱112相分离地形成其他器件。以下将省略对后续处理的描述。第一高电压P型阱118和第二高电压P型阱134可以以相同浓度形成。由于第一高电压N型阱112的上部区域(即，形成有第一高电压P型阱118的部分)少量地掺杂有N型杂质，所以当以相同浓度注入硼时，第一高电压P型阱118和第二高电压P型阱134能够以相同的浓度形成。因此，利用单独处理并以相同的浓度，可以同时在第一高电压N型阱112的内部和第一高电压N型阱112的外部分别形成第一高电压P型阱118和第二高电压P型阱134。
如图3D的实例所示，在半导体衬底110上和/或上方形成衬垫氮化物氧化物(pad nitride oxide)并通过光蚀刻处理图样化衬垫氮化物氧化物以露出器件隔离区域之后，可以蚀刻露出的区域以形成多个沟槽。接下来，可以沉积介电层来填盖沟槽。使预定厚度的隔离层保留在衬垫氮化膜(pad nitride film)上，并且通过化学机械抛光处理对隔离层进行抛光，从而形成多个器件隔离层120。此后，蚀刻并去除衬垫氮化膜。
可以在第一高电压P型阱118和第二高电压N型阱114之间，还可以在第二高电压N型阱114和其他外部器件之间，形成器件隔离层120。
如图3E的实例所示，可以在半导体衬底110上和/或上方顺序地堆叠氧化膜和多晶硅膜，然后对其进行图样化以在第一高电压P型阱118的预定区域上和/或上方形成栅极隔离层122和栅电极124。
如图3F的实例所示，接下来，可以使用掩膜将低浓度磷杂质离子注入半导体衬底110中，以在第一高电压P型阱118中形成位于栅电极124的两侧上的一对N型低浓度杂质区域126。N型低浓度杂质区域126可以是低掺杂漏极(LDD)区域。
如图3G的实例所示，接下来，可以在包括栅电极124的半导体衬底110上和/或上方沉积诸如氮化膜的用于形成隔离件的介电层，然后对该介电层进行反蚀刻以在栅电极124和栅极介电层122的两侧形成侧壁隔离件128。
如图3H的实例所示，接下来，可以将导电类型与N型低浓度杂质区域126相同的高浓度杂质注入到形成有N型低浓度杂质区域126的半导体衬底110中，以在N型低浓度杂质区域126中形成位于侧壁隔离件128的两侧上的第一N型高浓度杂质区域130，以及在第二高电压N型阱114的内部形成第二N型高浓度杂质区域132。因此，得到了由N型低浓度杂质区域126和第一N型高浓度杂质区域130构成的源极/漏极区域。
在根据实施例的高电压半导体器件中，偏压可以被施加至第二高电压N型阱114，从而可以向第一高电压P型阱118施加大偏压。第二高电压N型阱114可以起到使第一高电压P型阱118与其他器件(诸如，第二高电压P型阱134和第三高电压N型阱116)相隔离的作用。
诸如液晶显示装置的半导体器件可以具有以下优点。第一，在包括高电压NMOS晶体管的半导体器件中，通过较深地形成N型阱，然后在N型阱的内部形成隔离的P型阱、在P型阱中形成高电压NMOS晶体管、以及形成N型阱以包围P型阱，可以施加大偏压。第二，通过在N型阱的内部形成隔离的P型阱并同时以相同浓度在N型阱的外部形成P型阱，可以简化处理。第三，可以提高形成在低浓度深N型阱内部的P型阱中的击穿电压(punch throughbreakdown voltage)。最后，可以减小高浓度N型杂质区域的范围并且可以降低阻抗。
尽管已经参照多个示例性实施例描述了实施例，但应该明白，本领域的技术人员可以设计许多其他的修改和实施例，这些修改和实施例均落在本发明原理的精神和范围内。更具体地，可以对公开范围、附图和所附权利要求内的部件和/或主题组合配置进行各种变化和修改。除部件和/或配置的变化和修改之外，对本领域技术人员来说其他可选方式是显而易见的。

Claims (20)

1.一种高电压半导体器件，包括：
半导体衬底；
第一高电压N型阱，形成在所述半导体衬底中；
第一高电压P型阱，形成在所述第一高电压N型阱中；
第二高电压N型阱，形成在所述第一高电压N型阱中并包围所述第一高电压P型阱；
栅极介电层和栅电极，堆叠形成在所述第一高电压P型阱上；以及
第一N型高浓度杂质区域，在所述第一高电压P型阱中形成在所述栅电极的两侧，
其中，基于形成有所述第一高电压P型阱的部分，所述第一高电压N型阱的上部区域的浓度低于所述第一高电压N型阱的下部区域的浓度。
2.根据权利要求1所述的高电压半导体器件，进一步包括：第二N型高浓度杂质区域，形成在所述第二高电压N型阱的内部。
3.根据权利要求1所述的高电压半导体器件，其中，所述第一N型高浓度杂质区域包括源电极和漏电极。
4.根据权利要求3所述的高电压半导体器件，进一步包括：N型低浓度杂质区域，在所述第一高电压P型阱中形成在所述栅电极的两侧下方。
5.根据权利要求1所述的高电压半导体器件，进一步包括：侧壁隔离件，形成在所述栅极介电层和所述栅电极的两侧上。
6.根据权利要求1所述的高电压半导体器件，进一步包括：第二高电压P型阱，形成在所述半导体衬底上的所述第一高电压N型阱的外部。
7.根据权利要求1所述的高电压半导体器件，进一步包括：第三高电压N型阱，形成在所述半导体衬底上的所述第一高电压N型阱的外部。
8.根据权利要求1所述的高电压半导体器件，进一步包括：第二高电压P型阱和第三高电压N型阱，形成在所述半导体衬底上的所述第一高电压N型阱的外部。
9.一种高电压半导体器件的制造方法，包括：
在半导体衬底中形成第一高电压N型阱；然后
在所述第一高电压N型阱的外部区域中形成一对第二高电压N型阱；然后
在所述第一高电压N型阱的中心区域中形成被所述第二高电压N型阱包围的第一高电压P型阱；然后
在各个所述第一高电压P型阱和所述第二高电压N型阱之间形成器件隔离层；然后
在所述第一高电压P型阱上顺序地形成栅极介电层和栅电极；以及然后
在所述第一高电压P型阱中形成位于所述栅电极的两侧的第一N型高浓度杂质区域。
10.根据权利要求9所述的方法，其中，形成所述第一高电压N型阱包括：以2500keV或以上的能级将磷杂质离子注入所述半导体衬底中。
11.根据权利要求10所述的方法，其中，形成所述第一高电压N型阱包括：在注入所述磷杂质离子之后，执行从250分钟到300分钟的退火处理。
12.根据权利要求9所述的方法，进一步包括：在形成所述第一N型高浓度杂质区域期间，同时在所述第二高电压N型阱中形成第二N型高浓度杂质区域。
13.根据权利要求9所述的方法，其中，所述第一N型高浓度杂质区域包括源电极和漏电极。
14.根据权利要求7所述的方法，进一步包括：在顺序地形成所述栅极介电层和所述栅电极之后，在所述第一高电压P型阱中形成位于所述栅电极的两侧上的N型低浓度杂质区域。
15.根据权利要求14所述的方法，进一步包括：在形成所述N型低浓度杂质区域之后，在所述栅电极和所述栅极介电层的两侧上形成侧壁隔离件。
16.根据权利要求9所述的方法，进一步包括：在形成所述第二高电压N型阱期间，同时在所述第一高电压N型阱的外部形成第三高电压N型阱。
17.根据权利要求9所述的方法，进一步包括：在形成所述第一高电压P型阱期间，同时在所述第一高电压N型阱的外部形成第二高电压P型阱。
18.一种半导体器件，包括：
第一高电压N型阱，形成在半导体衬底中；
第一高电压P型阱，形成在所述第一高电压N型阱中；
第二高电压N型阱，在所述第一高电压N型阱中形成在所述第一高电压P型阱的两侧上；
栅极介电层，形成在所述第一高电压P型阱上；
栅电极，形成在所述栅极介电层上；
第一N型低浓度杂质区域，形成在所述栅电极下方的所述第一高电压P型阱中；
第一N型高浓度杂质区域，形成在所述第一N型低浓度杂质区域中；
第二N型高浓度杂质区域，形成在所述第二高电压N型阱中；
第二高电压P型阱，与所述第一高电压N型阱相邻地形成在所述半导体衬底中；以及
第三高电压N型阱，与所述第一高电压N型阱相邻地形成在所述半导体衬底中。
19.根据权利要求18所述的半导体器件，其中，所述第一N型低浓度杂质区域和所述第一N型高浓度杂质区域均包括源电极/漏电极。
20.根据权利要求18所述的半导体器件，进一步包括：
侧壁隔离件，形成在所述栅极介电层和所述栅电极的两侧；以及
器件隔离层，形成在所述第一高电压P型阱和所述第二高电压N型阱之间。
CN2008100947542A 2007-05-16 2008-05-16 高电压半导体器件及其制造方法 Expired - Fee Related CN101308874B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070047441A KR100824636B1 (ko) 2007-05-16 2007-05-16 고전압 반도체 소자 및 그 제조방법
KR10-2007-0047441 2007-05-16

Publications (2)

Publication Number Publication Date
CN101308874A true CN101308874A (zh) 2008-11-19
CN101308874B CN101308874B (zh) 2010-06-16

Family

ID=39572371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100947542A Expired - Fee Related CN101308874B (zh) 2007-05-16 2008-05-16 高电压半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20080283915A1 (zh)
KR (1) KR100824636B1 (zh)
CN (1) CN101308874B (zh)
TW (1) TW200847427A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859487B1 (ko) * 2007-05-16 2008-09-23 주식회사 동부하이텍 고전압 반도체 소자 및 그 제조방법
US20140327084A1 (en) * 2013-05-01 2014-11-06 International Business Machines Corporation Dual shallow trench isolation (sti) field effect transistor (fet) and methods of forming
US9553091B1 (en) * 2015-09-23 2017-01-24 Vanguard International Semiconductor Corporation Semiconductor structure and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0822660A1 (en) * 1996-07-31 1998-02-04 STMicroelectronics S.r.l. Low noise output buffer for semiconductor electronic circuits
KR100307293B1 (ko) * 1998-12-10 2001-11-30 김영환 반도체장치의제조방법
US6265251B1 (en) * 2000-05-08 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a thick oxide MOS transistor for electrostatic discharge protection in an STI process
US20020149067A1 (en) * 2001-04-12 2002-10-17 Mitros Jozef C. Isolated high voltage MOS transistor
JP2003197790A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US7411271B1 (en) * 2007-01-19 2008-08-12 Episil Technologies Inc. Complementary metal-oxide-semiconductor field effect transistor

Also Published As

Publication number Publication date
CN101308874B (zh) 2010-06-16
TW200847427A (en) 2008-12-01
US20080283915A1 (en) 2008-11-20
KR100824636B1 (ko) 2008-04-24

Similar Documents

Publication Publication Date Title
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
KR100363353B1 (ko) 반도체 장치 및 그 제조 방법
CN101800228B (zh) 半导体装置
CN100440482C (zh) 半导体器件的制造方法
JP2006332478A (ja) 半導体装置およびその製造方法
JP5229626B2 (ja) ディープトレンチ構造を有する半導体素子の製造方法
US9337256B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9224850B2 (en) Semiconductor device and method of manufacturing the same
US11121042B2 (en) Production of semiconductor regions in an electronic chip
TWI414023B (zh) 用於製造一半導體器件的方法
TWI529858B (zh) Manufacturing method of semiconductor device
CN101308874B (zh) 高电压半导体器件及其制造方法
US7687363B2 (en) Method for manufacturing semiconductor device
JP5410055B2 (ja) 半導体装置および半導体装置の製造方法
KR20100089364A (ko) 트랜지스터를 갖는 반도체소자의 제조방법
KR100859487B1 (ko) 고전압 반도체 소자 및 그 제조방법
US11417761B1 (en) Transistor structure and method for fabricating the same
CN108400169B (zh) 一种具有表面应力调制结构的应变pmosfet
JP6064240B2 (ja) 半導体装置および半導体装置の製造方法
CN103165508B (zh) 一种半导体器件的制造方法
KR100731092B1 (ko) 고전압 반도체소자 및 그 제조방법
KR20100057185A (ko) 반도체 소자 및 그 제조 방법
JP2005159003A (ja) 半導体装置の製造方法
JP4807310B2 (ja) 半導体装置の製造方法
JPH1187530A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20130516