CN101304630B - 用于电感耦合高密度等离子体处理室的内部平衡线圈 - Google Patents

Abstract

本发明提供一种用于电感耦合高密度等离子体处理室的内部平衡线圈。线圈包括第一线圈部分，第二线圈部分和内部平衡电容。第一线圈部分具有第一端和第二端。线圈部分的第一端连接至电源。第二线圈部分具有第一端和第二端。第一线圈部分的第二端连接至外部平衡电容。内部平衡电容串联连接在第一线圈部分的第二端和第二线圈部分的第一端之间。应用内部平衡电容和线圈部分以提供沿着第一线圈部分的电压峰，其与沿着第二线圈部分的虚地实质上对准。

Description

用于电感耦合高密度等离子体处理室的内部平衡线圈

技术领域

本发明大体上涉及半导体处理设备领域。尤其是，本发明涉及产生等离子体的方法和装置，例如用于高密度等离子体沉积室的线圈。该方法和装置可用于其它的半导体工艺，例如用于制造集成电路的蚀刻工艺。

背景技术

制造现代半导体器件的主要步骤之一是在半导体衬底上形成膜，例如氧化硅膜。在半导体器件的制造中，氧化硅广泛用作电绝缘介质层。众所周知，氧化硅膜可以通过热化学气相沉积(“CVD”)或增强等离子体化学气相沉积(“PECVD”)沉积形成。在传统的热CVD工艺中，反应气体被供应到发生热诱导化学反应以产生理想膜的衬底表面。在传统的等离子体沉积工艺中，形成受控等离子体以分解和/或激发活性物质以产生理想膜。

自从几十年前半导体器件第一次被引入以来，半导体器件的几何尺寸已经显著减小，并且尺寸仍在持续减小。器件几何尺寸的持续减小使在半导体衬底上制造的集成电路中形成的电路元件和互连的密度有了显著提高。设计和制造如此密集填充的集成电路的半导体厂商面临的一个严峻挑战是希望避免电路元件之间的虚互连，当几何尺寸持续降低时，这个目标需要不断的创新。

典型地，可通过在相邻元件间提供有填充介质材料的空隙以在物理上和电气上隔离元件来避免不希望的互作用。这些空隙有时这里是指“间隙”或沟槽，填充这些空隙的工艺通常在本领域中是指“间隙填充”工艺。制造完全填充这些空隙的膜的给定工艺的能力经常是指工艺的“间隙填充能力”，而且所述膜被称为“间隙填充层”或“间隙填充膜”。随着电路密度提高而具有更小的特征尺寸，这些空隙的宽度减小，导致了它们高深比的增加，高深比定义为间隙的高度和它的深度的比率。使用具有相对比较低的间隙填充能力的传统的CVD技术很难完全填充大高深比的间隙。通常在金属层间电介质(“IMD”)应用、前金属电介质(“PMD”)应用和浅沟槽隔离(“STI”)应用、或其它应用中用于间隙填充间隙的一系列电介质膜是氧化硅(有时也指“石英玻璃”或“硅酸盐玻璃”)。

一些集成电路厂商在沉积氧化硅间隙填充层时已经转成使用高密度等离子体CVD(“HDP-CVD”)系统。该系统形成密度大于大约10¹¹离子/cm3的等离子体，其比由标准电容耦合等离子体CVD系统提供的等离子体密度高两个数量级。电感耦合等离子体(“ICP”)系统是HDP-CVD系统的例子。使通过该HDP-CVD技术沉积的膜具有改善的间隙填充特性的一个因素是在沉积材料的同时发生溅射。溅射是通过轰击而使材料溅出的机械处理，并且由HDP-CVD工艺中的高离子密度推动。这样，HDP沉积的溅射成分减缓了特定部分的沉积，例如突出表面的拐角，因此提高了间隙填充能力。

即使使用HDP和ICP工艺，达到理想的沉积特性还存在一些严峻的挑战。这包括需要控制处理室内等离子体的热特性，尤其是可能达到破坏室内结构的温度的高能量工艺。另外，提供覆盖晶片均匀的沉积工艺是一般的追求。不均匀性导致器件性能的不一致，并且可能由多种不同因素引起。晶片上不同点的沉积特性源于许多不同效果的复杂的相互影响。例如，气体引入室的方式、用于电离先驱体物质的功率水平、引导离子使用的电场等，可以从根本上影响覆盖晶片的沉积的均匀性。另外，这些影响的表现方式依赖于室的物理形状和尺寸，例如通过提供不同的扩散效果影响室内离子的分布。

HDP和ICP工艺的一个特定的挑战是由用于产生等离子体的射频(RF)线圈的使用引起的电场和电压的管理。用于驱动这些线圈的峰-峰电压可以超过1千伏(KV)，并且延长使用该高电压的相关影响包括室顶黑化和集成电路的粒子和金属污染。用于降低电压和/或减轻高电压影响的技术包括外部平衡电容组、法拉第屏蔽和室顶表面的高电压焊盘。尽管这些减轻技术已经在减轻高电压影响上取得了一些成功，但人们仍在寻求改进的技术。

除了上述缺点，本发明的相关工作也指出了用HDP/CVD工艺形成的层的污染至少一部分由高电压引起。高电压会导致形成在室内结构(例如气体挡板)的内表面上的用于防止污染的保护涂层(例如调节涂层)的退化。保护涂层的退化可以产生由室内结构而来的污染，例如金属污染。这些污染可以影响形成层的物理特性，例如由HDP/CVD工艺形成的层的介电特性。随着电路继续减小，需要提供具有改进的介电特性的层。

因此，本领域的普遍追求是产生等离子体的改进系统，其改善HDP和ICP工艺中覆盖晶片的沉积工艺。

发明内容

本发明大体上涉及半导体处理设备领域。尤其是，本发明涉及用于高密度等离子体沉积室的产生等离子体的方法和装置，例如线圈。该方法和装置也可以用于其它半导体工艺，例如用于制造集成电路的蚀刻工艺。

在很多实施例中，提供用于半导体处理系统中通过室中的磁场来产生等离子体的线圈。线圈包括第一线圈部分，第二线圈部分和内部平衡电容。第一线圈部分具有第一端部和第二端部。线圈部分的第一端部连接至电源。第二线圈具有第一端部和第二端部。第一线圈部分的第二端部连接至外部平衡电容。内部平衡电容串联在第一线圈部分的第二端部和第二线圈部分的第一端部之间。采用内部平衡电容和线圈部分使沿着第一线圈的电压峰值实质上对准于沿着第二线圈的虚地。

在特定实施例中，内部平衡电容和线圈可以用于提供均匀加热。线圈部分具有实质上相同的长度和/或电感。线圈部分和内部平衡电容可以作为成套元件提供。

在很多实施例中，提供一种在半导体工艺中用线圈产生等离子体的方法。电流流过线圈的第一部分以产生靠近第一线圈部分一端部的第一电压峰和靠近第一线圈部分中心的虚地。电流流过线圈的第二部分以产生靠近第二线圈部分一端部的第二电压峰和靠近第二线圈部分中心的虚地。靠近第一线圈部分一端部的电压峰对准于第一线圈部分的虚地。

在很多实施例中，提供衬底处理器件。该器件包括有线圈，至少一个内部平衡电容和气体分配器。线圈包括第一线圈部分和第二线圈部分。配置第一和第二线圈部分以通过磁场产生等离子体。线圈至少包括两圈。至少一个内部平衡电容串联在第一线圈部分和第二线圈部分之间。气体分配器靠近线圈。电场从线圈穿过气体分配器向连接于气体分配器的接地结构延伸。配置至少一个电容和线圈部分以降低从第一线圈延伸出并穿过气体分配器的电场电压。

在特定的实施例中，器件可以包括第二线圈，其包括第一线圈部分和第二线圈部分。配置第二线圈的第一和第二线圈部分以通过第二磁场产生等离子体。至少一个内部平衡电容可以串联在第二线圈的第一线圈部分和第二线圈部分之间。配置第一线圈和第二线圈以使从线圈延伸出的磁场部分重叠以产生等离子体。在特定实施例中，可以采用线圈来提供具有低于室黑化阈值的电压的高电压HDP/CVD工艺。

在很多实施例中，提供一种在衬底上沉积一层的方法。沉积气体从气体分配器释放进入半导体处理室。通过施加磁场至半导体处理室的电感线圈产生等离子体。位于线圈部分之间的电容被充电以降低施加到线圈的电压。电场由线圈电压产生，并且电场从至少一个线圈部分穿过气体分配器向接地结构延伸。通过等离子体在半导体衬底上沉积层。

在很多实施例中，提供用HDP/CVD半导体处理室沉积一层的方法。确定至少一HDP/CVD沉积的参数值。基于HDP/CVD沉积参数值确定位于室内结构表面上的保护室涂层的蚀刻速度。适应于蚀刻速度确定提供保护室涂层于结构表面的室调节参数的值。基于室调节参数值在结构表面提供保护涂层。将半导体晶片插入室。基于HDP/CVD沉积参数值，用HDP/CVD工艺在晶片上沉积层。在保护涂层被移除和结构的一部分表面露出之前停止HDP/CVD工艺。将晶片从室移出。

在很多实施例中，提供在半导体晶片上沉积一层的装置。该装置包括半导体处理室，室内用于产生等离子体的线圈和用于将气体送进室的气体源。处理器控制线圈的功率电平，提供至室的气体源和在晶片上层的沉积过程。处理器基于HDP/CVD沉积参数确定室内结构表面的保护室涂层的蚀刻速度。

参考说明书的其余部分和附图可以更加理解本发明的特征和优点。

附图说明

图1示出了示例ICP反应系统的简化截面图；

图2A示出了根据本发明实施例的包括一个内部平衡电容的侧线圈；

图2B示出了根据本发明一个实施例的包括一个内部平衡电容的侧线圈；

图2C示出了根据本发明一个实施例的陶瓷电容封装的侧视图；

图2D示出了如图2C中根据本发明的一个实施例的陶瓷电容封装的顶俯视图；

图2E示出了根据本发明的一个实施例具有一个内部平衡电容的侧线圈的RF电路的示意图；

图3A示出了根据本发明的一个实施例包括两个内部平衡电容的侧线圈；

图3B示出了根据本发明的一个实施例包括两个内部平衡电容的RF电路的示意图；

图4A示出了根据本发明的一个实施例包括一个内部平衡电容的顶线圈的顶视图；

图4B示出了如图4A中根据本发明的一个实施例的包括一个内部平衡电容的顶线圈的侧视图；

图4C示出了根据本发明的一个实施例包括一个内部平衡电容的顶线圈；

图4D示出了根据本发明的一个实施例包括两个内部平衡电容的顶线圈；

图5A示出了根据本发明的一个实施例，具有如图2B所示的一个内部平衡电容的侧线圈的侧线圈电压(线圈-地)和相位角沿线圈长度变化的曲线图；

图5B示出了根据本发明的一个实施例，具有如图2B和5A所示的一个内部平衡电容的侧线圈的侧线圈电压(线圈-地)和相位角沿室侧壁变化的曲线图；

图5C示出了根据本发明的一个实施例，具有如图3A所示的两个内部平衡电容的侧线圈的侧线圈电压(线圈-地)和相位角沿线圈长度变化的曲线图；

图5D示出了根据本发明的一个实施例，具有如图3A和5C所示的两个内部平衡电容的侧线圈的侧线圈电压(线圈-地)和相位角沿室侧壁变化的曲线图；

图6A示出了根据本发明的一个实施例，如图4A和4B所示的具有内部平衡电容的顶线圈的顶线圈电压(线圈-地)和相位角沿线圈匝数变化的曲线图；

图6B示出了根据本发明的一个实施例，如图4C所示具有一个内部平衡电容的顶线圈的侧线圈电压(线圈-地)和相位角沿线圈匝数变化的曲线图；

图6C示出了根据本发明的一个实施例，如图4D所示具有两个内部平衡电容的顶线圈的侧线圈电压(线圈-地)和相位角沿线圈匝数变化的曲线图；

图7示出了根据本发明的一个实施例处理晶片的方法；以及

图8示出了根据本发明的一个实施例提供具有一个内部平衡电容的线圈的成套元件。

具体实施方式

本发明大体上涉及半导体处理设备领域。尤其是，本发明涉及用于产生等离子体的方法和装置，例如用于高密度等离子体沉积室的线圈。该方法和装置可以用于其它半导体工艺，例如用于制造集成电路的蚀刻工艺。

1.ICP室示例

本发明的实施例使用由加利福尼亚圣克拉市的APPLIED MATERIALS，INC.生产的系统，U.S.Pat.Nos.5,994,662；6,170,428；和6,450,117；和U.S.Pat.App.Nos.10/963,030和11/075,527提供了总体描述；这些专利和申请公开的全部在这里引入作为参考。参照图1提供了ICP反应器的综述。图1概略性地示出了一个实施例中示例HDP-CVD系统110的结构。系统110包括室113、真空系统170、源等离子体系统180A、偏压等离子体系统180B、气体输运系统133和远程等离子体清洁系统150。

本发明的实施例可以用于低、中和高功率HDP/CVD工艺。低、中和高功率工艺可以使用具有可用于处理200、300和450mm晶片的截面直径和/或尺寸的HDP/CVD室。对于300mm晶片，典型地，高功率工艺包括大约15KW以上的(例如从15KW至18KW)的功率。典型地，中功率工艺包括范围为大约8至12KW的功率。低功率工艺一般在大约8KW以下。对于更大的晶片，例如450mm晶片，对应于低、中和高功率工艺的功率电平相应提高。对于更小的晶片，例如200mm晶片，对应于低、中和高功率工艺的功率电平相应降低。如下面说明的，当施加于线圈的电压低于室黑化阈值电压时，这里下文描述的线圈可以用于提供高功率工艺。

室113的上部包括顶114，其由陶瓷介质材料构成，例如氧化铝或氮化铝、蓝宝石、SiC或石英。加热板123和冷却板124位于顶114上，并且热耦合于顶114。加热板123和冷却板124将顶部温度控制在100℃至200℃之间误差为±10℃的范围内。顶114定义了等离子体处理区域116的上部边界。等离子体处理区域116的底部由衬底117和衬底支撑部件118的上表面确定。

室113的下部包括主体部件122，其将室连接至真空系统。衬底支撑部件118的基部121被置于主体部件122之上，并与其形成连续的内表面。通过机械刀片(未示出)穿过室113侧边的插入/移出开口(未示出)将衬底传送入和传送出室113。抬升销(未示出)在发动机(未示出)的控制下上升然后下降，以将衬底从位于顶部装载部157的机械刀片上移动到下处理部分156，其中衬底被放置在衬底支撑部件118的衬底接收部分119上。衬底接收部分119包括静电卡盘120，其在衬底处理过程将衬底固定于衬底支撑部件118。在优选实施例中，衬底支撑部件118由氧化铝或铝陶瓷材料制成。

真空系统170包括节流阀体125，其容纳双刃节流阀126，并连接于门阀127和涡轮分子泵128。应该注意的是，节流阀体125提供气流的最小阻塞，并允许对称泵送。门阀127可以将涡流分子泵128与节流阀体125隔离，还可以在当节流阀126全部打开时，通过限制排出流量来控制室压力。节流阀、门阀和涡流分子泵的布置可以精确稳定地将室压力控制在大约1毫托至大约2托之间。

源等离子体系统180A包括置于顶114上的顶线圈129和侧线圈130。对称的接地屏蔽(未示出)降低线圈间的电耦合。顶线圈129由顶部源RF产生器131A供电，而侧线圈130由侧源RF产生器131B供电，以使每个线圈具有独立的功率电平和工作频率。该双线圈系统控制允许室113内放射离子的密度，从而提高等离子体的均匀性。典型地，侧线圈130和顶线圈129由电感驱动，其不需要补充电极。在特定实施例中，顶部源RF产生器131A在额定2MHz时提供高达2500瓦的RF功率，而且侧源RF产生器131B在额定2MHz时提供高达5000瓦的RF功率。顶部和侧RF产生器的工作频率可以相对于额定工作频率有一定的偏移(例如分别为1.7-1.9MHz和1.9-2.1MHz)以提高等离子体的产生效率。在很多实施例中，顶和侧线圈可以通过液体冷却。

偏压等离子体系统180B包括偏压RF(“BRF”)产生器131C和偏压匹配网络132C。该偏压等离子体系统180B将部分117电容耦合于主体部件122(其作为补充电极)。偏压等离子体系统180B用于增强将由源等离子体系统180A产生的等离子体物质(例如离子)输运到衬底表面的传输过程。在特定实施例中，在13.56MHz时提供高达5000瓦的RF功率。

RF产生器131A和131B包括数字控制合成器并且在大约1.8至2.1MHz频率范围内工作。每个产生器包括RF控制电路(未示出)，其测量由室和线圈反馈至产生器的反射功率，并如本领域技术人员所理解的调整工作频率以使反射的功率最小。典型地，RF产生器被设计成工作负载的特征阻抗为50欧姆。RF功率可以从具有与产生器不同特征阻抗的负载反射。这可以减小传输到负载的功率。另外，从负载反馈到产生器的功率可能超载和破坏产生器。由于等离子体离子的密度等其它因素决定的等离子体的阻抗可以从小于5欧姆至大于900欧姆，还由于反射功率可能是频率的函数，根据反射功率调整产生器功率增加从RF产生器传输至等离子体的功率、以及保护产生器。减少反射功率并且提高效率的另一个方法是通过匹配网络。

匹配网路132A和132B分别通过顶线圈129和侧线圈130匹配产生器131A和131B的输出阻抗。当负载变化时，该RF控制电路可以通过改变匹配网络内电容值来调整两个匹配网络以使产生器与负载匹配。当从负载反馈到产生器的反馈功率超过一定极限时，该RF控制电路可以调整匹配网络。提供一种稳定匹配和有效地使RF控制电路无法调整匹配网路的方法，是设置反射功率极限大于任何预料的反射功率值。通过将匹配网络保持在其最近的状态，有助于等离子体稳定在一些条件下。

其它方法也可以有助于稳定等离子体。例如，RF控制电路可以用于确定传输至负载(等离子体)的功率，并且可以增加或减少产生器输出功率，以在沉积期间保持传送的功率基本恒定。

气体输运系统133通过气体输运管138(仅示出其中一部分)从多个源室提供用于处理衬底的气体。本领域技术人员应该理解，使用的实际源和气体输运管线138至室113的实际连接根据室113内执行的沉积和清洗工艺而不同。气体通过气体环137和/或气体分配器111引入室113。

在一个实施例中，第一气体源134A、第二气体源134B、多功能气流控制器135A’和多功能气流控制器135B’，通过气体输运管138(仅示出其中一部分)向气体环137内的环室提供气体。气体环137具有在衬底上提供均匀气流的多个源气体喷嘴139(为了示意仅示出其中之一)。喷嘴的长度和喷嘴的角度可以改变，以为个体室内的特定工艺的调节均匀轮廓和气体使用效率。在优选实施例中，气体环137具有12个由氧化铝陶瓷制成的源气体喷嘴。

气体环137也具有许多氧化气体喷嘴140(仅示出其中之一)，其在优选实施例中与源气体喷嘴139共面，且比源气体喷嘴139短，并且在一个实施例中从主体增压室接收气体。在一些实施例中，在气体注入到室113之前，不希望源气体和氧化气体混合。在其它实施例中，通过主体增压室和气体环之间提供的孔(未示出)，可以在气体注入到室113之前混合氧化气体和源气体。在一个实施例中，第三气体源134C、第四气体源134D、第五气体源134D’、气流控制器135C和多功能气流控制器135D，通过气体输运管138提供气体至主体增压室。其它阀门(例如阀143B(其它阀未示出))可截断从气流控制器到室的气流。

在使用易燃性、有毒和腐蚀性气体的实施例中，希望减少沉积之后气体输运管内的残余气体。这可以通过使用三通阀(例如阀143B)来隔离室113和输运管138A，并将输运管138A连接至真空管144。如图1所示，其它类似阀(例如阀143A和阀143C)可以与其它气体输运管相组合。例如，多功能气流控制器135D可以连接至阀143A，以提供从第四气体源134D和第五气体源134D’至室的气流通道。

室113也具有气体分配器111(或顶喷嘴)和顶部排泄口146。气体分配器111和顶部排泄口146可以单独控制顶气流和侧气流，其提高膜均匀性并且可以精确调整膜的沉积和掺杂参数。顶部排泄口146是环绕气体分配器111的环状开口。气体分配器111包括很多根据本发明的实施例的步骤中用于改善气体分配的孔。在一个实施例中，第一气体源134A供应源气体喷嘴139和气体分配器111。源喷嘴多功能气流控制器135A’控制传输到源气体喷嘴139的气体量，顶喷嘴多功能气流控制器135A控制传输到气体分配器111的气体量。同时，多功能气流控制器135B和多功能气流控制器135B’可以用于控制从单个氧气源(例如第二气体源134B)至顶部排泄口146和氧化气体喷嘴140的氧气流量。在气体流进室113之前，供应至气体分配器111和顶部排泄口146的气体可以保持隔离，或在它们流进室113之前，气体在顶部增压室148内混合。相同气体的分立源可以用于供应室的不同部分。

气体分配器111包括气体挡板158。气体挡板158形成在气体分配器111上，以向室侧壁引导清洁气体，并且也可以用于引导远程产生等离子体和清洁气体的流动。气体分配器包括分立通道，其将分立气体引入室113，其中气体混合并在半导体衬底上发生反应。

为了避免在晶片上沉积电介质层期间产生污染，室113可以涂覆保护涂层159，其也覆盖气体分配器111。该保护涂层(例如SiO2)可覆盖室内的结构，以致于沉积期间导致电介质层污染的室内结构的材料不会扩散进室。在很多实施例中，在电介质层沉积在晶片之前，室由保护涂层覆盖。

提供远程微波产生等离子体清洗系统150以周期地从室元件清洗沉积残余物。清洗系统包括远程微波产生器151，其通过反应腔153内的清洁气体源134E(例如分子氟、三氟化氮、其它碳氟化合物或等效物)产生等离子体。在很多实施例中，气流控制器135E控制从清洁气体源134E至反应腔153的气流。由等离子体产生的反应物质通过施加管155穿过清洁气体供给端口154输运至室113。用来容纳清洁等离子体的容器(例如反应腔153和施加管155)的材料可以抵抗等离子体的攻击。在远程腔中产生清洗等离子体允许使用有效率的微波产生器，并使的室元件不受原地形成等离子体处存在的温度、射线或辉光放电轰击的影响。因此，相对敏感元件(例如静电卡盘120)不需要由伪晶片覆盖或其它保护，但在原地等离子体清洗工艺中需要。

在图1中，等离子体清洗系统150示出在室113之下，尽管可以替换使用其它位置，例如，如US.App.No.10/963030所述位于室113之上，该申请公开的全部内容的已经在之前被合并进来作为参考。在可选实施例中，反应腔和供给端口的距离保持尽量小，因为理想等离子体物质的浓度可以随着与反应腔的距离变大而下降。当室顶部的清洁气体供给位置位于挡板之上时，通过清洁气体供给端口提供的远程产生的等离子体物质可以由挡板引导至室侧边。

系统控制器160控制系统110的工作。在优选实施例中，系统控制器160包括存储器162，其包括耦合至处理器161的有形媒质(例如硬盘驱动器、软盘驱动器(未示出)和卡架(未示出))。卡架可以包括单板计算机(SBC)(未示出)、模拟和数字输入/输出板(未示出)、接口板(未示出)和步进电机控制器板(未示出)。系统控制器符合欧洲VersaModular(“VME”)标准，其定义板、插件箱和连接器尺寸和种类。该VME标准也定义了具有如16位数据总线和24位地址总线的总线结构。系统控制器160在存储于如硬盘驱动器的有形媒质中的程序的控制下或者通过其它计算机程序(例如存储在移动硬盘中的程序)工作。计算机程序描述如时序、气体混合、RF功率电平和特定工艺的其它参数。用户和系统控制器的界面是通过如阴极射线管(“CRT”)和光笔的监视器。

HDP CVD工艺中，系统控制器160控制室的调节时间和用于调节室的气体、清洗时间和用于清洗室的气体、以及等离子体的应用。为了达到控制，系统控制器160耦合于系统110的很多元件。例如，系统控制器160耦合于真空系统170、源等离子体系统180A、偏压等离子体系统180B、气体输运系统133和远程等离子体清洗系统150。系统控制器160通过线163耦合于真空系统170。系统控制器160通过线164A耦合于源等离子体系统180，并通过线164B耦合于偏压等离子体系统180B。系统控制器160通过线165耦合于气体输运系统133。系统控制器160通过线166耦合于远程等离子体清洗系统150。线163、164A、164B、165和166从系统控制器160将控制信号分别传输至真空系统170、源等离子体系统180A、偏压等离子体系统180B、气体输运系统133和远程等离子体清洗系统150。例如，系统控制器160通过线165分别控制每个气流控制器和多功能气流控制器。线165可以包括几个连接至每个流控制器的分立控制线。应该理解，系统控制器160可以包括几个控制系统110的元件的分散处理器。源等离子体系统180A连接至顶线圈129和侧线圈130，以使顶线圈电压和侧线圈电压可以由系统控制器160控制。

2.内部平衡线圈设计

图2A示出了根据本发明的实施例，包括一个内部平衡电容的侧线圈200。侧线圈200包括具有端点204的顶匝206和具有端点202的底匝208。内部平衡电容的连接点A沿着顶匝206并位于与端点204相对的位置。连接点B沿着底匝208并位于与端点202相对的位置。一导体连接在连接点A和连接点B之间。

图2B示出了根据本发明的实施例，包括一个内部平衡电容的侧线圈。示出的内部平衡电容210串联插在顶匝206和底匝208之间。内部平衡电容封装210连接在连接点A和连接点B之间并且通过连接点连接顶线圈和底线圈。沿着顶匝208从端点204到连接点A之间的距离与沿着底匝208从端点202到连接点B之间的距离相等。由于顶匝206的直径与底匝208大致相等，顶匝和底匝的电感值基本相同。顶匝206和底匝208分别定义为第一和第二线圈部分。这样，第一和第二线圈部分中的每一个具有基本相同的长度、直径和电感值。在一个优选实施例中，未产生等离子体时，侧线圈电感值可以是4mH左右，当通过HDP/CVD工艺产生等离子体的时，电感值为大约2mH，并且产生等离子体时，两个线圈部分中每一个的电感值约为1mH。

图2C示出了根据本发明实施例，内部平衡电容210的侧视图。内部平衡电容210通过连接点A和连接点B分别连接顶匝206和底匝208。内部平衡电容210包括几个陶瓷电容212。为了使用高电压和耐久性，选择陶瓷电容212。

图2D示出了根据本发明实施例，如图2C所示的陶瓷电容封装的俯视图。陶瓷电容封装的长边对齐并与磁场(B-场)基本平行以最小化涡流电流。

图2E示出了根据本发明实施例，用于内部平衡侧线圈的RF电路的示意图。本地匹配网络230被连接到侧线圈200。本地匹配网络230通过端部202连接到侧线圈200上。在ICP设计领域，本地匹配网络是众所周知的，并且本地匹配网络230使用了使匹配网络输出阻抗与侧线圈200输入阻抗匹配的周知方法。如图所示，电感222串联在侧线圈200和本地匹配网络230之间，尽管电感222是可选的。侧线圈200的端部204连接到平衡电容220，平衡电容220连接到地参考电压。由于平衡电容220在侧线圈200外，因此平衡电容220也可以被称作外部平衡电容。平衡电容220包括一组电容。

选择顶匝206、底匝208和内部平衡电容210的物理特性以使等离子体与较低电压感应。顶匝线圈部分和底匝线圈部分的电感值依赖于线圈部分的形状和尺寸以及产生的等离子体的特性。可以测量和/或计算出线圈部分的电感值，例如通过阻抗测量和通过在已知频率下的Z-scan数据推出。在一个优选实施例中，侧线圈阻抗(Z)在大约2.1MHz频率下是0.7+j25.2Ω。根据线圈部分电感值选择电容值。在一个优选实施例中，平衡电容220具有大约6600pF的电容值，且平衡电容220具有大约12,400pF的电容值。

提供内部平衡电容210和平衡电容220以使用于驱动侧线圈200在反应室中感应等离子体的电压减小。平衡电容220在侧线圈200内提供虚地，使得端部202和204的峰峰值电压减小。此外，内部平衡电容210使用于在反应室中感应等离子体的电压进一步减小。通常，该电压减小值对应于1/(N+1)，这里N代表内部平衡电容的数量。这样，对于如图2B至2E所示的单个内部平衡电容，电压以0.5为因子减小，使得施加电压减半。可以使用额外的内部平衡电容以进一步减小用于驱动线圈的电压。

图3A示出了根据本发明一个实施例，包括两个内部平衡电容的侧线圈300。侧线圈300包括连接于侧线圈300的底匝308的端部302和连接于侧线圈300的顶匝306的端部304。内部平衡电容310串联插入顶匝306，而内部平衡电容311串联插入侧线圈300的底匝308。第一线圈部分314包括顶匝306的三分之二并且从内部平衡电容310向端部304延伸。第二线圈部分316包括顶匝306的三分之一和底匝308的三分之一并且在内部平衡电容310和内部平衡电容311之间延伸。第三线圈部分318包括底匝308的三分之二并且从内部平衡电容311向端部302延伸。每个线圈部分具有基本相同的电感值并包括基本相同的总匝数部分，例如两匝的三分之一。每个内部平衡电容包括如上所述的内部平衡电容封装，包括对应于B场的内部平衡电容封装方向。

沿着第一线圈部分的虚峰可以对准于沿着其它线圈部分的虚地，以均匀地加热等离子体和/或等离子体室。每个线圈部分的电压轮廓可以包括靠近每个线圈部分各个端部的电压峰和靠近每个线圈部分中心的虚地。如图3A所示，电压峰314P在靠近连接到内部平衡电容310的第一线圈部分314的一个端部附近位置被示出，电压峰316P在靠近连接到内部平衡电容310的第二线圈部分316的一个端部附近位置被示出。虚地318g在靠近第三线圈部分318中心的位置被示出。电压峰314P和电压峰316P分别与虚地318g相对准，以均匀加热等离子体和/或等离子体室。包括三个线圈部分和两个内部平衡电容的线圈的电压峰和虚地的对准在下面的图5C和图5D中被描述。

图3B示出了根据本发明实施例，包括两个内部平衡电容的RF电路的示意图。侧线圈300的端部302连接到本地匹配网络330。在ICP设计领域，本地匹配网络是众所周知的，并且本地匹配网络330使用了使匹配网络输出阻抗与侧线圈300输入阻抗相匹配的周知方法。侧线圈300的端部304连接到平衡电容320。平衡电容320连接到地参考电压。

选择第一线圈部分314、电容310、第二线圈部分316、电容311和第三线圈部分318的物理特性，以使等离子体与较低电压感应。每个线圈部分的电感值与其它线圈部分的电感值基本相同。每部分的电感值依赖于线圈部分的形状和尺寸以及产生的等离子体的特性。如上所述，可以测量和/或计算出线圈部分的电感值，例如通过已知频率下的阻抗。在一个优选的实施例中，顶匝在大约1.9MHz频率下阻抗为0.55+j14Ω。每个内部平衡电容的电容值基本与其它电容相同。基于如上所述线圈部分的电感值选择电容值。在一个优选实施例中，内部平衡电容具有大约9500pF的电容值，平衡电容320具有大约18900pF的电容值。

提供内部平衡电容310、内部平衡电容311和平衡电容320以使用于驱动侧线圈300以在反应室中感应等离子体的电压减小。平衡电容320在侧线圈300内提供虚地，使得端部302和304的峰-峰电压减小。此外，内部平衡电容310和内部平衡电容311使用于在反应室中感应等离子体的电压进一步减小。如上所述，该电压减小值对应于1/(N+1)，这里N代表内部平衡电容的数量。这样，对于如图3A和3B所示的两个内部平衡电容，电压以0.33为因子减小，使得施加的电压变为三分之一。当产生等离子体时，每个线圈部分的电感值大约是2/3mH。可以使用额外的内部平衡电容以进一步减小用于驱动线圈的电压。

图4A示出了根据本发明的实施例，包括一个内部平衡电容的顶线圈400。顶线圈400包括串联连接的五个环并大约成螺旋形。顶线圈400包括端部402。端部402置于顶线圈400的中心附近。顶线圈400还包括端部404。端部404置于顶线圈400的周边上与端部402相对的位置。

图4B示出了如图4A所示的根据本发明的实施例，包括一个内部平衡电容的顶线圈的侧视图。如上所述，顶线圈400置于定义等离子体室一部分的顶406之上。顶线圈400提供一个用于在室内产生等离子体的E-场。挡板408置于室中。气体输入管线409与挡板408机械耦合，以用于向室中提供气体。气体输入管线409接地。

由本发明相关的工作可知，高线圈电压可以导致挡板408的受热和磨损从而向等离子室中传播杂质并降低挡板的使用寿命。E-场从顶线圈400穿过挡板408到达接地的气体源输入管409。等离子体可以被E-场引导使得等离子体被引向挡板。在等离子体沉积工艺中，沿着E-场线的电压势可以使等离子体产生离子轰击撞击挡板，导致挡板变热，并在一些实施例中退化。等离子体被引导而撞击挡板408也会导致保护涂层(例如SiO2调节涂层)从挡板408上脱落，从而使得挡板退化并释放碎片到等离子体沉积室中。保护涂层的退化可以在气体挡板表面上不均匀的发生，使得部分气体挡板表面露出而气体挡板表面的其它部分仍然覆盖着保护涂层。因此降低施加到顶线圈400的电压可以降低室污染并增加挡板408的使用寿命。

图4C示出了根据本发明的实施例，包括内部平衡电容的顶线圈。顶线圈400包括一个内部平衡电容410。内部平衡电容410包括如上所述的陶瓷电容封装。内部平衡电容410将顶线圈400分成两个线圈部分并且具有基于线圈部分电感值的电容值。如上所述，可以计算和/或测量出线圈部分电感值。在优选实施例中，内部平衡电容410被插在大约3.7匝的位置。内部平衡电容被插在使每个线圈部分具有基本相同电感值的位置。在优选实施例中，内部平衡电容410具有5500pF的电容值，而外部平衡电容具有8500pF的电容值。如上所述，顶线圈400可以被连接到外部平衡电容和本地匹配网络。内部平衡电容410以大约0.5的因子减小施加在线圈上的电压。这样，施加到顶线圈400上用于产生等离子体的电压变为未使用内部平衡电容410时电压的一半左右。

图4D示出了根据本发明的实施例中包括两个内部平衡电容的顶线圈。顶线圈400包括内部平衡电容412和内部平衡电容414。内部平衡电容包括如上所述的陶瓷电容封装。内部平衡电容412和内部平衡电容414将顶线圈400分成三个线圈部分。第一线圈部分416从端部402延伸到内部平衡电容412。第二线圈部分418从内部平衡电容412延伸到内部平衡电容414。第三线圈部分418从内部平衡电容412延伸到端部404。在优选实施例中，内部平衡电容412被串联插在大约2.9匝的位置，而内部平衡电容414被串联插在大约4.1匝的位置。

选择内部平衡电容的位置以定义线圈部分的长度，使得每个线圈部分和其它线圈部分具有大致相同的电感值。这样每个线圈部分具有和其它线圈部分大致相同的电感值。每个内部平衡电容具有和其它内部平衡电容大致相同的电感值。内部平衡电容的电容值基于三个线圈部分的电感值。如上所述，可以计算和/或测量出线圈部分的电感值。在优选实施例中，内部平衡电容411和内部平衡电容412各具有大约7,700pF的电容值，而外部平衡电容具有大约1500pF的电容值。如上所述，顶线圈400可以被连接到一个外部平衡电容和本地匹配网络。两个平衡电容以大约0.33的因子使施加在线圈上的电压减小。这样施加在顶线圈400上用于产生等离子体的电压变为未使用两个平衡电容时电压的三分之一左右。可以使用额外的内部平衡电容以进一步减小用于顶线圈的电压以产生电压。

3.仿真结果

图5A至6C示出了用于HDP/CVD等离子体沉积工艺的线圈的计算机仿真结果。仿真使用了激发频率约为2.1MHz的侧线圈和激发频率约为1.9MHz的顶线圈。图5A至5D对侧线圈使用了4.260kW的RF功率，而图6A至6C对顶线圈使用了2.2kW的功率。这些仿真使用了传统RF电路分析技术和数字计算机仿真。

图5A示出了根据本发明的实施例，如图2B所示的具有一个内部平衡电容的侧线圈的侧线圈电压(线圈-地)和相位角沿着侧线圈的线圈长度变化的曲线。沿着如上所述的侧线圈底匝部分的电压轮廓522被画出。线圈长度零点(在图2E中用“d”表示)对应于端部204，而线圈长度大约150cm的位置对应于内部平衡电容的位置(在图2E中用“c”表示)。电压轮廓522示出位于大约75cm处的虚地和分别位于0cm和150cm处大约为700V和680V的电压峰。沿着如上所述的侧线圈顶匝部分的电压轮廓524被画出。电压轮廓524沿着侧线圈从大约150cm到大约300cm被绘出。电压轮廓524示出位于大约225cm处的虚地和分别位于150cm和300cm处大约为640V和750V的峰值电压。作为对比，由外部平衡电容驱动没有内部平衡电容的侧线圈的电压轮廓510被画出。电压轮廓510示出靠近线圈中心大约170cm处的虚地和分别靠近端部204和端部202大约1530V和1250V的电压峰。因此，仿真表明与两个线圈部分一起使用的内部平衡电容可以减小大约50％的电压。

图5B示出了根据本发明的实施例，如图2B和5A所示的具有一个内部平衡电容的侧线圈的侧线圈电压(线圈-地)和相位角沿着室侧壁变化的曲线。底匝部分的电压轮廓522和顶匝部分的电压轮廓524沿着等离子体室侧壁变化曲线被一起示出。虽然电压轮廓显示出降低了峰值电压，但是沿着等离子体室侧壁电压峰重叠。电压峰的重叠可能导致非均匀效果，但其可以通过使用额外的内部平衡电容来避免，例如这里提到的两个内部平衡电容。由电压峰重叠导致的非均匀效果包括沿着室侧壁的非均匀加热、非均匀的沉积速率和非均匀离子轰击速率。这些非均匀现象的程度如果需要都可以非常容易地从试验中测量。

图5C示出了根据本发明的实施例，如图3A所示的具有两个内部平衡电容的侧线圈的侧线圈电压(线圈-地)和相位角沿着侧线圈的线圈长度变化的曲线。沿着如上所述的侧线圈第一线圈部分的电压轮廓532被画出。线圈长度零点(在图3B中用“f”表示)对应于端部304。线圈长度从0到大约100cm的部分对应于第一线圈部分314。100cm的位置对应于内部平衡电容310的位置(在图3B中用“e”表示)。电压轮廓532的曲线示出位于0cm处大约470V的电压峰560、位于大约50cm处的虚地570和位于100cm处大约为570V的电压峰562。沿着如上所述的侧线圈第二线圈部分316的电压轮廓534被绘出。电压轮廓534沿着侧线圈从大约100cm到大约200cm被绘出。电压轮廓534的曲线示出位于100cm处的电压峰562、位于大约150cm处的虚地572和位于200cm处大约为470V的电压峰564。沿着如上所述的侧线圈第三线圈部分318的电压轮廓536被绘出。电压轮廓536沿着侧线圈从大约200cm到大约300cm被绘出。电压轮廓536的曲线示出位于200cm处的电压峰564、位于大约250cm处的虚地574和位于300cm处大约为470V的电压峰566。作为对比，未使用内部平衡电容的侧线圈的电压轮廓540被绘出。电压轮廓540示出靠近线圈中心位于大约170cm处的虚地和大约为1530V和1250V的电压峰。因此，仿真表明，和三个线圈部分一起使用的两个内部平衡电容可以0.33的因子减小电压，以减小到未使用内部平衡电容电压的大约33％。

图5D示出了根据本发明的实施例，如图3A和5C所示的具有一个内部平衡电容的侧线圈的侧线圈电压(线圈-地)和相位角沿着室侧壁变化的曲线。沿着ICP室侧壁侧线圈上匝和下匝的电压轮廓被示出。上匝的电压轮廓包括第一线圈部分的电压轮廓532和第二线圈部分的电压轮廓534的一部分。下匝的电压轮廓包括第二线圈部分的电压轮廓534的一部分和第三线圈部分的电压轮廓536。侧线圈上匝的电压峰实质上对准于侧线圈下匝的虚地，而侧线圈下匝的电压峰实质上对准于侧线圈上匝的虚地。例如电压峰564对准于虚地570，电压峰562对准于虚地574。该电压峰和虚地的对准可以提供均匀的等离子体效应，可以避免与电压峰对准相关的非均匀现象。由电压峰和虚地对准所带来可能的均匀效应包括沿着室侧壁的均匀加热、均匀沉积速率和均匀离子轰击速率。这些均匀现象的程度可以非常容易地从试验中测量。

图6A示出了根据本发明的实施例，如图4A和4B所示的包括一个内部平衡电容的顶线圈的顶线圈电压(线圈-地)和相位角沿着线圈匝数变化的曲线。电压轮廓610包括位于3.7匝附近的虚地614和靠近对应于如上所述的顶线圈内部端部的线圈零点处的电压峰612。电压峰612对应于一个大约是1,700V的电压。虚地614由如上所述的外部平衡电容提供。

图6B示出了根据本发明的实施例，如图4C所示的具有一个内部平衡电容的顶线圈的侧线圈电压(线圈-地)和相位角沿着线圈匝数变化的曲线。电压轮廓620包括位于2.7匝附近的虚地622和位于4.4匝附近的虚地624。电压轮廓620包括位于顶线圈内部端部附近的线圈零点处的电压峰626和位于3.7匝附近的电压峰628。电压峰626对应于一个大约900V的电压，被以因子2减小达到未使用内部平衡电容电压的大约一半。

图6C示出了根据本发明的实施例，如图4D所示的具有两个内部平衡电容的顶线圈的侧线圈电压(线圈-地)和相位角沿着线圈匝数变化的曲线。电压轮廓630包括位于2.0匝附近的虚地632、位于3.5匝附近的虚地634和位于4.5匝附近的虚地636。电压轮廓630包括位于顶线圈内部端部附近的0匝处的电压峰640、位于3.0匝附近的电压峰642和位于4.1匝附近的电压峰644。电压峰具有大约500V的电压，使得电压被以因子0.33减小达到未使用内部平衡电容电压的大约三分之一。

图7示出了根据本发明一个实施例处理晶片的方法700。方法700提供具有低污染和长室寿命的工艺。方法700可以通过如上所述的系统控制器实现。步骤710确定每个线圈的室黑化阈值电压，例如顶线圈和侧线圈。该阈值电压可以用实验方法确定，在每个线圈附近使用不同电压和延长的曝露来确定一个低于室黑化的电压值，例如靠近如上所述的顶和侧线圈的室顶和/或侧壁。一旦带有一套线圈的室的这个电压被确定，该阈值电压和工艺也可以被用于类似的室。步骤720确定HDP/CVD沉积工艺参数，以通过低于阈值电压的线圈电压在晶片上覆盖理想涂层。沉积工艺参数包括功率电平和气体，也可以包括线圈电压。步骤730根据确定的HDP/CVD参数，确定例如SiO2保护调节涂层的蚀刻速度。不需要确定整个室而仅需确定例如气体分配器挡板、侧壁和/或顶这样的对保护调节涂层蚀刻敏感的室部分和/或结构的蚀刻速度。在特定实施例中，设置在室内部结构表面的调节涂层的蚀刻速度与穿过该结构的电场相关，例如，相关于如上所述的穿过气体挡板的电场。相应于电介质层沉积时间和/或室调节时间，内部结构表面上的保护调节涂层的蚀刻速度可以通过监测由电场穿过其中的结构引起的污染而实验确定。在许多实施例中，保护调节涂层的蚀刻速度对应于穿过该结构的电场，例如穿过气体挡板的电场。步骤740确定用于施加保护调节涂层的参数。示例性的参数包括如SiH4和O2的气体、功率电平和工艺持续时间。步骤750用低于阈值的线圈电压清洁室，例如通过清洁气体。步骤760根据步骤740确定的参数值对室进行调节，从而在室表面覆盖保护调节涂层。步骤740在步骤760之前进行，所以步骤760使用预先确定好的参数调节室。作为替换地，步骤740至少部分可以在步骤760中执行。步骤770在室中插入晶片进行处理。步骤780根据步骤720中确定的参数在晶片上实施HDP/CVD工艺。步骤780在步骤720之前进行，所以步骤780至少使用一些预先确定好的参数，例如功率电平。步骤790及时停止HDP/CVD工艺，以防止在HDP/CVD工艺中露出室表面的至少一部分(例如挡板的一部分)，从而降低对室的污染。步骤795将晶片从室中移走。在许多实施例中，如上所述的处理器可以被使用和/或适用于控制方法700的每个步骤，例如处理器可以同时控制步骤710、步骤720、步骤730、步骤740、步骤750、步骤760、步骤770、步骤780、步骤790和步骤795。

应当看到图7示出的特定步骤提供了根据本发明一个实施例处理晶片的特定方法。根据替换实施例其它步骤顺序也可以被使用。例如本发明替换实施例可以按照不同顺序执行上述步骤。而且，许多步骤可以同时进行或者根据步骤的时序至少部分重叠进行。此外图7所示的每个单独步骤可以包括多个子步骤，这些子步骤可以按照适合于该单独步骤的不同顺序进行。而且根据特定的应用，额外的步骤可以被增加或者去除。本领域普通技术人员可了解很多变化，修改和替换。

图8示出了根据本发明一个实施例，提供具有内部平衡电容的线圈的成套元件800。成套元件800包括如上所述的线圈部分810和至少一个内部平衡电容820。一旦成套元件被装配在一起，线圈部分和至少一个内部平衡电容被用于提供沿着线圈部分电压峰和虚地之间的对准、以及如上所述的均匀效应。成套元件800还包括用于解释成套元器件装配的介绍830。

根据本发明多个实施例的完整介绍，本发明的许多等效或替换实施方式对于本领域技术人员是显而易见的。因此本发明的保护范畴不应局限于上述描述，应该包括所附权利要求和其等效物的全部范畴。

Claims (9)

1.一种用于半导体处理系统中通过室中的磁场产生等离子体的线圈，该线圈包括：

具有第一端部和第二端部的第一线圈部分，所述第一线圈部分的所述第一端部连接至电源；

具有第一端部和第二端部的第二线圈部分；

具有第一端部和第二端部的第三线圈部分，所述第三线圈部分的所述第二端部连接至外部平衡电容；

串联连接在所述第一线圈部分的所述第二端部和所述第二线圈部分的所述第一端部之间的第一内部平衡电容；

串联连接在所述第二线圈部分的所述第二端部和所述第三线圈部分的所述第一端部之间的第二内部平衡电容；

其中所述第一内部平衡电容提供与沿着所述第三线圈部分的第一虚地基本对准的第一电压峰，所述第二内部平衡电容提供与沿着所述第一线圈部分的第二虚地基本对准的第二电压峰，并且所述外部平衡电容提供与沿着所述第二线圈部分的第三虚地基本对准的第三电压峰。

2.如权利要求1所述的线圈，其中所述线圈用于提供均匀加热。

3.如权利要求1所述的线圈，其中所述线圈被用作位于靠近室边缘的侧线圈。

4.一种半导体工艺中用线圈产生等离子体的方法，该方法包括：

在线圈的第一线圈部分通过电流，以产生位于所述第一线圈部分的端部附近的第一电压峰和位于所述第一线圈部分的中心附近的虚地；

在线圈的第二线圈部分通过电流，以产生位于所述第二线圈部分的端部附近的第二电压峰和位于所述第二线圈部分的中心附近的虚地；以及

在线圈的第三线圈部分通过电流，以产生位于所述第三线圈部分的端部附近的第三电压峰和位于所述第三线圈部分的中心附近的虚地；

其中，所述第一线圈部分的所述端部附近的所述第一电压峰与位于所述第三线圈部分的中心附近的所述虚地相对准，所述第二线圈部分的所述端部附近的所述第二电压峰与位于所述第一线圈部分的中心附近的所述虚地相对准，并且所述第三线圈部分的所述端部附近的所述第三电压峰与位于所述第二线圈部分的中心附近的所述虚地相对准。

5.如权利要求4所述的方法，还包括对串联连接在所述第一线圈部分与所述第二线圈部分之间的电容充电，其中所述电容在所述第一线圈部分的所述电压峰附近连接至所述第一线圈部分。

6.一种衬底处理器件，该器件包括：

包括第一线圈部分、第二线圈部分和第三线圈部分的第一线圈，布置所述第一线圈部分、所述第二线圈部分和所述第三线圈部分以产生磁场，其中所述第一线圈包括至少两匝；

串联连接在所述第一线圈的所述第一线圈部分和所述第二线圈部分之间的第一内部平衡电容，所述第一内部平衡电容提供与沿着所述第三线圈部分的第一虚地对准的第一电压峰；

串联连接在所述第一线圈的所述第二线圈部分和所述第三线圈部分之间的第二内部平衡电容，所述第二内部平衡电容提供与沿着所述第一线圈部分的第二虚地对准的第二电压峰；

连接到所述第三线圈部分的、与所述第二内部平衡电容相反的那一端的外部平衡电容，所述外部平衡电容提供与沿着所述第二线圈部分的第三虚地对准的第三电压峰；以及

位于所述第一线圈附近的气体分配器，其中电场从所述第一线圈穿过气体分配器向连接到所述气体分配器的接地结构延伸，并且布置所述第一线圈的所述第一内部平衡电容、所述第二内部平衡电容、所述外部平衡电容、所述第一线圈部分、所述第二线圈部分和所述第三线圈部分，以减小从所述第一线圈延伸出穿过所述气体分配器的电场电压。

7.如权利要求6所述的器件，其中所述第一线圈用于在低于室黑化阈值电压的电压下提供高功率HDP/CVD工艺。

8.如权利要求6所述的器件还包括：

包括第一线圈部分和第二线圈部分的第二线圈，布置所述第二线圈的所述第一线圈部分和所述第二线圈部分以产生第二磁场；以及

串联连接在所述第二线圈的所述第一线圈部分和所述第二线圈部分之间的至少一个内部平衡电容；

其中布置所述第一线圈和所述第二线圈，以使至少部分磁场重叠以产生等离子体。

9.如权利要求8所述器件，其中所述第一线圈和所述第二线圈用于在每个线圈电压低于1kV的条件下提供高功率工艺。

Images