CN101304625B - 驱动电路及设有该电路的电子设备 - Google Patents

Abstract

本发明公开了一种驱动电路及设有该电路的电子设备。该驱动电路中，恒流电路3根据从外部输入的脉冲信号Spwm控制向LED10输出的恒定电流，以使为所述LED10提供电源的恒压电路产生这样的输出电压Vout并输出给LED10：对输出电压Vout分压而得的分压电压成为根据恒流电路3和LED10的连接点电压变化的第一基准电压Vref1，从而能够抑制因制造工艺变化而LED等负载端电压升高，降低消耗电力。

Description

驱动电路及设有该电路的电子设备

技术领域

本发明涉及利用PWM控制来驱动发光二极管等负载的驱动电路及设有该电路的电子设备，具体涉及一种能够降低负载端电压的驱动电路及设有该电路的电子设备。

背景技术

传统的发光二极管(以下，简记LED)驱动电路中，考虑制造工艺变化所造成的LED正向电压变化时，降低电流消耗的最佳方法是采用LED端电压比较方式，该方式为根据LED端电压和基准电压的电压比较结果来控制由为LED提供电源的恒压电路所构成的开关调节器。然而，在这种电路中，当根据脉冲宽度调制(以下，简记PWM)的脉冲信号来点亮LED时，由于LED端电压不稳定，无法控制LED接通时的LED端电压，因此不得不采用输出电压比较方式，即根据对开关调节器的输出电压分压而得的分压电压与预定基准电压的电压比较结果来控制开关调节器的输出电压。

图7是表示如上所述LED驱动电路构成例的概略框图。

在图7的LED驱动电路100中，恒压电路101向LED110输出预定的恒定电压，而恒流电路向LED110供给恒定电流。恒压电路101构成开关调节器，其执行开关晶体管(未图示)的开关控制，以使得对恒压电路101的输出电压Vout分压而得的分压电压成为从基准电压发生电路103输入的预定基准电压Vref，从而将预定恒定电压提供给LED110。恒流电路102从外部接收PWM脉冲信号Spwm，根据该脉冲信号Spwm向LED供给恒定电流。

另外，虽然与本发明不同，但也有这样一种发光二极管驱动电路装置(例如，参照日本特开平11-42809号公报)，即对各芯片之间的LED亮度变化进行调整的场合，仅增加一点电路就能实现供给LED的电流变化量均匀。

但是，如图7所示LED驱动电路场合，当设定基准电压Vref时，需要考虑制造工艺不一致所造成的LED110正向电压变化，因此LED驱动电路整体的消耗电流要比所述LED端电压比较方式增大。应用于便携式设备的显示装置等的白光LED的正向电压最小值为3.0V，标准值为3.2V，而最大值为3.9V左右。因此，采用输出电压比较方式时，不得不考虑因制造工艺变化而产生的LED正向电压最大值3.9V的基础上设定基准电压Vref。由于LED正向电压的标准值为3.2V，所以大部电路必须要输出比标准值大约0.7V的电压。若LED端电压变大，则驱动电路自身的消耗电流增大，例如当驱动电路由半导体集成电路所构成场合，封装发热就成了问题。

发明内容

本发明就是为解决上述先有技术所存在的问题而提出来的，本发明的目的在于提供一种驱动电路及设有该电路的电路设备，在根据PWM脉冲信号来驱动LED等负载的驱动电路中，根据恒压电路的输出电压与基准电压的比较结果来控制输出电压，因此能够抑制制造工艺变化所引起的负载端电压升高，从而降低消耗电力。

为了实现上述目的，本发明提供一种驱动电路，用于供电以驱动由一个以上发光二极管构成的负载，其特征在于，包括：

恒压电路部，向所述负载的一端供给恒定电压；

恒流电路部，基于从外部输入的脉冲信号向所述负载的另一端供给恒定电流；

第一基准电压发生电路部，根据所述恒流电路部的输出端电压产生第一基准电压，并输出所产生的第一基准电压；

其中，所述恒压电路部控制输出电压以使得与输出给所述负载的输出电压成比例的电压成为所述第一基准电压。

根据本发明的驱动电路，其特征还在于，所述第一基准电压发生电路部当所述恒流电路部的输出端电压小于预定的第二基准电压时，使第一基准电压上升；当所述恒流电路部的输出端电压为大于所述第二基准电压的预定第三基准电压以上时，使第一基准电压下降；当所述恒流电路部的输出端电压大于所述第二基准电压而小于所述第三基准电压时，维持第一基准电压。

根据本发明的驱动电路，其特征还在于，所述第一基准电压发生电路部包括：

电压比较电路部，比较所述恒流电路部的输出端电压与所述第二基准电压及所述第三基准电压，产生表示该比较结果的信号，并输出该信号；

计数电路部，根据该比较结果进行加计数，减计数或维持计数；

D/A转换电路部，对表示该计数电路部计数的数字信号进行数字/模拟转换，产生所述第一基准电压，并输出该第一基准电压。

根据本发明的驱动电路，其特征还在于，所述D/A转换电路部与预定时钟信号同步实行对所述计数电路部的计数的采样。

根据本发明的驱动电路，其特征还在于，所述第一基准电压发生电路部具有：

第二及第三基准电压发生电路部，对电源电压进行分压以产生所述第二基准电压及第三基准电压，并输出所产生的第二及第三基准电压。

根据本发明的驱动电路，其特征还在于，所述恒压电路部、恒流电路部以及第一基准电压发生电路部集成在一个IC。

为了实现上述目的，本发明提供一种电子设备，设有驱动电路，用于供电以驱动由一个以上发光二极管所构成的负载，其特征在于，所述驱动电路包括：

恒压电路部，向所述负载的一端供给恒定电压；

恒流电路部，根据从外部输入的脉冲信号向所述负载的另一端供给恒定电流；

第一基准电压发生电路部，根据所述恒流电路部的输出端电压产生第一基准电压，并输出所产生的第一基准电压；

其中，所述恒压电路部控制输出电压以使与输出给所述负载的输出电压成比例的电压成为所述第一基准电压。

根据本发明的电子设备，其特征还在于，所述第一基准电压发生电路部当所述恒流电路部的输出端电压小于预定的第二基准电压时，使第一基准电压上升；当所述恒流电路部的输出端电压为大于所述第二基准电压的预定的第三基准电压以上时，使第一基准电压下降；当所述恒流电路部的输出端电压大于所述第二基准电压而小于所述第三基准电压时，则维持第一基准电压。

根据本发明的电子设备，其特征还在于，所述第一基准电压发生电路部具有：

电压比较电路部，比较所述恒流电路部的输出端电压与所述第二基准电压及所述第三基准电压，产生表示该比较结果的信号，并输出该信号；

计数电路部，根据该比较结果进行加计数，减计数或维持计数；

D/A转换电路部，对表示该计数电路部的计数的数字信号进行数字/模拟转换，以产生所述第一基准电压，并输出该第一基准电压。

根据本发明的电子设备，其特征还在于，所述D/A转换电路部与预定时钟信号同步实行对所述计数电路部的计数的采样。

根据本发明的电子设备，其特征还在于，所述第一基准电压发生电路部具有：

第二及第三基准电压发生电路部，对电源电压进行分压以产生所述第二基准电压及第三基准电压，并输出所产生的第二及第三基准电压。

下面说明本发明的效果。

如上所述可知，按照本发明的驱动电路及设有该电路的电子设备，恒流电路部根据从外部输入的脉冲信号控制向负载提供恒流，以使为该负载提供电源的恒压电路产生这样的输出电压输出给负载：与该输出电压成比例的电压成为根据恒流电路部的输出端电压变化的第一基准电压，因此，即使在以PWM脉冲信号来驱动由发光二极管等构成的负载的驱动电路，也能够抑制因制造工艺不一致而负载端电压上升，从而实现消耗电力降低。

附图说明

图1是表示本发明第一实施例的驱动电路构成例的概略框图；

图2表示图1的恒流电路3及第一基准电压发生电路4的电路例；

图3表示图1及图2的恒压电路2的电路例；

图4表示图2的信号SA-SC波形例的时序图；

图5表示在启动时图2各信号波形例的时序图；

图6表示图1第一基准电压发生电路4的另一电流例；

图7是表示以往的驱动电路构成例的概略框图。

具体实施方式

下面，结合附图和实施例详细说明本发明。

图1是表示本发明第一实施例的驱动电路构成例的概略框图。

参见图1，驱动电路1为根据脉宽调制的脉冲信号来点亮LED10的驱动电路，其可装配在携带设备等电子设备中，根据需要，也可将驱动电路1和LED1一起装配到电子设备中。

驱动电路1设有恒压电路2、恒流电路3及第一基准电压发生电路4：所述恒压电路2构成开关调节器，所述恒流电路3根据从外部输入的脉冲信号Spwm向LED提供恒定电流，所述第一基准电压发生电路4产生与恒流电路和LED10阴极的连接点电压相对应的第一基准电压Vref1，输出到恒压电路2。恒压电路2构成恒压电路部，恒流电路3构成恒流电路部，第一基准电压发生电路4构成第一基准电压发生电路部，LED10构成负载。

恒压电路2对输出电压Vout进行控制，以使得对输出给LED10阳极的输出电压Vout进行分压而得的分压电压Vfb成为第一基准电压Vref1。若脉冲信号Spwm为预定的信号电平如高电平，则恒流电路3向LED10供给恒定电流；若脉冲信号Spwm为低电平，则停止供给。第一基准电压发生电路当恒流电路3和LED10阴极的连接点电压小于预定的第二基准电压Vref2时，使第一基准电压Vref1上升；当恒流电路3和LED10阴极的连接点电压为大于第二基准电压Vref2的第三基准电压Vref3以上时，使第一基准电压Vref1降低；当恒流电路3和LED10阴极的连接点电压大于第二基准电压Vref2而小于第三基准电压Vref3时，使第一基准电压Vref1保持不变，并输出该第一基准电压Vref1。

图2表示图1的恒流电路3及第一基准电压发生电路4的电路例。

在图2中，恒流电路3由NMOS晶体管M1及M2、开关Sw1、恒流源11以及延迟电路12构成，第一基准电压发生电路4由比较器21和22、锁存电路23和24、计数器25、数字/模拟(以下，简记D/A)转换器26、分频器27、延迟电路28、“与”电路29以及电阻R21-R23所构成。比较器21和22构成电压比较电路部，锁存电路23、24以及计数器25构成计数电路部，D/A转换器构成D/A转换电路部，电阻R21-R23构成第二及第三基准电压发生电路部。

在恒流电路3中，恒流源11和NMOS晶体管M1串联连接在电源电压Vdd和地电压之间，恒流源11向NMOS晶体管M1提供预定的恒定电流。NMOS晶体管M1的栅极从外部接收预定的偏置电压Vbias，NMOS晶体管M2的栅极也通过开关SW1接收偏置电压Vbias。另外，NMOS晶体管M2连接在LED10和地电压之间，NMOS晶体管M2的漏极构成恒流电路3的输出端。延迟电路12将从外部输入的脉冲信号Spwm延迟预定的第一延迟时间T1输出，作为脉冲信号SA，开关SW1根据脉冲信号SA实行开关切换。

在第一基准电压发生电路4中，电阻R21-R23串联连接在电源电压Vdd和地电压之间，电阻R21和电阻R22的连接点电压构成第三基准电压Vref3，其输入比较器21的反相输入端。另外，电阻R22和电阻R23的连接点电压构成第二基准电压Vref2，其输入比较器22的反相输入端。LED10阴极和NMOS晶体管M2漏极的连接点信号SB分别输入比较器21及22的各非反相输入端，比较器21和22的各输入信号分别对应输入锁存电路23和24。

脉冲信号SA在延迟电路28中被延迟预定的第二延迟时间T2，并输入“与”电路29的一方的输入端，脉冲信号Spwm输入“与”电路29另一方的输入端。“与”电路29的输出信号SC分别输出到锁存电路23和24，锁存电路23和24根据信号SC实行锁存操作。锁存电路23和24的各输出信号SD1和SD2分别输入计数器25，计数器25将表示计数值的数码信号输出到D/A转换器。分频器27对从外部输入的基准时钟信号Src进行分频后向D/A转换器26输出作为时钟信号SE。D/A转换器26与时钟信号同步实行对从计数器25输入的信号的采样，并实行D/A转换，向恒压电路2输出所转换的信号作为第一基准电压Vref1。

图3表示图1及图2的恒压电路2的电路例。该图3以降压型开关调节器为例。

在图3中，恒压电路2构成同步整流型开关调节器，其将作为输入电压输入的电源电压Vdd转换成预定的恒定电压，向LED10阳极输出所转换的恒定电压作为输出电压Vout。

恒压电路2设有开关晶体管M31、同步整流用晶体管M32、输出电压检测用电阻R31和R32、电感器L31、平滑用输出电容器Co、误差放大电路31、振荡电路32、PWM比较器33以及反相器34，所述开关晶体管M31由用于控制电源电压Vdds的输出而实行开关切换的PMOS晶体管所构成，所述同步整流用晶体管M32由NMOS晶体管所构成。

输出电压检测用电阻R31、R32对输出电压Vout进行分压，并输出分压而得的分压电压Vfb。误差放大电路31放大所输入的分压电压Vfb与第一基准电压Vref1的电压差，产生输出信号EAo输出。

振荡电路32从来自外部的输入基准时钟信号Src产生预定的三角波信号TW输出，PWM比较器33根据误差放大电路31的输出信号EAo和所述三角波信号TW信号而产生对输出信号EAo进行脉宽调制的脉冲信号Sp输出。脉冲信号Sp经过反相器34反相后，分别输入到开关调节器M31及同步整流用晶体管M32的各栅极。开关调节器M31及同步整流用晶体管M32串联连接在电源电压Vdd和地电压之间，将开关调节器M31及同步整流用晶体管M32的连接点作为Lx。

电感器L31连接在连接点Lx和输出电压Vout之间，输出电压Vout和地电压之间，串联连接电阻R31及R32，同时，连接输出电容器Co，分压电压Vfb从电阻R31和R32的连接点输出。分压电压Vfb输入误差放大电路31的反相输入端，第一基准电压Vref1输入误差放大电路31的非反相输入端，误差放大电路31的输出端与PWM比较器33的非反相输入端连接。三角波信号TW输入PWM比较器33的反相输入端，PWM比较器33输出的脉冲信号Sp经过反相器34分别输入开关调节器M31及同步整流用晶体管M32的各栅极。

若输出电压Vout变大，则误差放大电路31的输出信号EAo电压降低，从而来自PWM比较器33的脉冲信号Sp的占空比变小。结果，开关调节器M31的接通时间变短，与此相应，同步整流用晶体管M32的接通时间变长，因此输出电压Vout降低。若输出电压Vout变小，则误差放大电路31的输出信号EAo电压上升，从而来自PWM比较器33的脉冲信号Sp的占空比变大。结果，开关调节器M31的接通时间变长，与此相应，同步整流用晶体管M32的接通时间变短，因此输出电压Vout上升。通过重复上述操作，保证输出电压Vout稳定在预定电压上。

在这样结构中，图4是表示信号SA-SC的波形例的时序图，下面利用图4对恒流电路3及锁存电路23、24动作进行说明。

若脉冲信号Spwm在延迟电路12被延迟而产生的脉冲信号为高电平，则开关SW1接通以处于导通状态，从而信号SB电压降到从输出电压Vout减去LED10正向电压的电压；若脉冲信号SA为低电平，则开关SW1断开以处于截止状态，从而信号SB电压上升。“与”电路29在脉冲信号Spwm变为高电平之后延迟电路28的输出信号变为高电平的时段，输出低电平信号SC，若延迟电路28的输出信号变为高电平，则输出高电平信号SC。

接着，“与”电路29若脉冲信号Spwm变为低电平，则不管延迟电路28的输出信号如何，都输出低电平信号SC。锁存电路23及24若信号SC由高电平降到低电平，则分别锁存对应的比较器21及22的输出信号电平。

另一方面，比较器21若信号SB电压等于或大于第三基准电压Vref3，则输出高电平信号；若信号SB电压小于第三基准电压Vref3，则输出低电平信号。比较器22若信号SB电压大于第二基准电压Vref2，则输出高电平信号；若信号SB电压小于第二基准电压Vref2，则输出低电平信号。

计数器25当锁存电路23及24的各输出信号SD1及SD2同时为高电平时，执行减法计数；当锁存电路23及24的各输出信号SD1及SD2同时为低电平时，执行加法计数；当锁存电路23及24的各输出信号SD1及SD2的信号电平不同时，维持当前的计数。表示计数器25计数的数字信号被输出到D/A转换器26，而D/A转换器26与从分频器27输入的时钟信号同步实行对所输入数字信号的采样，例如与时钟信号SE从低电平到高电平的上升沿同步，对所输入的数字信号进行D/A转换，产生第一基准电压Vref1，并向恒压电路2中误差放大电路31的非反相输入端输出。

在此，图5是表示启动时图2各信号波形图的时序图，下面利用图5说明启动时图2第一基准电压发生电路4的动作。

当电源电压Vdd供电开始，同时脉冲信号Spwm开始输入的启动时，锁存电路23及24的各输出信号SD1及SD分别为低电平，如图5所示，从而计数器25进行加计数。因此，从D/A转换器26输出的第一基准电压Vref1与从分频器27输入的时钟信号SE的信号电平上升沿同步梯次上升，随之，恒压电路2逐渐提升输出电压Vout。即，由图5可知，恒压电路2及第一基准电压发生电路4在实行使输出电压Vout逐渐升高的软起动操作，因此无需另外设置软起动电路，也能实现软起动操作。

在图2中，用电阻R21-R23对电源电压进行分压而产生第二基准电压Vref2及第三基准电压Vref3，但也可以将电阻25插入到恒流源11和NMOS晶体管M1之间，从电阻R25和NMOS晶体管M1漏极的连接点输出第二基准电压Vref2，同时从恒流源11和电阻R25的连接点输出第三基准电压Vref3，如图6所示。由此，能够减少电阻数、缩小电路面积、降低费用。

这样，按照本第一实施例的驱动电路，恒流电路3根据从外部输入的脉冲信号Spwm控制提供给LEC10的恒流，以使为LED10提供电源的恒压电路2产生这样的输出电压Vout提供给LED10：对输出电压Vou分压而得的分压电压成为根据恒流电路3和LED10的连接点电压而变化的第一基准电压。这样，即使在根据PWM脉冲信号点亮LED的驱动电路中也能够抑制制造工艺所造成的LED端电压升高，降低消耗电力。

在上述说明中，以驱动一个LED10的场合为例作了说明，但这仅仅是一例，本发明并不局限于此，本发明也可以适用于驱动一个以上LED10的驱动电路。驱动多个LED10时，例如，可并联所有LED10。

此外，在上述说明中，以驱动LED10的驱动电路为例作了说明，但本发明也可以适用于驱动LED以外负载的电路，这种场合，使用负载代替LED10。

上面参照附图说明了本发明的实施例，但本发明并不局限于上述实施例。在本发明技术思想范围内可以作种种变更，它们都属于本发明的保护范围。

Claims (10)

1.一种驱动电路，用于供电驱动由一个以上发光二极管所构成的负载，其特征在于，包括：

恒压电路部，向所述负载的一端供给恒定电压；

恒流电路部，根据从外部输入的脉冲信号向所述负载的另一端供给恒定电流；

第一基准电压发生电路部，根据所述恒流电路部的输出端电压产生第一基准电压，并输出所产生的第一基准电压；

其中，所述恒压电路部控制输出电压以使与输出给所述负载的输出电压成比例的电压成为所述第一基准电压，

其中，所述第一基准电压发生电路部当所述恒流电路部的输出端电压小于预定的第二基准电压时，使第一基准电压上升；当所述恒流电路部的输出端电压为大于所述第二基准电压的预定第三基准电压以上时，使第一基准电压下降；当所述恒流电路部的输出端电压大于所述第二基准电压而小于所述第三基准电压时，则维持第一基准电压。

2.根据权利要求1所述的驱动电路，其特征在于，所述第一基准电压发生电路部包括：

电压比较电路部，用于比较所述恒流电路部的输出端电压与所述第二基准电压及所述第三基准电压，产生并输出表示比较结果的信号；

计数电路部，根据该比较结果进行加计数，减计数或维持计数；

D/A转换电路部，用于对表示该计数电路部的计数的数字信号进行数字/模拟转换以产生所述第一基准电压，并输出该第一基准电压。

3.根据权利要求2所述的驱动电路，其特征在于，所述D/A转换电路部与预定时钟信号同步实行对所述计数电路部计数的采样。

4.根据权利要求2或3所述的驱动电路，其特征在于，所述第一基准电压发生电路部包括：

第二及第三基准电压发生电路部，用于对电源电压进行分压以产生所述第二基准电压及第三基准电压，并输出所产生的第二及第三基准电压。

5.根据权利要求1-3中任一个所述的驱动电路，其特征在于，所述恒压电路部、恒流电路部以及第一基准电压发生电路部集成在一个IC。

6.根据权利要求4所述的驱动电路，其特征在于，所述恒压电路部、恒流电路部以及第一基准电压发生电路部集成在一个IC。

7.一种电子设备，设有驱动电路，用于供电驱动由一个以上发光二极管所构成的负载，其特征在于，所述驱动电路包括：

恒压电路部，向所述负载的一端供给恒定电压；

恒流电路部，基于从外部输入的脉冲信号向所述负载的另一端供给恒定电流；

第一基准电压发生电路部，根据所述恒流电路部的输出端电压产生第一基准电压，并输出所产生的第一基准电压；

其中，所述恒压电路部控制输出电压以使得与输出给所述负载的输出电压成比例的电压成为所述第一基准电压，

其中，所述第一基准电压发生电路部当所述恒流电路部的输出端电压小于预定的第二基准电压时，使第一基准电压上升；当所述恒流电路部的输出端电压为大于所述第二基准电压的预定的第三基准电压以上时，使第一基准电压下降；当所述恒流电路部的输出端电压大于所述第二基准电压而小于所述第三基准电压时，则维持第一基准电压。

8.根据权利要求7所述的电子设备，其特征在于，所述第一基准电压发生电路部包括：

电压比较电路部，比较所述恒流电路部的输出端电压与所述第二基准电压及所述第三基准电压，产生表示比较结果的信号，并输出该信号；

计数电路部，根据该比较结果进行加计数，减计数或维持计数；

D/A转换电路部，对表示该计数电路部计数的数字信号进行数字/模拟转换，以产生所述第一基准电压，并输出该第一基准电压。

9.根据权利要求8所述的电子设备，其特征在于，所述D/A转换电路部与预定时钟信号同步实行对所述计数电路部计数的采样。

10.根据权利要求8或9所述的电子设备，其特征在于，所述第一基准电压发生电路部包括：

第二及第三基准电压发生电路部，对电源电压进行分压以产生所述第二基准电压及第三基准电压，并输出所产生的第二及第三基准电压。

Images