CN101303991B - 栅介质层测试控片及其形成方法 - Google Patents

栅介质层测试控片及其形成方法 Download PDF

Info

Publication number
CN101303991B
CN101303991B CN2007100405987A CN200710040598A CN101303991B CN 101303991 B CN101303991 B CN 101303991B CN 2007100405987 A CN2007100405987 A CN 2007100405987A CN 200710040598 A CN200710040598 A CN 200710040598A CN 101303991 B CN101303991 B CN 101303991B
Authority
CN
China
Prior art keywords
gate dielectric
dielectric layer
dusts
layer
grid medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100405987A
Other languages
English (en)
Other versions
CN101303991A (zh
Inventor
黄柏喻
陆肇勇
陆文怡
战玉讯
丁敬秀
聂广宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2007100405987A priority Critical patent/CN101303991B/zh
Publication of CN101303991A publication Critical patent/CN101303991A/zh
Application granted granted Critical
Publication of CN101303991B publication Critical patent/CN101303991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种栅介质层测试控片，包括：晶片；位于晶片上的栅介质层；掩膜层，位于栅介质层上且覆盖栅介质层。本发明还提供一种栅介质层测试控片的形成方法，使栅介质层厚度不产生变化，进而提高测试精度，降低后续工艺成本。

Description

栅介质层测试控片及其形成方法
技术领域
本发明涉及半导体技术控片的制作领域，尤其涉及栅介质层测试控片及其形成方法。
背景技术
由于栅介质层在集成电路(IC)中起着重要作用，因此在集成电路制造业中栅介质层完整性(GOI，Gate Oxide Integrity)的控制非常重要。对于如何制备栅介质层，可参考如申请号为200510129150及申请号为200510081046的中国专利申请，但是上述专利申请没有公开采用如何测试栅介质层的完整性。所述栅介质层的完整性包括栅介质层的绝缘性等指标。在现有技术中，因产品流片周期较长(一般为45天以上)，如果栅介质层有缺陷将造成很大的影响。因此现有技术中一般在流片生产线上使用专用测试控片形成栅介质层完整性的测试结构，用以监控生产线上栅介质层的完整性。
现有栅介质层测试控片包括：晶片以及位于晶片上的栅介质层，所述栅介质层的厚度为15埃～20埃。形成该栅介质层测试控片的形成方法为：如图1所示，在空白晶片100上用热氧化法形成厚度15埃～20埃的栅介质层101，所述栅介质层101为通过氧化空白晶片100的硅而形成的氧化硅；最终完成栅介质层测试控片。
然而，一个栅介质层的测试控片的使用周期较长，一般需要1年左右的时间，由于通常在不使用的情况下，将控片放置于空气中，容易造成栅介质层被氧化，使其厚度发生变化，如图2所示，栅介质层测试控片暴露于空气下，随时间变化厚度也在增厚。
现有技术，由于栅介质层暴露于空气中会被氧化或沾染其它物质而使厚度发生变化，对后续的工艺会造成很大影响。例如，当栅介质层的测试控片上有缺陷时，会使测试机台参数产生漂移，进而对晶片上的栅介质层测量不精确，使成品率降低，成本提高。
发明内容
本发明解决的问题是提供一种栅介质层测试控片及其形成方法，防止栅介质层测试控片厚度变化影响后续工艺，造成成品率真降低，成本提高。
为解决上述问题，本发明提供一种栅介质层测试控片，包括：晶片，位于晶片上的栅介质层；掩膜层，位于栅介质层上且覆盖栅介质层。
实施例中，所述掩膜层的材料为多晶硅。所述掩膜层的厚度为1800埃～2300埃。所述掩膜层的厚度为2000埃。
实施例中，所述栅介质层的材料为氧化硅。所述栅介质层的厚度为10埃～20埃。
本发明提供一种栅介质层测试控片的形成方法，包括下列步骤：在晶片上形成栅介质层；在栅介质层上形成覆盖栅介质层的掩膜层。
实施例中，形成掩膜层的方法为化学气相沉积法。所述掩膜层的材料为多晶硅。所述掩膜层的厚度为1800埃～2300埃。
实施例中，形成栅介质层的方法为热氧化法。所述热氧化为在含氧气氛中，在700℃～1000℃下，退火5分钟～30分钟，形成栅介质层。所述栅介质层的厚度为10埃～20埃。
与现有技术相比，上述方案具有以下优点：本发明在栅介质层上形成掩膜层，用以保护栅介质层在空气中免受氧化或沾染杂质而使栅介质层厚度产生变化，进而提高测试精度，提高后续半导体器件成品率，降低成本。
附图说明
图1是现有形成栅介质层测试控片的示意图；
图2是现有栅介质层测试控片的厚度随时间变化的示意图；
图3是本发明形成栅介质层测试控片的实施例流程图；
图4至图5是本发明形成栅介质层测试控片的实施例示意图；
图6是本发明形成的栅介质层测试控片的厚度随时间变化的示意图。
具体实施方式
现有技术由于栅介质层暴露于空气中会被氧化或沾染其它物质而使厚度发生变化，对后续的工艺会造成很大影响。例如，当栅介质层的测试控片上有缺陷时，使测试机台参数产生漂移，进而对晶片上的栅介质层测量不精确，使成品率降低，成本提高。本发明在栅介质层上形成掩膜层，用以保护栅介质层在空气中免受氧化或沾染杂质而使栅介质层厚度产生变化，进而提高测试精度，提高后续半导体器件成品率，降低成本。
下面结合附图对本发明的具体实施方式做详细的说明。
本发明提供的栅介质层测试控片，包括：晶片；位于晶片上的栅介质层；掩膜层，位于栅介质层上且覆盖栅介质层。
图3是本发明形成栅介质层测试控片的实施例流程图。如图3所示，执行步骤S101，在晶片上形成栅介质层；
形成栅介质层的方法为热氧化法；所述热氧化为在含氧气氛中，在800至1000℃下，退火10至30分钟，形成栅介质层；所述栅介质层的厚度为10埃～20埃。
执行步骤S102，在栅介质层上形成覆盖栅介质层的掩膜层。
本实施例中，形成掩膜层的方法为化学气相沉积法；所述掩膜层的材料为多晶硅；所述掩膜层的厚度为1800埃～2300埃。
图4至图5是本发明形成栅介质层测试控片的实施例示意图。如图4所示，提供一空白晶片200，所述空白晶片200为单晶硅；在空白晶片200上形成厚度为10埃～20埃的栅介质层201，形成栅介质层201的方法可以是热氧化法或化学气相沉积法，本实施例中优选热氧化法。
本实施例中，所述栅介质层201的材料为氧化硅；厚度具体例如10埃、11埃、12埃、13埃、14埃、15埃、16埃、17埃、18埃、19埃或20埃等。
所述热氧化为在含氧气氛中，在700℃～1000℃下，退火5分钟～30分钟，形成栅介质层201；所述热氧化温度具体为700℃、800℃、850℃、900℃、950℃或1000℃等，优选700℃；退火时间具体为5分钟、7分钟、10分钟、15分钟、20分钟、25分钟或30分钟等，优选7分钟。
如图5所示，在栅介质层201上形成厚度为1800埃～2300埃的掩膜层202，用以防止下面的栅介质层201在空气中氧化或被污染，形成掩膜层202的方法为化学气相沉积法。
本实施例中，化学气相沉积法所需的温度为500℃～800℃，具体为500℃、550℃、600℃、620℃、650℃、700℃、750℃或800℃等，优选温度为620℃；所需沉积时间为10分钟～30分钟，具体例如10分钟、15分钟、20分钟、25分钟或30分钟等，优选沉积时间为20分钟；化学气相沉积法所用的气体为SiH4。
本实施例中，掩膜层202的材料是多晶硅，本实施例采用非掺杂多晶硅；厚度具体例如1800埃、1900埃、2000埃、2100埃、2200埃或2300埃等。
继续参考图4和图5，本发明的一优选实施例：如图4所示，提供一空白晶片200，所述空白晶片200为单晶硅；将空白晶片200置于含氧气氛中，在700℃下，退火7分钟，氧化空白晶片200的硅形成厚度为15埃的栅介质层201，栅介质层201为氧化硅。
如图5所示，用化学气相沉积法在温度为620℃，沉积时间为20分钟时于栅介质层201上形成厚度为2000埃的掩膜层202，用以防止下面的栅介质层201在空气中氧化或被污染，所述掩膜层202的材料为多晶硅。
再参考图5，栅介质层测试控片包括：晶片200；位于晶片200上的栅介质层201，所述栅介质层201的材料为多晶硅，厚度为10埃～20埃，优选15埃；位于栅介质层201上的掩膜层202，掩膜层202的材料是多晶硅，厚度为1800埃～2300埃，优选2000埃。
图6是本发明形成的栅介质层测试控片的厚度随时间变化的示意图。如图6所示，在空白晶片上形成栅介质层，在栅介质层上形成掩膜层，用以防止栅介质层在空气中氧化或被污染，最终完成栅介质层测试控片。将栅介质层测试控片放于空气中，随着时间的变化掩膜层的厚度几乎没有任何变化，而栅介质层在掩膜层的保护下未被氧化或污染，因此随着时间变化栅介质层的厚度的变化趋势也很小。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (6)

1.一种栅介质层测试控片的形成方法，其特征在于，包括下列步骤：
在晶片上形成栅介质层；
在栅介质层上形成覆盖栅介质层的掩膜层，用于防止测试机台参数产生漂移；
所述掩膜层的厚度为1800埃～2300埃。
2.根据权利要求1所述的栅介质层测试控片的形成方法，其特征在于：形成掩膜层的方法为化学气相沉积法。
3.根据权利要求2所述的栅介质层测试控片的形成方法，其特征在于：所述掩膜层的材料为多晶硅。
4.根据权利要求1所述的栅介质层测试控片的形成方法，其特征在于：形成栅介质层的方法为热氧化法。
5.根据权利要求4所述的栅介质层测试控片的形成方法，其特征在于：所述热氧化为在含氧气氛中，在700℃～1000℃下，退火5分钟～30分钟，形成栅介质层。
6.根据权利要求5所述的栅介质层测试控片的形成方法，其特征在于：所述栅介质层的厚度为10埃～20埃。
CN2007100405987A 2007-05-10 2007-05-10 栅介质层测试控片及其形成方法 Active CN101303991B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007100405987A CN101303991B (zh) 2007-05-10 2007-05-10 栅介质层测试控片及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100405987A CN101303991B (zh) 2007-05-10 2007-05-10 栅介质层测试控片及其形成方法

Publications (2)

Publication Number Publication Date
CN101303991A CN101303991A (zh) 2008-11-12
CN101303991B true CN101303991B (zh) 2010-08-11

Family

ID=40113824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100405987A Active CN101303991B (zh) 2007-05-10 2007-05-10 栅介质层测试控片及其形成方法

Country Status (1)

Country Link
CN (1) CN101303991B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097413B (zh) * 2009-12-15 2012-12-05 中芯国际集成电路制造(上海)有限公司 栅氧化层和介质层完整性的测试结构及测试方法
CN106505006A (zh) * 2016-12-02 2017-03-15 株洲中车时代电气股份有限公司 一种用于氧化层全性能测试的mos结构的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391668B1 (en) * 2000-05-01 2002-05-21 Agere Systems Guardian Corp. Method of determining a trap density of a semiconductor/oxide interface by a contactless charge technique
CN1581464A (zh) * 2003-08-06 2005-02-16 中芯国际集成电路制造(上海)有限公司 利用检测闸门氧化硅层中氮化物含量的半导体元件制成方法
US7098050B1 (en) * 2004-10-27 2006-08-29 Kla-Tencor Technologies Corporation Corona based charge voltage measurement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391668B1 (en) * 2000-05-01 2002-05-21 Agere Systems Guardian Corp. Method of determining a trap density of a semiconductor/oxide interface by a contactless charge technique
CN1581464A (zh) * 2003-08-06 2005-02-16 中芯国际集成电路制造(上海)有限公司 利用检测闸门氧化硅层中氮化物含量的半导体元件制成方法
US7098050B1 (en) * 2004-10-27 2006-08-29 Kla-Tencor Technologies Corporation Corona based charge voltage measurement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2000-236089A 2000.08.29

Also Published As

Publication number Publication date
CN101303991A (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
CN103165485B (zh) 毫秒退火工艺稳定性的监测方法
JP2013151407A (ja) 無アルカリガラス
CN107074622A (zh) 无碱玻璃
TW200746299A (en) A method of forming an oxide layer
JP5777091B2 (ja) ディスプレイ用ガラスにおける即時緩和の組成制御
US10392297B2 (en) Method for manufacturing substrate
CN101281898A (zh) 栅介质层完整性的测试结构、其形成方法及其测试方法
CN101303991B (zh) 栅介质层测试控片及其形成方法
CN105097669A (zh) 一种显示面板及其制造方法
CN103646865A (zh) 在Ge衬底制备超薄氧化锗界面修复层的方法
JP2012188691A (ja) Ｔｉ合金配線膜および電極、並びにＴｉ合金スパッタリングターゲット
JP2006332689A (ja) シリコンエピタキシャルウェーハの製造方法
CN102376620B (zh) 一种半导体器件的形成方法
CN107068771A (zh) 低温多晶硅薄膜晶体管及其制造方法
KR970001608A (ko) 다결정 실리콘막 형성방법
JPH10114532A (ja) 石英ガラス質半導体熱処理用治具の製造方法
JPH0822991A (ja) 半導体装置の製造方法
CN103904020B (zh) 优化自对准接触孔底部金属硅化物形貌的方法
US20140209906A1 (en) Method of Fabricating GOI Silicon Wafer, GOI Silicon Wafer and GOI Detection Method
CN103426784A (zh) 超薄栅极氮氧化硅薄膜的氮含量测量方法
CN101022079A (zh) 将四乙氧基硅烷用于形成高压器件栅氧层的方法
CN101551426A (zh) 一种提高器件老化筛选车热电阻温度转换精度的方法
JP2011238664A (ja) シリコンウェーハの熱処理方法
CN101567329B (zh) 一种制作sti的衬氧化层的方法
CN100490081C (zh) 栅极和栅极介电层的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant